CN111490037A - 一种可控硅模块 - Google Patents

一种可控硅模块 Download PDF

Info

Publication number
CN111490037A
CN111490037A CN202010478105.3A CN202010478105A CN111490037A CN 111490037 A CN111490037 A CN 111490037A CN 202010478105 A CN202010478105 A CN 202010478105A CN 111490037 A CN111490037 A CN 111490037A
Authority
CN
China
Prior art keywords
chip
copper
bottom plate
silicon controlled
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010478105.3A
Other languages
English (en)
Inventor
凌定华
洪国东
戴国中
方新建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gate Of Huangshan City China Electronics Co ltd
Original Assignee
Gate Of Huangshan City China Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gate Of Huangshan City China Electronics Co ltd filed Critical Gate Of Huangshan City China Electronics Co ltd
Priority to CN202010478105.3A priority Critical patent/CN111490037A/zh
Publication of CN111490037A publication Critical patent/CN111490037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种可控硅模块，包括紫铜底板，设置在紫铜底板上的外壳，紫铜底板的左右两端分别设置有一个外接孔，紫铜底板位于两外接孔之间设置有两块陶瓷片，两陶瓷片上分别设置与一组覆铜区域，覆铜区域按照可控整流电路设置有一组引出电极片及两个芯片，芯片的中间设置有门极点，所述芯片和覆铜区域之间、门极点和覆铜区域之间键合有铝丝。本发明能够有效解决现有的可控硅模块通过连桥的方式进行连接，存在着应力高，易损坏芯片，缩短使用寿命的问题。

Description

一种可控硅模块
技术领域
本发明涉及一种可控硅模块。
背景技术
在现有技术的，可控硅整流模块的结构基本是包括壳体，设置在壳体内的引出电极片、铜连接板、连桥、可控芯片、陶瓷覆铜板和铜底板组等元器件，同时引出电极片、铜连接板、连桥、可控芯片、陶瓷覆铜板和铜底板组等通过环氧树脂封装在壳体内。
而通过连桥的方式进行连接，存在着应力高，易损坏芯片，缩短使用寿命的问题。
发明内容
本发明的目的是提供是一种可控硅模块，解决现有的可控硅模块通过连桥的方式进行连接，存在着应力高，易损坏芯片，缩短使用寿命的问题。
本发明解决其技术问题所采用的技术方案是：一种可控硅模块，包括紫铜底板，设置在紫铜底板上的外壳，紫铜底板的左右两端分别设置有一个外接孔，紫铜底板位于两外接孔之间设置有两块陶瓷片，两陶瓷片上分别设置与一组覆铜区域，覆铜区域按照可控整流电路设置有一组引出电极片及两个芯片，芯片的中间设置有门极点，所述芯片和覆铜区域之间、门极点和覆铜区域之间键合有铝丝。
进一步的，门极点和覆铜区域之间用于键合的铝丝为一根，呈门拱状的弧形结构。
进一步的，芯片非门极点区域用于键合覆铜区域的铝丝设置多根，各铝丝和芯片裸片相接的部分均设置有多个接触点，呈波浪状。
进一步的，芯片为区溶单晶，绕其上表面外边缘一周及绕门极点外圈一周均设置有钝化区，钝化区为二氧化硅、玻璃粉780℃高熔点钝化而成的区域。
进一步的，芯片绿阻焊在陶瓷片上。
进一步的，电极片的顶端设置外安装孔，电极片位于外接孔下方设置有易弯折孔，电极片和覆铜区域之间的焊接部分设置一排气缺口。
进一步的，电极片位于易弯折孔的下方设置有电极定位凸点，外壳内侧壁设置有和电极定位凸点相适配的电极定位凹点。
进一步的，电极片包括设置在覆铜区域上的折弯部及位于折弯部顶部的竖直部，折弯部和竖直部一体成型。
进一步的，铝丝的直径为0.38mm，铝丝键合高度不高于5mm。
进一步的，键合在同一芯片裸片上的铝丝的间距在0.5mm-1mm之间；所述底板为预弯紫铜底板，陶瓷片为氮气真空焊接在底板上。
本发明的有益效果：通过铝丝键合这样的软连接方式连接芯片裸片和覆铜区域，有效降低了芯片收到的应力，进而解决了现有的可控硅模块通过连桥的方式进行连接，存在着应力高，易损坏芯片，缩短使用寿命的问题。同时，现有的可控硅模块的芯片通过保护胶进行保护，其耐温在200℃左右，在模块焊接过程中，容易发生损害，影响产品的质量；而本发明中采用芯片裸片，其为区熔单晶，表面钝化采用二氧化硅、玻璃粉较高熔点(780℃以上)进行保护，模块焊接温度220℃-320℃(高温焊料)左右，在制造过程中不会对芯片保护层起到破坏作用。
附图说明
图1为本发明的结构示意图。
图2为外壳和引出电极片之间的配合关系图。
具体实施方式
实施例，如图1、图2所示的一种可控硅模块，包括紫铜底板1，设置在紫铜底板1上的外壳14，紫铜底板1的左右两端分别设置有一个外接孔2，紫铜底板1位于两外接孔2之间设置有两块陶瓷片3，两陶瓷片3上分别设置与一组覆铜区域4，覆铜区域4按照可控整流电路设置有一组引出电极片5及两个芯片6，芯片6的中间设置有门极点7，所述芯片6和覆铜区域4之间、门极点7和覆铜区域4之间键合有铝丝8。铝丝8的键合通过打丝机来实现。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
以下结合图1进一步阐述本发明的构思。
一种可控硅模块，包括紫铜底板1，设置在紫铜底板1上的外壳14，紫铜底板1的左右两端分别设置有一个外接孔2，紫铜底板1位于两外接孔2之间设置有两块陶瓷片3，两陶瓷片3上分别设置与一组覆铜区域4，覆铜区域4按照可控整流电路设置有一组引出电极片5及两个芯片6，芯片6的中间设置有门极点7，所述芯片6和覆铜区域4之间、门极点7和覆铜区域4之间键合有铝丝8。铝丝8键合的方式，降低了盈利，可以有效避免二次焊接造成的芯片6损坏。外壳14采用现有的常规结构，因此不做详细的说明。
门极点7和覆铜区域4之间用于键合的铝丝8为一根，呈门拱状的弧形结构。
芯片6非门极点7区域用于键合覆铜区域4的铝丝8设置多根，各铝丝8和芯片6裸片相接的部分均设置有多个接触点，呈波浪状。
芯片6为区溶单晶，绕其上表面外边缘一周及绕门极点7外圈一周均设置有钝化区9，钝化区9为二氧化硅、玻璃粉780℃高熔点钝化而成的区域。
芯片6绿阻焊在陶瓷片3上。引出电极片5的顶端设置外安装孔10，引出电极片5位于外接孔2下方设置有易弯折孔11，引出电极片5上还设置有和外壳14适配的限位凸台12，外壳14设置有卡接台阶面15，卡接台阶面15上设置有和限位凸台12相适配的导向卡孔13，可通过限位凸台12和导向卡孔13配合，实现卡装。电极片电极片5和覆铜区域4之间的焊接部分设置一排气缺口。
电极片位于易弯折孔的下方设置有电极定位凸点，外壳14内侧壁设置有和电极定位凸点相适配的电极定位凹点。相比现有可控二极管模块通过环氧树脂来固定，降低了成本。电极片和覆铜区域4之间的焊接部分设置一排气缺口。
电极片包括设置在覆铜区域4上的折弯部及位于折弯部顶部的竖直部，折弯部和竖直部一体成型。减少生产工序，降低生产成本，提高产品的质量。
铝丝8的直径为0.38mm，铝丝8键合高度不高于5mm。键合在同一芯片6裸片上的铝丝8的间距在0.5mm-1mm之间；所述底板1为预弯紫铜底板1，陶瓷片3为氮气真空焊接在底板1上。
铝丝8通过打丝机打丝的方式键合在芯片6裸片和覆铜区域4之间，与芯片6裸片之间的硬力更低，属于一种支架与芯片6之间的低应力设计。模块在此焊接过程中由于各种材料的膨胀系数不一致，产生很大的热应力，这种应力会导致芯片6裸片破损或减降模块的使用寿命，而我公司支架与芯片6之间为软联结(打丝工艺)的结构设计解决了此类问题，也同时解决了模块在整形和安装时芯片6受外力作用，这样大大提高了模块生产过程中的合格率和模块在使用中的寿命。
陶瓷片3为氮气真空焊接在底板1上。氮(N2)气体保护的二次高低温真空焊接，杂质成份均匀的焊片和铜底板1，使焊接牢固且无孔洞，有效焊接面积可达99％左右，大大降低模块的热阻，提高模块能量转换效率，热疲劳强度大大增加。
覆铜区域4结合陶瓷片3可称为覆铜陶瓷片3。覆铜陶瓷片3(DBC)是指铜箔在高温下直接键合到氧化铝(AL2Q3)陶瓷基片表面(双面)上的特殊工艺方法。其所制成的超薄复合基板具有优良电绝缘性能，高导热特性，优异的软钎焊性和高的附着强度，并可像PCB板一样能刻蚀出各种图形，有很大的载流能力。具体有如下的特性：1.机械应力强，形状稳定；高强度、高导热率、高绝缘性；结合力强，防腐蚀；2.极好的热循环性能，循环次数达5万次，可靠性高；3.与PCB板(或IMS基片)一样可刻蚀出各种图形的结构；无污染、无公害、无环保毒性问题；4.使用温度宽-55℃～850℃；热膨胀系数接近硅，简化功率模块的生产工艺。5.DCB的热膨胀系数接近硅芯片6，可节省过渡层Mo片，省工、节材、降低成本；6.减少焊层，降低热阻，减少空洞，提高成品率；优良的导热性，使芯片6的封装非常紧凑，从而使功率密度大大提高，改善系统和装置的可靠性；载流量大，100A电流连续通过1mm宽0.3mm厚铜体，温升约17℃；100A电流连续通过2mm宽0.3mm厚铜体，温升仅5℃左右；热阻低，10×10mmDCB板的热阻：0.38mm厚度陶瓷基片DCB的热阻为0.19K/W，绝缘耐压高，保障人身安全和设备的防护能力。
覆铜区域4的个数、排列方式及引出电极片5的排布方式不属于本发明的创新点，均可参照现有技术，因此在此不做更加详细的说明。
关于预弯紫铜底板1：由于铜的膨胀系数为16.7*10-6/℃,而Al2O3陶瓷DBC板的膨胀系数为7.1*10-6/℃,相互间相差将近3倍左右,高温焊接后，由于铜底板1收缩尺寸较大，而Al2O3陶瓷DBC板收缩尺寸较小，造成DBC板严重弯曲，从而引起焊料的塑性形变，因而它们之间产生热接触较差的面积，一旦这种效应发生，就会产生恶性循环，使热疲劳加速，最终使模块失效，为了解决铜底板1与DBC板之间的焊接问题，除DBC板分割成小块与铜底板1焊接和铜底板1采用掺磷、镁的铜银合金外，在焊接前对铜底板1进行一定弧度的预弯，这种焊接后尚存有一定弧度的焊成品，当模块压装在散热器表面时，由于压力，使模块铜底板1与散热器之间有充分接触，使接触热阻大大降低，有利于模块的散热。
芯片6为区溶单晶，绕其上表面外边缘一周设置有钝化区9，钝化区9为二氧化硅、玻璃粉780℃高熔点钝化。模块焊接温度220℃-320℃(高温焊料)左右，在制造过程中不会对芯片6保护层起到破坏作用。普通芯片6保护胶温度200℃左右，容易被破坏。
以上实施例并不是从限定的观点，而是从说明性的观点考虑。本发明的范围是依据权利要求范围而定，而不是所述说明而定，而且应解释为与其等同范围内的所有差异点皆包含在本发明。只要是采用了本发明的方法构思和技术方案进行的各种非实质性的改进；或未经改进，将本发明的上述构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (10)

1.一种可控硅模块，包括紫铜底板，设置在紫铜底板上的外壳，紫铜底板的左右两端分别设置有一个外接孔，紫铜底板位于两外接孔之间设置有两块陶瓷片，两陶瓷片上分别设置与一组覆铜区域，覆铜区域按照可控整流电路设置有一组引出电极片及两个芯片，芯片的中间设置有门极点，其特征在于：所述芯片和覆铜区域之间、门极点和覆铜区域之间键合有铝丝。
2.根据权利要求1所述的可控二极管模块，其特征在于：门极点和覆铜区域之间用于键合的铝丝为一根，呈门拱状的弧形结构。
3.根据权利要求1或2所述的可控硅模块，其特征在于：芯片非门极点区域用于键合覆铜区域的铝丝设置多根，各铝丝和芯片裸片相接的部分均设置有多个接触点，呈波浪状。
4.根据权利要求3所述的可控硅模块，其特征在于：芯片为区溶单晶，绕其上表面外边缘一周及绕门极点外圈一周均设置有钝化区，钝化区为二氧化硅、玻璃粉780℃高熔点钝化而成的区域。
5.根据权利要求4所述的可控二极管模块，其特征在于：芯片绿阻焊在陶瓷片上。
6.根据权利要求5所述的可控硅模块，其特征在于：电极片的顶端设置外安装孔，电极片位于外接孔下方设置有易弯折孔，电极片和覆铜区域之间的焊接部分设置一排气缺口。
7.根据权利要求6所述的可控硅模块，其特征在于：电极片位于易弯折孔的下方设置有电极定位凸点，外壳内侧壁设置有和电极定位凸点相适配的电极定位凹点。
8.根据权利要求7所述的可控硅模块，其特征在于：电极片包括设置在覆铜区域上的折弯部及位于折弯部顶部的竖直部，折弯部和竖直部一体成型。
9.根据权利要求8所述的整流模块，其特征在于：铝丝的直径为0.38mm，铝丝键合高度不高于5mm。
10.根据权利要求9所述的可控硅模块，其特征在于：键合在同一芯片裸片上的铝丝的间距在0.5mm-1mm之间；所述底板为预弯紫铜底板，陶瓷片为氮气真空焊接在底板上。
CN202010478105.3A 2020-05-29 2020-05-29 一种可控硅模块 Pending CN111490037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010478105.3A CN111490037A (zh) 2020-05-29 2020-05-29 一种可控硅模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010478105.3A CN111490037A (zh) 2020-05-29 2020-05-29 一种可控硅模块

Publications (1)

Publication Number Publication Date
CN111490037A true CN111490037A (zh) 2020-08-04

Family

ID=71810622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010478105.3A Pending CN111490037A (zh) 2020-05-29 2020-05-29 一种可控硅模块

Country Status (1)

Country Link
CN (1) CN111490037A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420653A (zh) * 2022-03-31 2022-04-29 尼尔半导体(山东)有限公司 一种mtc可控硅模块封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420653A (zh) * 2022-03-31 2022-04-29 尼尔半导体(山东)有限公司 一种mtc可控硅模块封装结构及其封装方法
CN114420653B (zh) * 2022-03-31 2022-07-01 尼尔半导体(山东)有限公司 一种mtc可控硅模块封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
CN108172617B (zh) 一种圆形大尺寸igbt芯片压接封装结构及制造方法
JP5260246B2 (ja) 電力用半導体装置
JP2012089681A (ja) パワー半導体装置
CN108231706B (zh) 一种功率半导体器件封装结构及封装方法
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
EP3188232A1 (en) Power semiconductor device and power semiconductor device production method
CN112435997A (zh) 一种碳化硅功率模块结构
CN111490037A (zh) 一种可控硅模块
CN104067388A (zh) 带散热鳍片的半导体模块
KR20180138466A (ko) 전력반도체 모듈의 제조방법
CN102710102A (zh) 一种液冷的igbt变流装置和制造方法
CN100583421C (zh) 用于垂直安装的半导体封装结构及方法
CN212365964U (zh) 一种可控硅模块
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN212342618U (zh) 一种整流二极管模块
CN115425007A (zh) 一种芯片连接件及功率模块
CN111584465A (zh) 一种整流二极管模块
CN212365965U (zh) 一种快恢复整流二极管模块
CN111477614A (zh) 一种快恢复整流二极管模块
CN214672580U (zh) 集成晶闸管模块的新型封装结构
CN211529943U (zh) 一种固体继电器功率组件
CN219832657U (zh) 一种叠层芯片的封装结构
CN213583770U (zh) 半导体分立器件封装结构
CN216054693U (zh) 一种功率模块和功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination