CN111489953A - 一种半导体表面金属化的方法 - Google Patents

一种半导体表面金属化的方法 Download PDF

Info

Publication number
CN111489953A
CN111489953A CN201910071122.2A CN201910071122A CN111489953A CN 111489953 A CN111489953 A CN 111489953A CN 201910071122 A CN201910071122 A CN 201910071122A CN 111489953 A CN111489953 A CN 111489953A
Authority
CN
China
Prior art keywords
layer
tin
plating
nickel
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910071122.2A
Other languages
English (en)
Inventor
程丙坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Technologies Development Dongguan Co Ltd
Original Assignee
SAE Technologies Development Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Technologies Development Dongguan Co Ltd filed Critical SAE Technologies Development Dongguan Co Ltd
Priority to CN201910071122.2A priority Critical patent/CN111489953A/zh
Publication of CN111489953A publication Critical patent/CN111489953A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种半导体表面金属化的方法,包括以下步骤:在硅片背面的表面,采用蒸发或溅射的方式镀上铝或钛,进行合金,使金属与硅片形成第一层;然后对第一层进行离子轰击清洗,然后在惰性气体氛围下通过靶溅射在所述第一层上表面依次镀镍层和镀锡层,在第一层上表面形成第二层;在第二层的表面采用蒸发或者溅射的方式镀上金属金,形成导电层。本发明的方法在形成第一层之后,进行离子轰击清洗后再形成第二层,使得第一层和第二层之间的结合效果更好;第二层金属层先后镀镍和锡,锡在气相沉积中,物理化学性质具有和镍高度的融合性,锡层和镍层之间的结合效果好,有利于金的导电层在第二层表面的结合,并且表面金属化形成的硅片的破损率低。

Description

一种半导体表面金属化的方法
技术领域
本发明属于半导体制造技术领域,具体涉及一种半导体表面金属化的方法。
背景技术
近年来,半导体芯片市场竞争进入白热化。随着市场竞争持续升级,芯片市场已经逐渐从以产品价格竞争为主的竞争格局转向以产品质量竞争与价格竞争并存的竞争态势。产品的成本、产品的可靠性已经成为衡量产品竞争力的主要标准。而作为分立器件制造上成本与质量的关键工序-背面金属化,由于成本消耗高、工艺陈旧,已经越来越难以满足生产的需要。
通常表面金属化由喷涂的电镀工序完成,喷涂电镀工序使半导体材料易于焊锡,但如果半导体厚度在1mm以下,进行电镀前的喷镍工序时,在高温高压的镍流作用下晶片极易碎裂,同时电镀法产生的废液排放会对环境造成严重污染,实现行业的可持续发展,亟需对现有的半导体晶片表面处理工艺进行改进。
在本发明作出以前,常用的适用于共晶封装的背面金属化工艺方法:
步骤一、采用蒸发方式在硅表面上镀上非贵金属的粘附层,粘附层采用的金属一般是钛或钒或铬;
步骤二、在粘附层的表面再镀上阻挡层,阻挡层一般采用金、锗、锑等贵金属的合金,也有采用镍、锡铜合金作阻挡层的;
步骤三、在阻挡层的表面再镀上贵金属的导电层,导电层采用的是贵金属金。
其不足之处在于:1、背面金属化层工艺不够稳定,易造成致命失效;2、与后续封装工艺配合不佳。
发明内容
本发明的目的在于克服现有技术存在的不足之处而提供一种半导体表面金属化的方法。
为实现上述目的,本发明采取的技术方案为:一种半导体表面金属化的方法,所述方法包括以下步骤:
(1)在硅片背面的表面,采用蒸发或溅射的方式镀上非贵金属铝或钛,然后在300℃~400℃和氮气流量为6.5L/min气氛下进行合金,使非贵金属与硅片进行合金形成第一层;
(2)在真空条件下对所述第一层进行离子轰击清洗,清洗完成后抽真空再通入惰性气体,然后通过靶溅射在所述第一层的金属表面依次镀镍层和镀锡层,得到在第一层的金属表面的第二层;
(3)在第二层的表面采用蒸发或者溅射的方式镀上金属金,得到在第二层的表面的导电层。
锡在气相沉积中,物理化学性质具有和镍高度的融合性,能够降低镍的能量,锡层和镍层之间的结合效果好,有利于金的导电层在第二层表面的结合。
形成第一层之后,进行离子轰击清洗后再形成第二层,使得第一层和第二层之间的结合效果更好。
优选地,所述靶溅射通过锡靶溅射进行镀锡,镀锡功率为5~6.5kW,轰击电流为8~10A。
优选地,所述镀锡功率为5kW、5.5kW、6kW或者6.5kW。
优选地,所述镀锡的轰击电流为8A、9A、10A。
在使用步骤(2)所述方法镀镍和镀锡时,硅片的破损率很低。
优选地,所述靶溅射通过镍靶溅射进行镀镍,镀镍功率为6~8kW,轰击电流为13~18A。
优选地,步骤(2)中靶溅射镀锡的时间为30~45min,靶溅射镀镍的时间为90~100min。
优选地,所述第一层的厚度为1~3微米。
优选地,所述第二层的厚度为3微米。
优选地,所述导电层的厚度为0.1微米。
优选地,步骤(2)中进行离子轰击清洗的电流大小为8~13A。
优选地,步骤(2)中所述惰性气体为氩气。
优选地,步骤(2)中离子轰击清洗的真空度为8~10-1Pa,清洗完成后抽真空至5×10-2~5×10-3Pa后通入氩气。
优选地,在形成第一层之前对硅片表面进行清洗,所述清洗的方法包括以下步骤:清洗硅片表面油污和碎屑;然后将硅片放置于浓度为2%的酸溶液中清洗5min,酸溶液为硫酸、草酸或盐酸中的一种,将酸液清洗后的硅片于50℃~60℃的温水中漂洗,烘干。
本发明的有益效果在于:本发明提供了一种半导体表面金属化的方法,本发明的方法在形成第一层之后,进行离子轰击清洗后再形成第二层,使得第一层和第二层之间的结合效果更好;第二层金属层先后依次溅射镀镍和锡,锡在气相沉积中,物理化学性质具有和镍高度的融合性,能够降低镍的能量,锡层和镍层之间的结合效果好,有利于金的导电层在第二层表面的结合,并且表面金属化形成的硅片的破损率低。
具体实施方式
为更好的说明本发明的目的、技术方案和优点,下面将结合具体实施例对本发明作进一步说明。
样品准备:对硅片表面进行清洗,所述清洗的方法包括以下步骤:清洗硅片表面油污和碎屑;然后将硅片放置于浓度为2%的酸溶液中清洗5min,酸溶液为硫酸、草酸或盐酸中的一种,将酸液清洗后的硅片于50℃~60℃的温水中漂洗,烘干。清洗后烘干的硅片作为半导体表面金属化的方法的待处理样品。
实施例1
作为本发明实施例的一种半导体表面金属化的方法,所述方法包括以下步骤:
(1)在硅片背面的表面,采用蒸发或溅射的方式镀上非贵金属铝,然后在350℃温度和氮气流量为6.5L/min气氛下进行合金,使非贵金属与硅片进行合金形成第一层,所述第一层的厚度为2微米;
(2)在8~10-1Pa的真空条件下,采用10A的电流对所述第一层进行离子轰击清洗,清洗完成后抽真空至5×10-2~5×10-3Pa再通入氩气,然后通过镍靶溅射90~100min完成镀镍,镀镍完成后通过锡靶溅射30~45min完成镀锡,得到在第一层的金属表面的第二层,所述第二层的厚度为3微米,其中镀镍功率为7kW,轰击电流为15A;镀锡功率为5kW,轰击电流为8A;
(3)在第二层的表面采用蒸发或者溅射的方式镀上金属金,得到在第二层表面的导电层,所述导电层的厚度为0.1微米。
实施例2
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为5kW,离子轰击电流为9A。
实施例3
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为5kW,离子轰击电流为10A。
实施例4
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为5.5kW,离子轰击电流为8A。
实施例5
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为5.5kW,离子轰击电流为9A。
实施例6
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为5.5kW,离子轰击电流为10A。
实施例7
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6kW,离子轰击电流为8A。
实施例8
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6kW,离子轰击电流为9A。
实施例9
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6kW,离子轰击电流为10A。
实施例10
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6.5kW,离子轰击电流为8A。
实施例11
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6.5kW,离子轰击电流为9A。
实施例12
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:镀锡功率为6.5kW,离子轰击电流为10A。
实施例13
作为本发明实施例的一种半导体表面金属化的方法,本实施例与实施例1的唯一区别为:步骤(1)中在硅片背面的表面,采用蒸发或溅射的方式镀上非贵金属钛,然后在350℃温度和氮气流量为6.5L/min气氛下进行合金,使非贵金属与硅片进行合金形成第一层,所述第一层的厚度为2微米。
对比例1
作为本发明对比例的一种半导体表面金属化的方法,本对比例与实施例的唯一区别为:通过镍靶溅射完成镀镍,镀镍完成后通过靶溅射完成镀锡铜合金。
实验例1
在SEM显微镜下观察实施例1-12和对比例的半导体表面金属化的方法获得的表面金属化后半导体材料的金属层之间的结合效果。
在SEM显微镜下,观察表面金属化后半导体的破损比例,结果如表1、表2所示。
表1实施例1-12的表面金属化后半导体的破损比例结果
5kw 5.5kw 6kw 6.5kw
8A 0.10% 0.15% 0.17% 0.18%
9A 0.11% 0.12% 0.15% 0.14%
10A 0.15% 0.15% 0.12% 0.14%
表2对比例的表面金属化后半导体的破损比例结果
铜锡合金 5kw 5.5kw 6kw 6.5kw
8A 45% 48% 50% 58%
9A 49% 60% 63% 68%
10A 55% 62% 65% 70%
由实施例和对比例的结果对比可知,当镀层的金属材料为镍、锡铜合金时,破损率较高:45%~70%,当镀层的金属材料为镍、锡时,其破损比例仅为0.10%~0.14%,说明用镍、锡作为第二层的镀层材料的效果较好。
由实施例1-12的对比结果可知,镀锡功率为5~5.5kW,轰击电流为8~9A时,效果较好。
最后所应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种半导体表面金属化的方法,其特征在于,所述方法包括以下步骤:
(1)在硅片背面的表面,采用蒸发或溅射的方式镀上非贵金属铝或钛,然后在300℃~400℃和氮气流量为6.5L/min气氛下进行合金,使非贵金属与硅片进行合金形成第一层;
(2)在真空条件下对所述第一层进行离子轰击清洗,清洗完成后抽真空再通入惰性气体,然后通过靶溅射在所述第一层的金属表面依次镀镍层和镀锡层,得到在第一层的金属表面的第二层;
(3)在第二层的表面采用蒸发或者溅射的方式镀上金属金,得到在第二层的表面的导电层。
2.根据权利要求1所述的方法,其特征在于,步骤(2)中通过锡靶溅射进行镀锡,镀锡功率为5~6.5kW,轰击电流为8~10A。
3.根据权利要求2所述的方法,其特征在于,所述镀锡功率为5kW、5.5kW、6kW或者6.5kW。
4.根据权利要求2或3所述的方法,其特征在于,步骤(2)中通过镍靶溅射进行镀镍,镀镍功率为6~8kW,轰击电流为13~18A。
5.根据权利要求4所述的方法,其特征在于,步骤(2)中靶溅射镀锡的时间为30~45min,靶溅射镀镍的时间为90~100min。
6.根据权利要求1所述的方法,其特征在于,所述第一层的厚度为1~3微米。
7.根据权利要求1所述的方法,其特征在于,所述第二层的厚度为3微米。
8.根据权利要求1所述的方法,其特征在于,所述导电层的厚度为0.1微米。
9.根据权利要求1所述的方法,其特征在于,步骤(2)中离子轰击清洗的真空度为8~10-1Pa,清洗完成后抽真空至5×10-2~5×10-3Pa后通入氩气。
10.根据权利要求1-3、5-9任一所述的方法,其特征在于,在形成第一层之前对硅片表面进行清洗,所述清洗的方法包括以下步骤:清洗硅片表面油污和碎屑;然后将硅片放置于浓度为2%的酸溶液中清洗5min,酸溶液为硫酸、草酸或盐酸中的一种,将酸溶液清洗后的硅片于50℃~60℃的温水中漂洗,烘干。
CN201910071122.2A 2019-01-25 2019-01-25 一种半导体表面金属化的方法 Pending CN111489953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910071122.2A CN111489953A (zh) 2019-01-25 2019-01-25 一种半导体表面金属化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910071122.2A CN111489953A (zh) 2019-01-25 2019-01-25 一种半导体表面金属化的方法

Publications (1)

Publication Number Publication Date
CN111489953A true CN111489953A (zh) 2020-08-04

Family

ID=71796124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910071122.2A Pending CN111489953A (zh) 2019-01-25 2019-01-25 一种半导体表面金属化的方法

Country Status (1)

Country Link
CN (1) CN111489953A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114059026A (zh) * 2020-08-03 2022-02-18 东莞新科技术研究开发有限公司 一种半导体表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088171A7 (en) * 1970-05-25 1972-01-07 Liaison Electr Silec Aluminium nickel gold contacts - to silicon semiconductors
CN102254843A (zh) * 2011-06-27 2011-11-23 江阴新顺微电子有限公司 适用于共晶封装的半导体芯片背面金属化方法
CN106048543A (zh) * 2016-06-02 2016-10-26 泉州市依科达半导体致冷科技有限公司 半导体晶片表面真空镀膜工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088171A7 (en) * 1970-05-25 1972-01-07 Liaison Electr Silec Aluminium nickel gold contacts - to silicon semiconductors
CN102254843A (zh) * 2011-06-27 2011-11-23 江阴新顺微电子有限公司 适用于共晶封装的半导体芯片背面金属化方法
CN106048543A (zh) * 2016-06-02 2016-10-26 泉州市依科达半导体致冷科技有限公司 半导体晶片表面真空镀膜工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114059026A (zh) * 2020-08-03 2022-02-18 东莞新科技术研究开发有限公司 一种半导体表面处理方法

Similar Documents

Publication Publication Date Title
CN101518851B (zh) 靶材与背板的焊接结构及方法
CN108520855B (zh) 一种纳米银浆提高陶瓷覆铜板可靠性的方法
CN110026669B (zh) 一种镁合金与纯铜或铜合金的扩散焊接方法
JP6651271B2 (ja) 半導体素子及びその製造方法
CN110172717B (zh) 一种陶瓷基板的镀铜方法
US20200260591A1 (en) Method for forming metallization structure
CN114309955B (zh) 一种陶瓷覆铜基板及其激光加工工艺
CN106048543B (zh) 半导体晶片表面真空镀膜工艺
CN111489953A (zh) 一种半导体表面金属化的方法
CN110184563A (zh) 半导体表面镀镍膜的方法
CN111952267B (zh) 一种提高单层电容器键合强度的制造工艺
WO2021180222A1 (zh) 一种银蒸发料的清洗方法
EP1654395B1 (en) Target/backing plate constructions, and methods of forming them
US8703287B2 (en) Coated article and method for making the same
US5858557A (en) Nickel/gold plating of a copper-refractory metal material
JPH11106904A (ja) スパッタリングターゲットの製造方法
CN101503791B (zh) 半导体芯片金硅焊料的合金工艺
CN114807918A (zh) 金属置换处理液、铝或铝合金的表面处理方法
KR100576385B1 (ko) 압연동 적층판의 제조방법
KR101253227B1 (ko) 스퍼터링 방식을 통한 구리 본딩 와이어의 표면에 산화 방지층 형성 방법 및 이에 의해 제조된 내 산화 구리 본딩 와이어
CN103187361A (zh) 铜互连层的制造方法
CN114921750B (zh) 一种高附着力光电薄膜及其制备方法和应用
CN113136544A (zh) 半导体晶片表面金属化的方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
Flötgen et al. Cu-Sn transient liquid phase wafer bonding for MEMS applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination