发明内容
本发明的主要目的是提出一种BIOS升级系统,旨在解决上述提出的电子设备的BIOS升级失败后,需要拆机并通过烧录器重新进行烧录,导致费时费力且容易造成电子设备损害的问题。
为实现上述目的,本发明提供一种BIOS升级系统,所述BIOS升级系统包括:待升级设备,所述待升级设备包括USB3.0接口模块、闪存模块以及选择性电性连通所述USB3.0接口模块与所述闪存模块的通道切换模块;转接设备,所述转接设备与所述USB3.0接口模块可插拔式电性连接;烧录器,所述烧录器与所述转接设备电性连接;其中,当所述转接设备插入所述USB3.0接口模块后,所述通道切换模块进行通道切换以使所述USB3.0接口模块与所述闪存模块电性连通,进而通过所述烧录器对所述闪存模块中的BIOS进行升级。
进一步地,所述转接设备包括:USB3.0公头,USB3.0公头与所述USB3.0接口模块可插拔式电性连接;连接座,所述连接座电性连通所述USB3.0公头与所述烧录器。
进一步地,所述USB3.0接口模块包括:USB3.0接口,所述USB3.0接口设置在所述待升级设备的壳体上,以供所述USB3.0公头进行插拔操作;USB3.0接口电路,所述USB3.0接口电路设置在所述USB3.0接口内并通过所述通道切换模块选择性地与所述闪存模块电性导通。
进一步地,所述通道切换模块包括:第一选择器,所述第一选择器与所述USB3.0接口电路电性连接;第二选择器,所述第二选择器与所述第一选择器并联且所述第二选择器与所述USB3.0接口电路电性连接;第三选择器,所述第三选择器与所述第一选择器、第二选择器电性连接,且所述第三选择器与所述闪存模块电性连接。
进一步地,所述第一选择器以及所述第二选择器为四通二选择器,所述第三选择器为八通四选择器。
进一步地,所述USB3.0接口电路包括接口控制电路以及与所述接口控制电路电性连接的电平转换电路;所述第一选择器包括第一信道、第二信道以及与所述电平转换电路电性连接的第一信道切换引脚;所述第二选择器包括第三信道、第四信道以及与所述电平转换电路电性连接的第二信道切换引脚;所述第三选择器包括第五信道、第六信道以及与所述电平转换电路电性连接的第三信道切换引脚;其中,当所述USB3.0公头插入所述USB3.0接口后,所述接口控制电路控制所述电平转换电路切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第一状态,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第一信道、第三信道、第五信道导通,且所述第一信道、第三信道均与所述第五信道电性导通;当所述USB3.0公头未插入所述USB3.0接口时,所述接口控制电路控制所述电平转换电路切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第二状态,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第二信道、第四信道、第六信道各自导通。
进一步地,所述待升级设备还包括;中央处理器,所述中央处理器与所述第三选择器电性连接,所述第六信道导通时,所述中央处理器通过所述第六信道与所述闪存模块电性连通。
进一步地,所述接口控制电路包括信道切换控制引脚和分压电阻,所述信道切换控制引脚经所述分压电阻接地;所述电平转换电路包括MOS管以及上拉电阻,所述MOS管的栅极电性连接至所述信道切换控制引脚,所述MOS管的漏极连接至所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚,且所述MOS管的漏极经所述上拉电阻连接至电源,所述MOS管的源极接地;其中,当所述USB3.0公头插入所述USB3.0接口后,所述信道切换控制引脚切换为高电平,以使所述MOS管导通,进而将所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚切换为低电平,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第一信道、第三信道、第五信道导通,且所述第一信道、第三信道均与所述第五信道电性导通;当所述USB3.0公头未插入所述USB3.0接口时,所述信道切换控制引脚切换为低电平,以使所述MOS管截止,进而将所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚切换为高电平,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第二信道、第四信道、第六信道各自导通。
进一步地,所述第一选择器和第二选择器的型号为PI3USB221ZEE,所述第三选择器的型号为SN74CB3T3257,所述接口控制电路的型号为USB3.1W-US39609-0A00U-G。
进一步地,所述闪存模块为带电可擦可编程只读存储器。
本发明的技术方案中,通过在所述待升级设备上设置USB3.0接口模块以及通道切换模块,通过所述通道切换模块选择性地电性连通所述USB3.0接口模块与所述闪存模块,并独立研发出所述转接设备,且所述转接设备电性连接至所述烧录器,在所述转接设备插入所述USB3.0接口模块后,所述通道切换模块进行通道切换,切换至BIOS升级通道,以使所述USB3.0接口模块通过所述BIOS升级通道与所述闪存模块电性连通,又因为所述转接设备此时与所述烧录器电性连接,因此,可以通过所述烧录器对所述闪存模块中的BIOS进行版本升级,在通过常规的软件方法升级BIOS版本失败后,可以通过所述BIOS升级系统对所述闪存模块中的BIOS进行版本升级,无需拆除所述待升级设备整机,从而节约人力物力以及拆装机的时间,也避免了拆装机以及拆下、焊接所述闪存模块过程中可能造成的损害。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
请一并参阅图1-5,本发明提供的一种BIOS升级系统100,所述BIOS升级系统100包括:待升级设备10,所述待升级设备10包括USB3.0接口模块11、闪存模块13以及选择性电性连通所述USB3.0接口模块11与所述闪存模块13的通道切换模块12;转接设备20,所述转接设备20与所述USB3.0接口模块11可插拔式电性连接;烧录器30,所述烧录器30与所述转接设备20电性连接;其中,当所述转接设备20插入所述USB3.0接口模块11后,所述通道切换模块12进行通道切换以使所述USB3.0接口模块11与所述闪存模块13电性连通,进而通过所述烧录器30对所述闪存模块13中的BIOS进行升级。
在本实施例中,所述待升级设备10可以是笔记本电脑、平板电脑,也可以是台式组装电脑、一体机等,还可以是其他包含BIOS的其他电子设备。所述待升级设备10的USB3.0接口模块11,通常情况下,用于实现与外接设备如USB3.0U盘插接,以实现所述待升级设备10与外接设备的通讯连接并进行数据传输,在本实施例中,所述USB3.0接口模块11还用于与所述待升级设备10内部的所述通道切换模块12电性连接,同时与所述待升级设备外部的所述转接设备20可插拔式电性连接,而所述通道切换模块12进一步地与所述闪存模块13连接,所述闪存模块13用于存储所述BIOS对应的固件,所述转接设备20进一步地与所述烧录器30电性连接,所述烧录器30用于对所述闪存模块13中存储的BIOS固件进行升级,以实现对所述BIOS版本的升级。所述闪存模块13可以为带电可擦可编程只读存储器(Electrically-Erasable Programmable Read-Only Memory,英文简称EEPROM)。
在本实施例中,在外接设备如USB3.0U盘插入所述USB3.0接口模块11时,所述通道切换模块12导通常规的数据传输通道,以实现所述外接设备与所述待升级设备10的常规通讯;在所述转接设备20插入所述USB3.0接口模块11后,所述通道切换模块12将通道切换至BIOS升级通道,以使所述USB3.0接口模块11通过所述BIOS升级通道与所述闪存模块13电性连通,又因为,所述转接设备20此时与所述烧录器30电性连接,因此,可以通过所述烧录器30对所述闪存模块13中的BIOS进行版本升级。
综上所述,本实施例中,通过在所述待升级设备10上设置USB3.0接口模块11以及通道切换模块12,通过所述通道切换模块12选择性地电性连通所述USB3.0接口模块11与所述闪存模块13,并独立研发出所述转接设备20,且所述转接设备20电性连接至所述烧录器30,在所述转接设备20插入所述USB3.0接口模块11后,所述通道切换模块12进行通道切换,切换至BIOS升级通道,以使所述USB3.0接口模块11通过所述BIOS升级通道与所述闪存模块13电性连通,又因为所述转接设备20此时与所述烧录器30电性连接,因此,可以通过所述烧录器30对所述闪存模块13中的BIOS进行版本升级,在通过常规的软件方法升级BIOS版本失败,或者BIOS固件损害后,可以通过所述BIOS升级系统100对所述闪存模块13中的BIOS进行版本升级,无需拆除所述待升级设备10整机,从而节约人力物力以及拆装机的时间,也避免了拆装机以及拆下、焊接所述闪存模块13过程中可能造成的损害。
请参阅图1,进一步地,所述转接设备20包括:USB3.0公头,USB3.0公头与所述USB3.0接口模块11可插拔式电性连接;连接座,所述连接座电性连通所述USB3.0公头与所述烧录器30。
在本实施例中,所述转接设备20通过所述USB3.0公头与所述USB3.0接口模块11可插拔式电性连接,并通过在所述USB3.0公头上设置所述连接座,所述连接座具体可为包括多个引脚的排针,所述述USB3.0公头通过所述连接座与所述烧录器30电性连接。
请参阅图1,进一步地,所述USB3.0接口模块11包括:USB3.0接口,所述USB3.0接口设置在所述待升级设备10的壳体上,以供所述USB3.0公头进行插拔操作;USB3.0接口电路,所述USB3.0接口电路设置在所述USB3.0接口内并通过所述通道切换模块12选择性地与所述闪存模块13电性导通。
在本实施例中,所述USB3.0接口为USB3.0母头,所述USB3.0接口开设在所述待升级设备10的壳体上,以供所述USB3.0公头进行插拔操作,实现所述USB3.0公头与所述USB3.0接口的插拔式电性连接;所述USB3.0接口电路设置在所述USB3.0接口内,并在所述USB3.0公头插入所述USB3.0接口后,通过控制所述通道切换模块12切换至BIOS升级通道,以使所述USB3.0接口模块11通过所述BIOS升级通道与所述闪存模块13电性连通,进而通过所述烧录器30对所述闪存模块13中的BIOS进行版本升级。
请一并参阅图1-5,进一步地,所述通道切换模块12包括:第一选择器U2(见图1、3),所述第一选择器U2与所述USB3.0接口电路电性连接;第二选择器U3(见图1、4),所述第二选择器U3与所述第一选择器U2并联且所述第二选择器U3与所述USB3.0接口电路电性连接;第三选择器U1(见图1、2),所述第三选择器U1与所述第一选择器U2、第二选择器U3电性连接,且所述第三选择器U1与所述闪存模块13电性连接。
在本实施例中,所述第一选择器U2以及所述第二选择器U3为四通二选择器,所述第一选择器U2和第二选择器U3可以是不同的选择器,优选为相同的选择器,所述第一选择器U2和第二选择器U3的型号例如可为PI3USB221ZEE,所述第一选择器U2和第二选择器U3并联且连接至所述USB3.0接口电路;所述第三选择器U1为八通四选择器,所述第三选择器U1的型号例如可为SN74CB3T3257,所述第三选择器U1一端电性连接第一选择器U2和第二选择器U3,所述第三选择器U1另一端电性连接所述闪存模块13,也即,所述USB3.0接口电路、第一选择器U2、第三选择器U1、闪存模块13依次连接,且所述第二选择器U3与所述第一选择器U2并联,通过所述USB3.0接口电路控制所述第一选择器U2、第二选择器U3以及第三选择器U1来实现所述通道切换模块12在所述数据传输通道和BIOS升级通道之间切换。可以理解,所述第一选择器U2、第二选择器U3以及第三选择器U1也可以选择其他型号。
请一并参阅图1-5,进一步地,所述USB3.0接口电路包括接口控制电路JUSB30 1以及与所述接口控制电路JUSB30 1电性连接的电平转换电路111;所述第一选择器U2包括第一信道(图3中D到1D)、第二信道(图3中D到2D)以及与所述电平转换电路111电性连接的第一信道切换引脚(图3中UART-USB-SEL);所述第二选择器U3包括第三信道(图4中D到1D)、第四信道(图4中D到2D)以及与所述电平转换电路111电性连接的第二信道切换引脚(图4中UART-USB-SEL);所述第三选择器U1包括第五信道(图2中B1到A)、第六信道(图2中B2到A)以及与所述电平转换电路111电性连接的第三信道切换引脚(图2中UART-USB-SEL);其中,当所述USB3.0公头插入所述USB3.0接口后,所述接口控制电路JUSB30 1控制所述电平转换电路111切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第一状态,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第一信道、第三信道、第五信道导通,且所述第一信道、第三信道均与所述第五信道电性导通;当所述USB3.0公头未插入所述USB3.0接口时,所述接口控制电路JUSB30 1控制所述电平转换电路111切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第二状态,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第二信道、第四信道、第六信道各自导通。
在本实施例中,所述第一选择器U2包括第一信道、第二信道以及与所述电平转换电路111电性连接的第一信道切换引脚,所述第一信道切换引脚用于控制所述第一选择器U2在所述第一信道、第二信道之间切换;所述第二选择器U3包括第三信道、第四信道以及与所述电平转换电路111电性连接的第二信道切换引脚,所述第二信道切换引脚用于控制所述第二选择器U3在所述第三信道、第四信道之间切换;所述第三选择器U1包括第五信道、第六信道以及与所述电平转换电路111电性连接的第三信道切换引脚,所述第三信道切换引脚用于控制所述第三选择器U1在所述第五信道、第六信道之间切换。
进一步地,所述USB3.0接口电路包括接口控制电路JUSB30 1以及与所述接口控制电路JUSB30 1电性连接的电平转换电路111,其中,所述接口控制电路JUSB30 1的型号可为USB3.1W-US39609-0A00U-G,所述接口控制电路JUSB30 1的型号也可为其他型号。所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚均连接至所述电平转换电路111,在所述接口控制电路JUSB30 1的控制下,所述电平转换电路111控制所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态,以控制所述第一选择器U2、第二选择器U3以及第三选择器U1的信道切换。
其中,当所述USB3.0公头插入所述USB3.0接口后,所述接口控制电路JUSB30 1控制所述电平转换电路111切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第一状态,所述第一状态可以是低电平也可以是高电平,这取决于所述第一选择器U2、第二选择器U3、第三选择器U1的类型及其控制逻辑,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第一信道、第三信道、第五信道导通,且所述第一信道、第三信道均与所述第五信道电性导通,此时,所述第一信道、第三信道与所述第五信道共同形成所述BIOS升级通道。
所述USB3.0公头未插入所述USB3.0接口时,所述接口控制电路JUSB30 1控制所述电平转换电路111切换所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚的电平状态为第二状态,所述第二状态对应的电平状态与所述第一状态对应的电平状态相反,所述第二状态可以是低电平也可以是高电平,这取决于所述第一选择器U2、第二选择器U3、第三选择器U1的类型及其控制逻辑,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚在所述第二状态时,分别控制所述第二信道、第四信道、第六信道各自导通,所述二信道、第四信道共同形成所述数据传输通道;
请一并参阅图1-2,进一步地,所述待升级设备10还包括;中央处理器CPU,所述中央处理器CPU与所述第三选择器U1电性连接,在所述第六信道导通时,所述中央处理器CPU通过所述第六信道与所述闪存模块13电性连通,从而实现所述中央处理器CPU与所述闪存模块13的通讯连接,所述中央处理器CPU可向所述闪存模块13写入数据,或者从所述闪存模块13中读取数据。
请参阅图5,具体地,所述接口控制电路JUSB30 1包括信道切换控制引脚(图5中的UARTA-P80-EN1)和分压电阻(图5中的R0402),所述信道切换控制引脚经所述分压电阻接地;所述电平转换电路111包括MOS管(图5中的Q1)以及上拉电阻(图5中的R12),所述MOS管的栅极电性连接至所述信道切换控制引脚,所述MOS管的漏极连接至所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚,且所述MOS管的漏极经所述上拉电阻连接至电源,所述MOS管的源极接地。
其中,当所述USB3.0公头插入所述USB3.0接口后,由于所述USB3.0公头自带5V电压,所述信道切换控制引脚与所述分压电阻分压得到3.3V电压,也即此时,所述信道切换控制引脚切换为高电平,由于所述MOS管的栅极电性连接至所述信道切换控制引脚,所述MOS管的栅极也为高电平,使所述MOS管导通,又因为,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚连接到所述MOS管的漏极,所述MOS管的源极接地,将所述MOS管的漏极拉低到地,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚也被拉低到地,也即,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚切换为低电平,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第一信道、第三信道、第五信道导通,从而形成所述BIOS升级通道。
当所述USB3.0公头未插入所述USB3.0接口时,所述信道切换控制引脚直接通过所述分压电阻接地,也即此时,所述信道切换控制引脚切换为低电平,由于所述MOS管的栅极电性连接至所述信道切换控制引脚,所述MOS管的栅极也为低电平,使所述MOS管截止,又因为,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚连接到所述MOS管的漏极,所述MOS管的漏极经所述上拉电阻连接至3V电源,此时,所述MOS管的漏极为高电平,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚也为高电平,所述第一信道切换引脚、第二信道切换引脚、第三信道切换引脚分别控制所述第二信道、第四信道、第六信道各自导通,其中,导通的所述第二信道、第四信道形成所述数据传输通道,导通的所述第六信道供所述中央处理器CPU对所述闪存模块13进行数据读写。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。