CN201984468U - 基本输入输出系统烧录装置与应用其的烧录系统 - Google Patents
基本输入输出系统烧录装置与应用其的烧录系统 Download PDFInfo
- Publication number
- CN201984468U CN201984468U CN2010206971571U CN201020697157U CN201984468U CN 201984468 U CN201984468 U CN 201984468U CN 2010206971571 U CN2010206971571 U CN 2010206971571U CN 201020697157 U CN201020697157 U CN 201020697157U CN 201984468 U CN201984468 U CN 201984468U
- Authority
- CN
- China
- Prior art keywords
- mentioned
- chip
- bios
- basic input
- connectivity port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
一种基本输入输出系统烧录装置与应用其的烧录系统,用以更新第一主机板的第一芯片的第一组基本输入输出系统设定值,包括第二芯片、第一连接端口用于连接第一主机板、串行外围接口连接端口用以连接串行外围接口烧录器、切换模块耦接在第二芯片、第一连接端口与串行外围接口连接端口间并选择性导通第二芯片与串行外围接口连接端口间的信号以使串行外围接口烧录器将第二组基本输入输出系统设定值写入第二芯片,或导通第二芯片与第一连接端口间的信号而以第二芯片的第二组基本输入输出系统设定值更新第一芯片的第一组基本输入输出系统设定值。本实用新型可避免过多的插拔动作而提升工作效率。
Description
技术领域
本实用新型涉及一种烧录装置与烧录系统,且特别涉及一种基本输入输出系统烧录装置与基本输入输出系统烧录系统。
背景技术
一般主机板上的基本输入输出系统(Basic Input Output System,以下简称为BIOS)数据损坏是无法开机。为了修好主机板上的BIOS数据,厂商会使用特定的修复治具去连接主机板。主机板从特定的修复治具上去读取BIOS数据而进行开机,等开机完成后再将修复治具的连接器从主机板的连接端口移除,接着再对主机板的芯片进行更新BIOS数据的动作。于下一次的主机板开机,即可以从主机板上的芯片来读取正确的BIOS数据。
前述的主机板具有第一个芯片,修复治具上具有第二个芯片。使用修复治具前需先通过烧录器来连接至正常的电脑,将正确的BIOS数据写入第二个芯片。当修复治具要使一主机板能够开机,前述烧录器与修复治具的连接必须移除,才不至于修复治具与正常的电脑及一待修复的主机板同时连接,因为修复治具若在同一时间耦接至电脑以及待修复的主机板会有信号干扰的问题而无法工作,会导致电脑无法辨识出修复治具,而待修复的主机板也无法从修复治具的第二个芯片来读取数据。
对于主机板研发的工程师而言,为了验证主机板功能的可靠度与各种测试,需要不断地重复进行如下的步骤:将修复治具通过烧录器耦接至正常的电脑、将此修复治具与烧录器的连接器拔除、将修复治具连接至第一主机板、将修复治具与第一主机板的连接器拔除等。其中修复治具的连接器的线材相当细小,不容易装置在主机板上,也不容易在接上主机板后再从主机板轻易地拔除。通常研发工程师每天要重复上述插拔动作高达100次,由此可见,光花费在连接器的插拔时间是相当可观的。
又由于修复治具是由国外厂商生产,研发工程师必须受限于国外厂商的技术,且此治具及其排线相当地昂贵。修复治具的使用寿命会受到使用者的插拔动作多寡而影响。再者,对于主机板研发的工程师而言,若不当或不断地插拔修复治具的连接线材有可能弄坏此治具,这也会影响到后续研发工作的进度。
发明内容
针对现有技术中存在的问题,本实用新型的目的在于提供一种BIOS烧录装置及其应用的BIOS烧录系统,前述BIOS烧录装置能够方便地切离或连接至主机板。
本实用新型提出一种BIOS烧录装置,用以更新第一主机板的第一芯片内的第一组BIOS设定值,所述BIOS烧录装置包括第二芯片、第一连接端口、串行外围接口(serial peripheral interface,以下简称为SPI)连接端口以及切换模块。所述第一连接端口用以连接所述第一主机板。所述SPI连接端口用以连接SPI烧录器。所述切换模块耦接在所述第二芯片、所述第一连接端口与所述SPI连接端口之间,选择性地导通所述第二芯片与所述SPI连接端口之间的信号以使所述SPI烧录器将第二组BIOS设定值写入所述第二芯片内,或导通所述第二芯片与所述第一连接端口之间的信号而以第二芯片内的第二组BIOS设定值更新所述第一芯片的第一组BIOS设定值。
本实用新型再提出一种BIOS烧录系统。此BIOS烧录系统包括第一主机板、SPI烧录器以及BIOS烧录装置。所述第一主机板具有第一芯片,且所述第一芯片存储有第一组BIOS设定值。所述BIOS烧录装置包括第二芯片、第一连接端口、SPI连接端口以及切换模块。所述第一连接端口用以连接所述第一主机板。所述SPI连接端口用以连接所述SPI烧录器。所述切换模块耦接在所述第二芯片、所述第一连接端口与所述SPI连接端口之间,其中所述切换模块选择性地导通所述第二芯片与所述SPI连接端口之间的信号以使所述SPI烧录器将第二组BIOS设定值写入所述第二芯片内,或导通所述第二芯片与所述第一连接端口之间的信号而以第二芯片内的第二组BIOS设定值更新所述第一芯片的第一组BIOS设定值。
在依据本实用新型的实施例中,所述BIOS烧录装置还包括第二连接端口。所述第二连接端口用以连接第二主机板,其中所述切换模块可选择性地导通所述第二芯片与所述第二连接端口之间的信号,或所述第二芯片与所述SPI连接端口之间的信号。
在依据本实用新型的实施例中,所述第一芯片或所述第二芯片为SPI闪存。
在依据本实用新型的例示性实施例中,所述BIOS烧录装置还包括电路板,所述第二芯片、所述第一连接端口、所述SPI连接端口与所述切换模块装设在所述电路板上。
在依据本实用新型的实施例中,所述电路板还包括至少一个定位孔,而所述至少一个定位孔具有定位件。
在依据本实用新型的实施例中,所述定位件为吸盘或防滑片。
本实用新型的有益效果在于,综上所述,本实用新型的BIOS烧录装置中,因具有切换模块可以控制第一连接端口、SPI连接端口与第二芯片的导通或不导通,因此BIOS烧录装置不至于同时与第一主机板及SPI烧录器连接,可以避免信号干扰的问题,且避免过多的插拔动作而提升工作效率。
为让本实用新型的上述特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
图1是本实用新型的一实施例的BIOS烧录系统的示意图;
图2是本实用新型的一第一实施例的BIOS烧录装置的电路示意图;
图3是本实用新型的一第二实施例的BIOS烧录装置的电路示意图。
具体实施方式
现在请参照附图,其中的展示只为了说明本实用新型的优选实施例,而非局限了其范畴。为了将本实用新型概念传达于本领域技术人员。在附图中,可为清楚而夸大每一元件的尺寸。
请参照图1,图1是本实用新型的一实施例的BIOS烧录系统的示意图。BIOS烧录装置100可以用来连接第一主机板110。第一主机板110具有第一芯片112,且第一芯片112具有第一组BIOS设定值。此BIOS烧录装置100可以包括第二芯片102、第一连接端口104、SPI连接端口106以及切换模块108。
第一连接端口104可以通过切换模块108耦接至第二芯片102。第一连接端口104用于连接BIOS烧录装置100外部的第一主机板110。SPI连接端口106可以通过切换模块108耦接至第二芯片102。SPI连接端口106可以用来连接BIOS烧录装置100外部的一SPI烧录器120,而SPI烧录器120用以将第二组BIOS设定值写入第二芯片102内。其中,第二组BIOS设定值与第一组BIOS设定值可为同样的设定值。
值得一提的是,切换模块108耦接在第二芯片102、第一连接端口104与SPI连接端口106之间,可选择性地导通第二芯片102与SPI连接端口106之间的信号以使SPI烧录器将第二组BIOS设定值写入第二芯片102内,或者导通第二芯片102与第一连接端口104之间的信号而以第二芯片内的第二组BIOS设定值更新第一芯片112的第一组BIOS设定值。亦即,切换模块108可以用来使第二芯片102与第一连接端口104之间的信号导通而使第二芯片102与SPI连接端口106之间的信号不导通,以下简称为第一状态;或者是使第二芯片102与第一连接端口104之间的信号不导通而使第二芯片102与SPI连接端口106之间的信号导通,以下简称为第二状态。
再者,第一芯片112或第二芯片102可以为SPI闪存(Flash Memory)。
此外,BIOS烧录装置100还可以包括一电路板(例如虚线方框所示的区域),第二芯片102、第一连接端口104、SPI连接端口106与切换模块108全部装设在同一个电路板上,以节省整体的电路空间。
对于主机板研发或测试的工程师或使用者而言,BIOS烧录装置100因为具有了切换模块108,使用者可以利用此切换模块108的切换而让第二芯片102仅与第一主机板110或是SPI烧录器120进行连接。例如,在第一状态,使用者可以对第一主机板110进行开机或进行各种可靠度的测试;当第一主机板110不需要与BIOS烧录装置100连接时,使用者再次利用切换模块108,断开(turn off)第二芯片102与第一连接端口104之间的信号,即进入第二状态,由此可知,对于第一主机板110需要进行多次的验证或测试时,使用者不需要将BIOS烧录装置100与第一主机板110的连接器重复的插入与拔除。因此本实用新型解决公知修复治具与第一主机板之间的排线连接需要重复插入、拔除的问题,可以节省相当多的插拔时间且更有效率。
图2是本实用新型的一第一实施例的BIOS烧录装置的电路示意图。请参照图2。类似于图1,BIOS烧录装置200中的切换模块108可以改用两组指拨开关做替换。在图2中,标示A、B用以表示两种切换方向。当切换方向为A时,指拨开关SW1使第二芯片102与第一连接端口104之间的信号导通,而指拨开关SW2使第二芯片102与SPI连接端口106之间的信号不导通,属于第一状态。反之,当切换方向为B时则属于第二状态。
请参照图3,图3是本实用新型的一第二实施例的BIOS烧录装置的电路示意图。类似于图1,BIOS烧录装置300可以还包括第二连接端口105。此第二连接端口105可以通过切换模块108耦接至第二芯片102,第二连接端口105可以用来连接一第二主机板(未示出),其中第二主机板可为一笔记本电脑用的主机板。综上所述,切换模块108可选择性地导通第二芯片102与第二连接端口105之间的信号,或者是导通第二芯片102与SPI连接端口106之间的信号。
再者,BIOS烧录装置300还可以包括一电路板(例如虚线方框所示的区域),第二芯片102、第一连接端口104、第二连接端口105、SPI连接端口106与切换模块108全部装设在同一个电路板上,以节省整体的电路空间。
综上所述,电路板还可以包括定位孔A1~A4,而每一定位孔可以具有一定位件,而定位件可以为吸盘或是防滑片(未示出)。由于电路板具有定位件而可以稳固在一平面上,因此方便使用者做第一、第二状态的切换动作。
请再参照图1,本实用新型实施例中的BIOS烧录装置100可以应用在BIOS烧录系统中。其中,BIOS烧录系统可以包括第一主机板110、SPI烧录器120以及BIOS烧录装置100。如果第一主机板110的第一芯片112内的第一组BIOS设定值已经损毁,导致包含有第一主机板110的电子装置(未示出)无法利用第一主机板110开机时,可以经由切换模块108将BIOS烧录装置100切换至第一状态,此时第一主机板110可以读取第二芯片102内的第二组BIOS设定值。另外,将BIOS烧录装置100切换至第二状态时,便可经由SPI连接端口106连接SPI烧录器120,以使主机130通过SPI烧录器120将第二组BIOS设定值写入第二芯片102。类似图1的架构,图2、图3的BIOS烧录装置200、300亦可以应用在BIOS烧录系统中,在此不加以赘述。
虽然上述实施例中已经对本实用新型的BIOS烧录装置与应用其的烧录系统描述可能的型态,但所属技术领域中技术人员应当知道,各厂商或所属领域技术人员在看过本实用新型的说明之后,对于BIOS烧录装置的设计都不一样,因此本实用新型的应用当不限制于上述可能的型态。换言之,只要由切换模块控制各连接端口与第二芯片的导通或不导通的关系时,就已经是符合了本实用新型的精神所在。
综上所述,本实用新型的BIOS烧录装置中,因具有切换模块可以控制第一连接端口、SPI连接端口与第二芯片的导通或不导通,因此BIOS烧录装置不至于同时与第一主机板及SPI烧录器连接,可以避免信号干扰的问题,且避免过多的插拔动作而提升工作效率。
虽然本实用新型已以实施例揭示如上,然其并非用以限定本实用新型,任何所属技术领域中技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,故本实用新型的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种基本输入输出系统烧录装置,用以更新第一主机板上的第一芯片内的第一组基本输入输出系统设定值,其特征是,上述基本输入输出系统烧录装置包括:
第二芯片;
第一连接端口,用以连接上述第一主机板;
串行外围接口连接端口,用以连接串行外围接口烧录器;以及
切换模块,耦接在上述第二芯片、上述第一连接端口与上述串行外围接口连接端口之间,
其中上述切换模块选择性地导通上述第二芯片与上述串行外围接口连接端口之间的信号以使上述串行外围接口烧录器将第二组基本输入输出系统设定值写入上述第二芯片内,或导通上述第二芯片与上述第一连接端口之间的信号而以上述第二芯片内的上述第二组基本输入输出系统设定值更新上述第一芯片内的上述第一组基本输入输出系统设定值。
2.根据权利要求1所述的基本输入输出系统烧录装置,其特征是,上述基本输入输出系统烧录装置还包括:
第二连接端口,用以连接第二主机板,其中上述切换模块选择性地导通上述第二芯片与上述第二连接端口之间的信号,或上述第二芯片与上述串行外围接口连接端口之间的信号。
3.根据权利要求1所述的基本输入输出系统烧录装置,其特征是,上述第一芯片或上述第二芯片为串行外围接口闪存。
4.根据权利要求1所述的基本输入输出系统烧录装置,其特征是,上述基本输入输出系统烧录装置还包括电路板,上述第二芯片、上述第一连接端口、上述串行外围接口连接端口与上述切换模块装设在上述电路板上。
5.根据权利要求4所述的基本输入输出系统烧录装置,其特征是,上述电路板还包括至少一个定位孔,而所述至少一个定位孔具有定位件。
6.根据权利要求5所述的基本输入输出系统烧录装置,其特征是,上述定位件为吸盘或防滑片。
7.一种基本输入输出系统烧录系统,其特征是,包括:
第一主机板,具有第一芯片,且上述第一芯片存储有第一组基本输入输出系统设定值;
串行外围接口烧录器;以及
基本输入输出系统烧录装置,用以更新上述第一芯片内的上述第一组基本输入输出系统设定值,上述基本输入输出系统烧录装置包括:
第二芯片;
第一连接端口,用以连接上述第一主机板;
串行外围接口连接端口,用以连接上述串行外围接口烧录器;以及
切换模块,耦接在上述第二芯片、上述第一连接端口与上述串行外围接口连接端口之间,
其中上述切换模块选择性地导通上述第二芯片与上述串行外围接口连接端口之间的信号以使上述串行外围接口烧录器将第二组基本输入输出系统设定值写入上述第二芯片内,或导通上述第二芯片与上述第一连接端口之间的信号而以上述第二芯片内的第二组基本输入输出系统设定值更新上述第一芯片内的上述第一组基本输入输出系统设定值。
8.根据权利要求7所述的基本输入输出系统烧录系统,其特征是,上述基本输入输出系统烧录装置还包括:
第二连接端口,用以连接第二主机板,其中上述切换模块选择性地导通上述第二芯片与上述第二连接端口之间的信号,或上述第二芯片与上述串行外围接口连接端口之间的信号。
9.根据权利要求7所述的基本输入输出系统烧录系统,其特征是,上述基本输入输出系统烧录装置还包括电路板,上述第二芯片、上述第一连接端口、上述串行外围接口连接端口与上述切换模块装设在上述电路板上。
10.根据权利要求9所述的基本输入输出系统烧录系统,其特征是,上述电路板还包括至少一个定位孔,而所述至少一定位孔具有定位件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206971571U CN201984468U (zh) | 2010-12-28 | 2010-12-28 | 基本输入输出系统烧录装置与应用其的烧录系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206971571U CN201984468U (zh) | 2010-12-28 | 2010-12-28 | 基本输入输出系统烧录装置与应用其的烧录系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201984468U true CN201984468U (zh) | 2011-09-21 |
Family
ID=44611924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206971571U Expired - Fee Related CN201984468U (zh) | 2010-12-28 | 2010-12-28 | 基本输入输出系统烧录装置与应用其的烧录系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201984468U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106569839A (zh) * | 2015-10-08 | 2017-04-19 | 华为技术有限公司 | 电路板及其固件烧录方法 |
CN111488161A (zh) * | 2020-04-02 | 2020-08-04 | 深圳宝龙达信创科技股份有限公司 | Bios升级系统 |
-
2010
- 2010-12-28 CN CN2010206971571U patent/CN201984468U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106569839A (zh) * | 2015-10-08 | 2017-04-19 | 华为技术有限公司 | 电路板及其固件烧录方法 |
CN106569839B (zh) * | 2015-10-08 | 2020-09-04 | 华为技术有限公司 | 电路板及其固件烧录方法 |
CN111488161A (zh) * | 2020-04-02 | 2020-08-04 | 深圳宝龙达信创科技股份有限公司 | Bios升级系统 |
CN111488161B (zh) * | 2020-04-02 | 2023-04-25 | 深圳宝新创科技股份有限公司 | Bios升级系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140163716A1 (en) | Bridge device, automated production system and method thereof for storage device | |
CN102778933A (zh) | 电脑机箱及其硬盘模组 | |
CN101937351A (zh) | 一种自动安装应用软件的方法和系统 | |
CN101470584A (zh) | 硬盘扩展装置 | |
CN111883037A (zh) | 时序控制板、驱动装置和显示装置 | |
CN103246583A (zh) | 具有bmc固件修复功能的电子装置及修复方法 | |
US20160092201A1 (en) | Method and Device for Updating Program Data | |
CN109460240A (zh) | 一种固件烧写组件及固件烧写方法、系统和存储介质 | |
CN219512630U (zh) | Mcu多通道烧录装置 | |
KR102301761B1 (ko) | Usb 메모리의 데이터 복구 장치 | |
CN106169301B (zh) | 一种磁盘模块及磁盘放置系统 | |
CN104054064A (zh) | 基于接口耦合的灵活的端口配置 | |
CN201984468U (zh) | 基本输入输出系统烧录装置与应用其的烧录系统 | |
CN101685402A (zh) | 一种计算机bios配置方法 | |
CN115904415A (zh) | 一种烧录装置以及烧录方法 | |
CN111143898B (zh) | 可插拔存储器装置数据保护方法 | |
CN201015041Y (zh) | Bios芯片扩展装置 | |
US7788442B2 (en) | Computer memory accessible in either power state of the computer | |
CN102135896B (zh) | 一种基于嵌入式系统实现软件升级的方法和系统 | |
US20080177924A1 (en) | Expansion device for bios chip | |
CN101369257A (zh) | 一种启动数据处理模块的方法、装置及系统 | |
US8406069B2 (en) | Data writing method and writing device for an electronic erasable read only dynamic memory | |
CN212782723U (zh) | PCIe和SATA互容的拷贝装置 | |
CN104679172A (zh) | 支持混合式存储设备的主板 | |
CN101425028A (zh) | 计算机系统与计算机系统的韧体修复方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110921 Termination date: 20141228 |
|
EXPY | Termination of patent right or utility model |