CN111477260A - 平衡块损耗均衡以实现最佳ssd耐久性 - Google Patents

平衡块损耗均衡以实现最佳ssd耐久性 Download PDF

Info

Publication number
CN111477260A
CN111477260A CN201911223686.XA CN201911223686A CN111477260A CN 111477260 A CN111477260 A CN 111477260A CN 201911223686 A CN201911223686 A CN 201911223686A CN 111477260 A CN111477260 A CN 111477260A
Authority
CN
China
Prior art keywords
level
blocks
pool
block pool
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911223686.XA
Other languages
English (en)
Other versions
CN111477260B (zh
Inventor
N·杨
S·莎玛
R·塞加尔
P·瑞斯威格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN111477260A publication Critical patent/CN111477260A/zh
Application granted granted Critical
Publication of CN111477260B publication Critical patent/CN111477260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Abstract

本发明题为“平衡块损耗均衡以实现最佳SSD耐久性”。在一个实施方案中，提供一种在存储设备处实现平衡块损耗均衡的方法，该存储设备包括用于存储数据的在SLC块池中的一个或多个单级单元(SLC)块和在nSLC块池中的一个或多个非单级单元(nSLC)块以及用于对SLC块和nSLC块执行操作的存储器控制器，该方法包括：在存储器控制器处，接收对SLC块池和nSLC块池中的一者的相应块池执行损耗均衡操作的第一请求；确定相应块池中的一个或多个块是否满足块池转换标准；响应于确定相应块池中的一个或多个块满足块池转换标准，将相应块池中的一个或多个块重新分类为SLC块池和nSLC块池二者中的另一者；以及响应于确定相应块池中的一个或多个块不满足块池转换标准，避免将相应块池中的一个或多个块重新分类为SLC块池和nSLC块池二者中的另一者。

Description

平衡块损耗均衡以实现最佳SSD耐久性
背景技术
半导体存储器设备或固态驱动器(SSD)(包括闪存存储器)通常利用存储器单元将数据存储为电值，诸如电荷或电压。例如，闪存存储器单元包括单个晶体管，该晶体管具有用于存储表示数据值的电荷的浮栅。闪存存储器是一种可电擦除和重新编程的非易失性数据存储设备。更一般地，即使在没有电源的情况下，非易失性存储器(例如，闪存存储器以及使用多种技术中的任一种实现的其他类型的非易失性存储器)也保留所存储的信息，与此不同的是，易失性存储器需要电源来保持所存储的信息。
半导体设备可被配置为包括单级单元(SLC)非易失性存储器单元和/或非SLC(nSLC)(例如，多级、三级、四级或任何其他非单级单元)存储器单元组成的块或组。每个块可介于256KB和4MB之间。类似类型的块(例如，SLC或nSLC块)可分别组织成块的组或池(本文也称“块池”)。半导体设备可被配置为在每个块和/或块池上进行损耗均衡。损耗均衡是一种平衡闪存存储器块的使用(以编程擦除周期(PEC)测量)以延长半导体存储器设备寿命的技术。PEC可指数据被写入存储器的一部分-被擦除-被重写这一序列的数量。因为每个PEC可对所存取的相应存储器造成少量物理损坏，所以PEC可表示存储器的该部分的耐久性的量化指标。在一定数量的PEC之后，单元可开始出现故障，使得存储在其中的数据不可靠。单元开始出现故障前可用的PEC数量取决于单元的类型。例如，SLC通常被配置为比nSLC承受更多PEC。传统的损耗均衡以不同方式处理SLC块和nSLC块，使得SLC和nSLC块在其池中被单独“均衡”。池中的所有块以大致相同的速率达到最大允许PEC以实现目标最佳SSD性能和耐久性。
这样效率并不高，因为针对不同块池的主机工作负载可能不同。主机工作负载可指由主机系统实现的使用块池中的数据执行一个或多个个性化任务的过程。这些个性化任务可包括从块池读取数据或向块池写入数据，这导致了这些块池的额外损耗。因此，可出现这样的情况，即SLC池的最佳性能和耐久性由其自身达到，而nSLC池却几乎没有使用过，反之亦然。因此，总体而言，可能并未针对损耗均衡优化SSD。
因此，需要一种优化存储器中所有块的使用而不仅仅是单个块池的高效半导体器件及其控制器。
发明内容
在不限制所附权利要求书的范围的情况下，在考虑了本公开之后，特别是在考虑了标题为“具体实施方式”的部分之后，将了解各种实施方案的方面是如何实现以及是如何用于运用改善的PEC均衡在所有存储块类型中执行损耗均衡。
在一个实施方案中，提供一种在存储设备处实现平衡块损耗均衡的方法，该存储设备包括用于存储数据的在SLC块池中的一个或多个单级单元(SLC)块和在nSLC块池中的一个或多个非单级单元(nSLC)块以及用于对SLC块和nSLC块执行操作的存储器控制器，该方法包括：在存储器控制器处，接收对SLC块池和nSLC块池中的一个的相应块池执行损耗均衡操作的第一请求；确定相应块池中的一个或多个块是否满足块池转换标准；响应于确定相应块池中的一个或多个块满足块池转换标准，将相应块池中的一个或多个块重新分类为SLC块池和nSLC块池二者中的另一者；以及响应于确定相应块池中的一个或多个块不满足块池转换标准，避免将相应块池中的一个或多个块重新分类为SLC块池和nSLC块池二者中的另一者。
在一些实施方案中，相应块池是SLC块池。
在一些实施方案中，块池转换标准包括当SLC块池中的一个或多个SLC块的编程擦除周期(PEC)计数小于nSLC损耗均衡阈值时满足的标准。
在一些实施方案中，nSLC损耗均衡阈值是nSLC块池中具有最大PEC计数的nSLC块和nSLC块池中具有最小PEC计数的nSLC块之间的预定最大PEC计数差值。
在一些实施方案中，块池转换标准包括当SLC块池中的一个或多个SLC块的(PEC)计数小于nSLC块池中一个或多个nSLC块的平均PEC计数与nSLC损耗均衡阈值之和时满足的标准。
在一些实施方案中，块池转换标准包括，当SLC块池中的一个或多个SLC块的误码率(BER)小于BER SLC阈值时满足的标准。
在一些实施方案中，响应于确定相应块池中的一个或多个块满足块池转换标准，将nSLC块池中的一个或多个nSLC块重新分类为一个或多个SLC块，其中，该一个或多个nSLC块中的每一个nSLC块的编程擦除周期计数大于nSLC块池中其他nSLC块的编程擦除周期计数。
在一些实施方案中，相应块池是nSLC块池，其中，将nSLC块池中的一个或多个nSLC块重新分类为SLC块池中的一个或多个SLC块包括将该一个或多个nSLC块中的每一个nSLC块的对应PEC计数乘以SLC转换因子。
在一些实施方案中，相应块池是nSLC块池，并且其中块池转换标准包括当nSLC块池中的一个或多个nSLC块的误码率(BER)小于BER nSLC阈值时满足的标准。
附图说明
当结合示例性实施方案的附图阅读时，将更好地理解上述发明内容以及所公开的发明的实施方案的以下具体实施方式。然而应当理解，本发明不限于所示的精确布置和工具。
在附图中：
图1是示出根据一些实施方案的数据存储系统的具体实施的框图；
图2是示出根据本发明的一个示例性实施方案的具有不同存储器类型(例如，SLC或nSLC)的块池的框图；
图3是示出根据本发明的一个示例性实施方案的在具有不同存储器类型(例如，SLC或nSLC)的块池中平衡块损耗均衡的框图；
图4是示出根据本发明的一个示例性实施方案的在具有不同存储器类型(例如，SLC或nSLC)的块池中平衡块损耗均衡的框图；并且
图5是示出根据本发明的一个示例性实施方案的平衡块损耗均衡的流程图。
具体实施方式
在一些实施方案中，可通过基于特定标准(例如，PEC和/或损耗均衡满足来自SLC池和非SLC池两者的特定标准)，动态地将SLC块转换为nSLC块(反之亦然)来提高在所有存储块类型中具有改善的PEC均衡的SSD系统上的闪存存储器块耐久性，这样可平衡SSD系统上的闪存存储器块耐久性。
本文描述了许多细节，以便提供对附图中所示的示例性实施方案的深入理解。然而，可在没有许多明确细节的情况下实现一些实施方案，并且权利要求的范围仅受到权利要求中明确叙述的那些特征部和方面的限制。此外，并未详尽地描述众所周知的方法、部件和电路，以免不必要地模糊本文所述的实施方案的相关方面。
参见图1，示出了根据一些实施方案的数据存储系统100的具体实施的框图。虽然示出了一些示例性特征部，但是为了简洁起见且为了不模糊本文公开的示例性实施方案的相关方面，并未示出各种其他特征部。为此，作为非限制性示例，数据存储系统100包括存储设备120(有时也称为信息存储设备、数据存储设备或存储器设备)，该存储设备包括存储控制器124和存储介质130，并且与计算机系统110(例如，主机系统或主机计算机)一起使用或包括该计算机系统。在一些实施方案中，存储介质130是单个闪存存储器设备，而在其他实施方案中，存储介质130包括多个闪存存储器设备。在一些实施方案中，存储介质130是NAND型闪存存储器或NOR型闪存存储器。在一些实施方案中，存储介质130包括一个或多个三维(3D)存储器设备。在一些实施方案中，存储介质130的存储器单元被配置为每个存储器单元存储两个或三个位。此外，在一些实施方案中，存储控制器124是固态驱动器(SSD)控制器。然而，根据各种各样的实施方案的方面，可包括其他类型的存储介质(例如，相变随机存取存储器(PCRAM)、电阻随机存取存储器(ReRAM)、自旋转移力矩随机存取存储器(STT-RAM)、磁阻随机存取存储器(MRAM)等)。在一些实施方案中，闪存存储器设备包括一个或多个闪存存储器管芯、一个或多个闪存存储器封装、一个或多个闪存存储器通道等。在一些实施方案中，数据存储系统100包括一个或多个存储设备120。
计算机系统110通过数据连接件101耦接到存储控制器124。然而，在一些实施方案中，计算机系统110包括存储控制器124或存储控制器124的一部分作为部件和/或作为子系统。例如，在一些实施方案中，通过在计算机系统110上执行的软件来实现存储控制器124的部分或全部功能。计算机系统110可以是任何合适的计算机设备，诸如计算机、膝上型计算机、平板设备、上网本、互联网信息亭、个人数字助理、移动电话、智能电话、游戏设备、计算机服务器或任何其他计算设备。有时将计算机系统110称为主机、主机系统、客户端或客户端系统。在一些实施方案中，计算机系统110是服务器系统，诸如数据中心中的服务器系统。在一些实施方案中，计算机系统110包括一个或多个处理器、一种或多种类型的存储器、显示器和/或其他用户界面部件，诸如键盘、触摸屏显示器、鼠标、触控板、数字相机和/或任何数量的向计算机系统110添加功能的补充I/O设备以。在一些实施方案中，计算机系统110不具有显示器和其他用户界面部件。
存储介质130通过连接件103耦接到存储控制器124。有时将连接件103称为数据连接件，但通常除了数据之外还传输命令，并且除了传输将被存储在存储介质130中的数据值和从存储介质130读取的数据值外，还可选地传输元数据、纠错信息和/或其他信息。然而，在一些实施方案中，存储控制器124和存储介质130作为同一设备(即，集成设备)的部件包括在该设备中。此外，在一些实施方案中，存储控制器124和存储介质130嵌入在主机设备(例如，计算机系统110)中，诸如移动设备、平板计算机、其他计算机或计算机控制的设备，并且本文所述的方法至少部分地由嵌入式存储控制器执行。存储介质130可包括任何数量(即，一个或多个)的存储器设备134-i，该设备包括但不限于持久性存储器或非易失性半导体存储器设备，诸如闪存存储器设备。例如，闪存存储器设备可被配置用于适用于诸如云计算的应用程序的企业存储装置、用于数据库应用、主存储装置和/或辅助存储装置，或者用于将已存储的(或将存储的)数据高速缓存到辅助存储装置(诸如硬盘驱动器)中。此外，和/或另选地，闪存存储器设备也可被配置用于相对较小规模的应用程序，诸如个人闪存驱动器，或用于个人膝上型计算机和平板计算机的硬盘替代品。在一些实施方案中，每个存储器设备134-i是单个3D持久性存储器或非易失性半导体存储器管芯，其包括多个擦除块(例如，阵列302，图3，有时简称为“块”)，这些擦除块是这些存储器设备中尺寸最小的可擦除单元。在一些实施方案中，计算机系统110和/或存储控制器124可以将相应存储器设备134-i中的擦除块分配到一个或多个块池的组中。例如，在一些此类实施方案中，相应存储器设备134-i的每个块池包括N个块，其中N是大于1的整数且通常大于15、63或99。
存储介质130的存储器设备134-i可包括可寻址且可单独选择的块，诸如存储介质130的可选择部分131(在本文中也称为所选择部分131)。在一些实施方案中，可单独选择的块(有时称为擦除块)是闪存存储器设备中尺寸最小的可擦除单元。换句话讲，每个块包含可被同时擦除的最小数量的存储器单元。每个块通常进一步划分为多个页面和/或字线，其中每个页面或字线通常是块中最小的可单独存取(可读)部分的实例。然而，在一些实施方案(例如，使用某些类型的闪存存储器)中，数据集的最小可单独访问单元是扇区，扇区是页面的子单元。也就是说，一个块包括多个页面，每个页面包含多个扇区，并且每个扇区是用于向闪存存储器设备写入数据或从闪存存储器设备读取数据的最小数据单元。
在一些实施方案中，存储控制器124包括管理模块121-1、主机接口129、存储介质接口128和附加模块125。存储控制器124可包括为了简洁起见且为了不模糊本文公开的示例性实施方案的相关特征部而并未示出的各种附加特征部，并且特征部的不同布置可以是可能的。主机接口129通过数据连接件101向计算机系统110提供接口。主机接口129通常包括输入缓冲器和输出缓冲器(未示出)。类似地，存储介质接口128通过连接件103向将存储介质130提供接口。在一些实施方案中，存储介质接口128包括读取和写入电路，该电路包括能够向存储介质130提供读取信号的电路(例如，NAND型闪存存储器的读取阈值电压)。
在一些实施方案中，管理模块121-1包括一个或多个处理单元122-1(有时本文称为CPU、处理器或硬件处理器，而且有时使用微处理器、微控制器等来实现)，这些处理单元被配置为在一个或多个程序(例如，在管理模块121-1中)中执行指令。在一些实施方案中，一个或多个CPU122-1由在存储控制器124的功能内并在一些情况下超出其功能的一个或多个部件共享。管理模块121-1耦接到主机接口129、附加模块125和存储介质接口128以协调这些部件的操作。在一些实施方案中，管理模块121-1的一个或多个模块在计算机系统110的管理模块121-2中实现。在一些实施方案中，计算机系统110(未示出)的一个或多个处理器被配置为在一个或多个程序(例如，在管理模块121-2中)中执行指令。管理模块121-2耦接到存储设备120以管理存储设备120的操作。
在一些实施方案中，附加模块125包括错误控制模块，其被设置成限制写入存储器或从存储器读取期间无意引入数据中的不可校正错误的数量。在一些实施方案中，错误控制模块由管理模块121-1的一个或多个CPU 122-1在软件中执行，并且在其他实施方案中，错误控制模块完全地或部分地使用专用电路来实现以执行数据编码和解码功能。为此，在一些实施方案中，错误控制模块包括编码器和解码器。编码器通过应用错误控制码产生随后将被存储于存储介质130中的码字，来对数据进行编码以。
当从存储介质130读取编码的数据(例如，一个或多个码字)时，解码器向编码的数据应用解码过程以恢复数据并在错误控制码的纠错能力内纠正恢复的数据中的错误。本领域的技术人员将理解，各种错误控制码具有不同的错误检测和纠正能力，并且出于超出本公开的范围的原因，针对各种应用选择特定代码。因此，本文中不提供对各种类型的错误控制码的详尽回顾。此外，本领域的技术人员将理解，每种类型或系列的错误控制码可具有特定于错误控制码的类型或系列的编码和解码算法。另一方面，一些算法可至少在某种程度上用于对许多不同类型或系列的错误控制码进行解码。因此，为了简洁起见，本文中未提供对本领域的技术人员一般可获得和知道的各种类型的编码和解码算法的详尽描述。
存储控制器124被配置为执行感测操作(例如，读取操作或本文也称为损耗均衡操作)。当计算机系统(主机)110向存储控制器124发送一个或多个主机读取命令(例如，经由数据连接件101)以从存储介质130的一个或多个块池请求数据时，发起读取操作。存储控制器124经由存储介质接口128向存储介质130发送一个或多个读取访问命令，以根据所述一个或多个主机读取命令指定的存储器位置(特定池中的地址)获得原始读取数据。存储介质接口128向解码器提供原始读取数据(例如，包括一个或多个码字)。如果解码成功，则将解码的数据提供给输出缓冲器，其中解码的数据可用于计算机系统110。在一些实施方案中，如果解码不成功，则存储控制器120可采取许多补救措施或提供不可解决的错误条件的指示。
参见图2，示出了框图200，其示出了根据一些实施方案的由存储控制器124(或另选地，计算机系统110)在图1的存储器134-i中分配的SLC块池208和nSLC块池220。虽然示出了一些示例性特征部，但是为了简洁起见且为了不模糊本文公开的示例性实施方案的相关方面，并未示出各种其他特征部。SLC池和nSLC池可由各个块组成。如本文所述，块可以是由主机系统110和/或存储控制器124分配的类似类型(例如，SLC或nSLC)的一组单元。如本文所述，池可以是由计算机系统110和/或存储控制器124分配的一组块。描述SLC块和nSLC块和/或块池的数据可存储在存储介质130中。例如，如图2所示，SLC池可包括图3至4示出的并且在下文更详细说明的块202至206、210等。nSLC池(在图2中示为TLC池)可包括图3至图4示出的并且在下文更详细说明的块212至218等。池208、220中的每个块202至206、210至218可具有表示在相应块上已经执行的编程擦除周期的数量的唯一PEC值(例如，对于块210为X，或对于块214为Y+100)。一个或多个PEC值可存储在存储介质130中。为便于说明和参考，块被示出为从最高值到最低值进行垂直排序。
对于SLC池中的一个块的最小PEC值可在图中表示为“X”。对于SLC池中的一个块的该最小PEC值可由操作者选择，或者可使用其他各种用于计算最小PEC值的技术来计算。在该示例性实施方案中，SLC池中的最小PEC值可以是介于零(0)和五万(50,000)之间的值。描述SLC池中的块的最小PEC值的数据可存储在存储介质130中。
SLC池中的PEC值之间的最大差值(本文也称为“SLC PEC跨度”)可在图中表示为“S”。在图2的示例性实施方案中，S为一千五百(1,500)。SLC池中的PEC值之间的最大差值可由操作者选择，或者可使用其他各种用于计算SLC池中PEC值之间的最大差值的技术来计算。描述SLC池中的PEC值之间的最大差值的数据可存储在存储介质130中。
对于nSLC池中的一个块的最小PEC值可在图中表示为“Y”。在该示例性实施方案中，nSLC池中的最小PEC值可以是介于零(0)和一千五百(1,500)之间的值。对于nSLC池中的一个块的最小PEC值可由操作者选择，或者可使用其他各种用于计算nSLC池中的块的最小PEC值的技术来计算。描述nSLC池中的块的最小PEC值的数据可存储在存储介质130中。
nSLC池中的PEC值之间的最大差值(本文也称为“nSLC PEC跨度”)可在图中表示为“M”。在图2的示例性实施方案中，M为一百五十(150)。nSLC池中的PEC值之间的最大差值可由操作者选择，或者可使用其他各种用于计算PEC值之间的最大差值的技术来计算。描述nSLC池中的PEC值之间的最大差值的数据可存储在存储介质130中。
参见图3，示出了框图300，其示出了根据一些实施方案在图2的池中平衡块损耗均衡。虽然示出了一些示例性特征部，但是为了简洁起见且为了不模糊本文公开的示例性实施方案的相关方面，并未示出各种其他特征部。在一些实施方案中，存储控制器124或计算机系统110可执行本文所述的功能。为便于说明，在本文所述的示例中，图1的存储控制器124已经接收到对SLC池208执行损耗均衡操作的请求或生成了对该SLC池执行损耗均衡操作的指令。
当在存储控制器124处接收到在对SLC池208执行损耗均衡操作的请求之后，存储控制器124可确定SLC池208中的一个或多个块是否满足池转换标准。例如，如图3所示，用于SLC池208的池转换标准可包括当一个或多个SLC块的PEC值小于或等于nSLC PEC跨度时满足的标准。如图3所示，存储控制器124确定块308和块210满足池转换标准，因为每个块小于或等于150的nSLC PEC跨度。在图3中，nSLC PEC跨度为150，并且块308和210两者具有值150或“X”，当如图3所示从最高到最低垂直进行排序时，该值小于150。
响应于确定块308和块210满足池转换标准，存储控制器124将块308和块210重新分类(或“转换”)为nSLC池中的nSLC块。箭头310和箭头312分别表示将块308和块210从SLC池208转换至nSLC池220。现在块308和块210可用作用于数据存储的nSLC块。通过执行转换，被重新分类至nSLC池的利用率较低的块可降低nSLC池中所有块的总体平均PEC计数，从而延长半导体设备的寿命并改善其性能。如本文所用，重新分类可指由存储控制器124将各个块从SLC池转换或重新分配至nSLC池，或者反之亦然，使得可以以类似于相应块池中其他块的方式使用这些转换的或重新分配的块。例如，最初用作SLC块的块308和块210现在可用作nSLC块。关于重新分配的信息可存储在存储介质130中。
在一些实施方案中，响应于确定块308和块210满足池转换标准，存储控制器124将一个或多个nSLC块重新分类至SLC池。这些一个或多个nSLC块通常在nSLC池中具有最高的PEC计数。例如，在图3中，块212具有最高的PEC值“Y+M”。因此，块212从nSLC池重新分类至SLC池。箭头314表示块212从SLC池208转换至nSLC池220。
在一些实施方案中，从nSLC池转换至SLC池的块的PEC值乘以因子R，其中R是任何正整数值。执行该转换是为了将先前的nSLC块正确地分配至SLC块并分配适当的损耗均衡，因为SLC块比nSLC块使用得更频繁。因子R可基于nSLC池中块的级别类型和SLC池中块的单级别类型之间的关系。例如，如果nSLC池是四级单元池，则因子R可为值4，该值对应于nSLC块的级别类型(即，4)和SLC块的级别类型(即，1)的比率。在其他实施方案中，如果nSLC池是多级单元，则R可为值2，而如果nSLC池是三级单元，则R可为值3。
在一些实施方案中，池转换标准可包括当SLC块池208中的一个或多个SLC块的BER小于BER SLC阈值(例如，约0.01％)时满足的另一个标准。根据确定SLC池208中的一个或多个SLC块(例如，SLC块210)小于或等于nSLC PEC跨度并且该一个或多个SLC块的BER小于BERSLC阈值，SLC块210可如上所述被重新分类为nSLC块。通过基于BER调节重新分类，可确认在使用新的nSLC块时将先前的SLC块用作新的nSLC块不会造成BER问题增加。
在一些实施方案中，池转换标准可包括当nSLC块池220的一个或多个nSLC块的BER小于BER nSLC阈值(例如，约0.02％)时满足的标准。当从nSLC转换为SLC时，所得的SLC可以是与任何固有的SLC块一样的全功能SLC，而不是限于状态的子集(例如，4个中的3个，或8个中的7个)。通过检查误码率来确认将先前的nSLC块用作新的SLC块，可避免BER问题增加。
参见图4，示出了框图400，其示出了根据一些实施方案在图2的池中平衡块损耗均衡。虽然示出了一些示例性特征部，但是为了简洁起见且为了不模糊本文公开的示例性实施方案的相关方面，并未示出各种其他特征部。在该示例中，图1的存储控制器124已经接收到对SLC池208执行损耗均衡操作的请求。
当在存储控制器124处接收到在对SLC池208执行损耗均衡操作的请求(或另选地，指令)之后，存储控制器124可确定SLC池208中的一个或多个块是否满足池转换标准。例如，如图4所示，用于SLC池208的池转换标准可包括当一个或多个SLC块的PEC值小于nSLC池220的平均PEC值与nSLC PEC跨度之和时满足的一标准。在图4中，nSLC池220的PEC值为“Y”并且nSLC PEC跨度为“M”。因此，SLC块210满足了标准，其中“x”小于nSLC池220的PEC值“Y”与nSLC PEC跨度“M”之和。在该示例中，Y可为零(0)并且M可为一百五十(150)。被指定为“X”的块210小于150，因为SLC块是从最高值到最低值进行垂直排序的。如图4所示，存储控制器124确定块210的值小于150。
响应于确定块210满足池转换标准，存储控制器124可将块210重新分类(或“转换”)为nSLC池中的nSLC块。箭头410表示块210从SLC池208转换至nSLC池220。现在块210可用作用于数据存储的nSLC块。通过执行转换，被重新分类至nSLC池的利用率较低的块可降低nSLC池中所有块的总体平均PEC计数，从而延长半导体设备的寿命并改善其性能。
在一些实施方案中，响应于确定块210满足池转换标准，存储控制器124可将一个或多个nSLC块重新分类至SLC池。这些一个或多个nSLC块通常在nSLC池中具有最高的PEC计数。例如，在图4中，块212具有最高的PEC值“Y+M”。因此，块212从nSLC池重新分类至SLC池。箭头414表示块212从SLC池208转换至nSLC池220。
在该实施方案中，如本文所述，从nSLC池转换至SLC池的块的PEC值乘以因子R。
在一些实施方案中，池转换标准可包括当SLC块池208中的一个或多个SLC块的BER小于BER SLC阈值(例如，约0.01％)时满足的另一个标准。根据确定SLC池208中的一个或多个SLC块小于或等于nSLC PEC跨度并且该一个或多个SLC块的BER小于BER SLC阈值，该一个或多个SLC块可如上所述被重新分类为nSLC块。在一个实施方案中，通过基于BER调节重新分类，可确认将先前的SLC块用作新的nSLC块不会造成BER问题增加。
现在参见图5，示出了流程图500，其示出了根据一些实施方案的平衡块损耗均衡的操作。虽然示出了一些示例性特征部，但是为了简洁起见且为了不模糊本文公开的示例性实施方案的相关方面，并未示出各种其他特征部。
在步骤502中，存储控制器124接收对第一级别类型块池和第二级别类型块池中的一者的相应块池执行损耗均衡操作的请求。在一些实施方案中，第一级别类型块池包括SLC池208。在一些实施方案中，第二级别类型块池包括nSLC池220。
在步骤504中，存储控制器124可检查一个或多个SLC池(例如，SLC池208)。该检查可包括确定是否将一个或多个SLC块转换或重新分类为nSLC块，如以下步骤所述。
在步骤506中，存储控制器124可确定SLC池208中的一个或多个块是否满足池转换标准。在一些实施方案中，块池转换标准包括当SLC块池中的一个或多个SLC块的编程擦除周期(PEC)计数小于nSLC损耗均衡阈值时满足的标准。在一些实施方案中，nSLC损耗均衡阈值是nSLC块池中具有最大PEC计数的nSLC块和nSLC块池中具有最小PEC计数的nSLC块之间的预定最大PEC计数差值。例如，在图3中，nSLC损耗均衡阈值(在本文中也称为“nSLC PEC跨度”)M为一百五十(150)。如上所述，块308和块210的值可小于150，这意味着块308、210满足池转换标准。
在步骤508中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块308和块210)满足步骤506的池转换标准，则存储控制器124可确定SLC池208中的一个或多个块是否满足另一个池转换标准。在该实施方案中，池转换标准包括当SLC块池208中的一个或多个SLC块的BER小于BER SLC阈值(例如，约0.01％)时满足的另一个标准。
在步骤510中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块308和块210)满足506和508的池转换标准，则存储控制器124可将一个或多个SLC块重新分类(或“转换”)为nSLC池中的nSLC块。例如，在图3中，箭头310和箭头312分别表示将块308和块210从SLC池208转换至nSLC池220，因为这些块满足池转换标准。现在块308和块210可用作用于数据存储的nSLC块。
在步骤512中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块308和块210)不满足506或508的池转换标准，则存储控制器124可避免将该一个或多个SLC块重新分类(或“转换”)为nSLC池中的nSLC块，因为这些SLC块的BER可能太高并且不可以安全地用作nSLC块。
作为步骤506的延续，在步骤514中，存储控制器124可继续检查一个或多个SLC池(例如，SLC池208)。
在步骤516中，存储控制器124可确定SLC池208中的一个或多个块是否满足池转换标准。在一些实施方案中，池转换标准可包括当一个或多个SLC块的PEC值小于nSLC池220的平均PEC值与nSLC PEC跨度之和时满足的标准。例如，在图4中，nSLC池PEC值Y可为零(0)并且nSLC PEC跨度M可为一百五十(150)。被指定为“X”的块210小于150，因为SLC块是从最高值到最低值进行垂直排序的。如图4所示，存储控制器124确定块210的值小于150。
在步骤518中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块210)满足步骤516的池转换标准，则存储控制器124可确定SLC池208中的一个或多个块是否满足另一个池转换标准。在该实施方案中，池转换标准包括当SLC块池208中的一个或多个SLC块的BER小于BER SLC阈值(例如，约0.01％)时满足的另一个标准。
如果存储控制器124确定SLC池208中的一个或多个块不满足步骤516或步骤518的池转换标准，则方法500可前进至步骤512。
在步骤520中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块210)满足516和518的池转换标准，则存储控制器124可将一个或多个SLC块重新分类(或“转换”)为nSLC池中的nSLC块。例如，在图4中，箭头410表示将块210从SLC池208转换至nSLC池220。现在块210可用作用于数据存储的nSLC块。
在步骤522中，如果存储控制器124确定SLC池208中的一个或多个块(例如，块210)不满足步骤516的池转换标准，则存储控制器124可避免将一个或多个SLC块重新分类(或“转换”)为nSLC池中的nSLC块，因为这些SLC块可能比nSLC块损耗得更快。
作为步骤506的延续，在步骤524中，存储控制器124可检查一个或多个nSLC池(例如，nSLC池220)。该检查可包括确定是否将一个或多个nSLC块转换或重新分类为SLC块，如以下步骤所述。
在步骤526中，存储控制器124可确定nSLC池220中的一个或多个块是否满足池转换标准。在一些实施方案中，池转换标准可包括当nSLC块池220的一个或多个nSLC块的BER小于BER nSLC阈值(例如，约0.02％)时满足的标准。
在步骤528中，如果存储控制器124确定nSLC池220中的一个或多个块满足池转换标准，则存储控制器124可将一个或多个nSLC块重新分类(或“转换”)为SLC池中的SLC块。在一些实施方案中，如本文所述，从nSLC池转换至SLC池的块的PEC值乘以因子R。
在步骤530中，如果存储控制器124确定nSLC池220中的一个或多个块(例如，块210)不满足步骤516的池转换标准，则存储控制器124可避免将一个或多个nSLC块重新分类(或“转换”)为SLC池中的SLC块，因为这些nSLC块可能比SLC块损耗得更快。
在至少一个实施方案中，包括具有一个或多个处理器以及存储器(例如，一个或多个非易失性存储设备)的一个或多个计算机。在一些实施方案中，存储器或存储器的计算机可读存储介质存储程序、模块和数据结构或其子集以便于处理器控制和运行本文所公开的各种系统和方法。在一个实施方案中，一种非暂态计算机可读存储介质上存储有计算机可执行指令，这些指令在由处理器执行时，执行本文所公开的一种或多种方法。
本领域的技术人员应当理解，在不脱离上文示出和描述的示例性实施方案的广泛的发明构思的情况下，可对这些实施方案作出改变。因此，应当理解，本发明不限于示出和描述的示例性实施方案，而是旨在涵盖如权利要求书所限定的本发明的精神和范围内的修改。例如，示例性实施方案的特定特征部可以是也可不是受权利要求书保护的发明的一部分，与那些具体提及的部件完全不同的不同部件可执行本文所述的至少一些特征部，并且可结合所公开的实施方案的特征部。如本文所用，术语“约”和“近似”可指引用的值±10％。例如，“约9”被理解为包括8.2和9.9。
应当理解，已简化了本发明的至少一些图和描述以集中于与清楚理解本发明相关的元件，同时为了清楚起见而省略的本领域普通技术人员应当理解的其他元件也可构成本发明的一部分。然而，因为此类元件在本领域中是众所周知的，并且因为它们不一定有利于更好地理解本发明，所以本文未提供此类元件的描述。
应当理解，尽管本文有时使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，第一元件可被称为第二元件，并且类似地，第二元件可被称为第一元件，而不改变描述的含义，只要将“第一元件”的所有出现一致地重命名并且将“第二元件”的所有出现一致地重命名。第一元件和第二元件都是元件，但它们不是同一元件。
本文所用的术语仅出于描述特定具体实施的目的，并不旨在限制权利要求。如在对具体实施的描述和所附权利要求中所用，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“所述”也旨在包括复数形式。还应当理解，本文使用的术语“和/或”是指且包括一个或多个相关的所列项目的任何和所有可能的组合。还应当理解，术语“包括”和/或“包含”在本说明书中使用时，指定了所述特征部、整数、操作、元件和/或部件的存在，但不排除一个或多个其他特征部、整数、操作、元件、部件和/或其组的存在或添加。
如本文所用，术语“如果”可被理解为意指“当(所述先决条件是真实的)”或“一旦(所述先决条件是真实的)”或“响应于确定”或“根据确定”或“响应于检测到”所述先决条件是真实的，具体取决于上下文。类似地，短语“如果确定(所述先决条件是真实的)”或“如果(所述先决条件是真实的)”或“当(所述先决条件是真实的)”可被理解为意指“一旦确定”或“响应于确定”或“根据确定”或“一旦检测到”或“响应于检测”所述先决条件是真实的，具体取决于上下文。
此外，在该方法不依赖于本文所述步骤的具体顺序的情况下，步骤的具体顺序不应理解为对权利要求的限制。针对本发明的方法的权利要求不应限于按照所写顺序执行其步骤，并且本领域的技术人员可容易地理解，这些步骤可以改变并且仍然保持在本发明的精神和范围内。

Claims (20)

1.一种在存储设备处实现平衡块损耗均衡的方法，所述存储设备包括用于存储数据的在第一级别类型块池中的一个或多个第一级别类型块和在第二级别类型块池中的一个或多个第二级别类型块，所述方法包括：
接收对所述第一级别类型块池和所述第二级别类型块池中的一者的相应块池执行损耗均衡操作的第一请求或第一指令；
确定所述相应块池中的一个或多个块是否满足块池转换标准；
响应于确定所述相应块池中的所述一个或多个块满足块池转换标准，将所述相应块池中的所述一个或多个块重新分类为所述第一级别类型块池和所述第二级别类型块池二者中的另一者；并且
响应于确定所述相应块池中的所述一个或多个块不满足块池转换标准，避免将所述相应块池中的所述一个或多个块重新分类为所述第一级别类型块池和所述第二级别类型块池二者中的另一者。
2.根据权利要求1所述的方法，其中所述相应块池是所述第一级别类型块池。
3.根据权利要求2所述的方法，其中所述块池转换标准包括当所述第一级别类型块池中的一个或多个所述第一级别类型块的编程擦除周期(PEC)计数小于第二级别类型损耗均衡阈值时满足的标准。
4.根据权利要求3所述的方法，其中所述第二级别类型损耗均衡阈值是所述第二级别类型块池中具有最大PEC计数的第二级别类型块和所述第二级别类型块池中具有最小PEC计数的第二级别类型块之间的预定最大PEC计数差值。
5.根据权利要求2所述的方法，其中所述块池转换标准包括当所述一个或多个第一级别类型块的(PEC)计数小于所述第二级别类型块池中所述一个或多个第二级别类型块的平均PEC计数与第二级别类型块损耗均衡阈值之和时满足的标准。
6.根据权利要求2所述的方法，还包括：响应于确定所述相应块池中的所述一个或多个块满足块池转换标准，将所述第二级别类型块池中的一个或多个第二级别类型块重新分类为一个或多个第一级别类型块，其中所述一个或多个第二级别类型块中的每一个第二级别类型块的编程擦除周期计数大于所述第二级别类型块池中的其他第二级别类型块的编程擦除周期计数。
7.根据权利要求2所述的方法，其中所述相应块池是第二级别类型块池，并且其中将所述第二级别类型块池中的一个或多个第二级别类型块重新分类为所述第一级别类型块池中的一个或多个第一级别类型块包括将所述一个或多个第二级别类型块中的每一个第二级别类型块的对应PEC计数乘以第一级别类型转换因子。
8.一种存储设备，所述存储设备包括用于存储数据的在第一级别块池中的一个或多个第一级别块和在第二级别块池中的一个或多个第二级别块，所述存储设备被配置为执行以下操作：
接收对所述第一级别块池和所述第二级别块池中的一者的相应块池执行损耗均衡操作的第一请求或第一指令；
确定所述相应块池中的一个或多个块是否满足块池转换标准；
响应于确定所述相应块池中的所述一个或多个块满足块池转换标准，将所述相应块池中的所述一个或多个块重新分类为所述第一级别块池和所述第二级别块池二者中的另一者；并且
响应于确定所述相应块池中的所述一个或多个块不满足块池转换标准，避免将所述相应块池中的所述一个或多个块重新分类为所述第一级别块池和所述第二级别块池二者中的另一者。
9.根据权利要求8所述的存储设备，其中所述相应块池是所述第一级别块池。
10.根据权利要求9所述的存储设备，其中所述块池转换标准包括当所述第一级别块池中的一个或多个所述第一级别块的编程擦除周期(PEC)计数小于第二级别块损耗均衡阈值时满足的标准。
11.根据权利要求10所述的存储设备，其中所述第二级别块损耗均衡阈值是所述第二级别块池中具有最大PEC计数的第二级别块和所述第二级别块池中具有最小PEC计数的第二级别块之间的预定最大PEC计数差值。
12.根据权利要求9所述的存储设备，其中所述块池转换标准包括当所述一个或多个第一级别块的(PEC)计数小于所述第二级别块池中所述一个或多个第二级别块的平均PEC计数与第二级别损耗均衡阈值之和时满足的标准。
13.根据权利要求9所述的存储设备，其中所述存储器控制器被进一步配置为执行以下步骤：响应于确定所述相应块池中的所述一个或多个块满足块池转换标准，将所述第二级别块池中的一个或多个第二级别块重新分类为一个或多个第一级别块，其中所述一个或多个第二级别块中的每一个第二级别块的编程擦除周期计数大于所述第二级别块池中的其他第二级别块的编程擦除周期计数。
14.根据权利要求9所述的存储设备，其中所述相应块池是所述第二级别块池，并且其中将所述第二级别块池中的一个或多个第二级别块重新分类为所述第一级别块池中的一个或多个第一级别块包括将所述一个或多个第二级别块中的每一个第二级别块的对应PEC计数乘以第一级别转换因子。
15.一种用于对所述第一级别块和所述第二级别块执行操作的存储器控制器，所述存储器控制器被配置为执行以下操作：
接收对所述第一级别块池和所述第二级别块池中的一者的相应块池执行损耗均衡操作的第一请求或第一指令；
确定所述相应块池中的一个或多个块是否满足块池转换标准；
响应于确定所述相应块池中的所述一个或多个块满足块池转换标准，将所述相应块池中的所述一个或多个块重新分类为所述第一级别块池和所述第二级别块池二者中的另一者；并且
响应于确定所述相应块池中的所述一个或多个块不满足块池转换标准，避免将所述相应块池中的所述一个或多个块重新分类为所述第一级别块池和所述第二级别块池二者中的另一者。
16.根据权利要求15所述的存储器控制器，其中所述相应块池是所述第一级别块池。
17.根据权利要求16所述的存储器控制器，其中所述块池转换标准包括当所述第一级别块池中的一个或多个所述第一级别块的编程擦除周期(PEC)计数小于第二级别块损耗均衡阈值时满足的标准。
18.根据权利要求17所述的存储器控制器，其中所述第二级别块损耗均衡阈值是所述第二级别块池中具有最大PEC计数的第二级别块和所述第二级别块池中具有最小PEC计数的第二级别块之间的预定最大PEC计数差值。
19.根据权利要求16所述的存储器控制器，其中所述块池转换标准包括当所述一个或多个第一级别块的(PEC)计数小于所述第二级别块池中所述一个或多个第二级别块的平均PEC计数与第二级别损耗均衡阈值之和时满足的标准。
20.根据权利要求16所述的存储器控制器，其中所述相应块池是所述第二级别块池，并且其中将所述第二级别块池中的一个或多个第二级别块重新分类为所述第一级别块池中的一个或多个第一级别块包括将所述一个或多个第二级别块中的每一个第二级别块的对应PEC计数乘以第一级别转换因子。
CN201911223686.XA 2019-01-24 2019-12-04 存储设备、存储器控制器和实现平衡块损耗均衡的方法 Active CN111477260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/256,020 US10817187B2 (en) 2019-01-24 2019-01-24 Balancing the block wearing leveling for optimum SSD endurance
US16/256,020 2019-01-24

Publications (2)

Publication Number Publication Date
CN111477260A true CN111477260A (zh) 2020-07-31
CN111477260B CN111477260B (zh) 2023-10-24

Family

ID=71524134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911223686.XA Active CN111477260B (zh) 2019-01-24 2019-12-04 存储设备、存储器控制器和实现平衡块损耗均衡的方法

Country Status (4)

Country Link
US (1) US10817187B2 (zh)
KR (1) KR102346572B1 (zh)
CN (1) CN111477260B (zh)
DE (1) DE102019134291A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230343402A1 (en) * 2022-04-20 2023-10-26 Micron Technology, Inc. Memory device wear leveling
US11734110B1 (en) 2022-04-27 2023-08-22 Dell Products L.P. Storage device reclassification system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110271043A1 (en) * 2010-04-29 2011-11-03 Avigdor Segal System and method for allocating and using spare blocks in a flash memory
CN104126178A (zh) * 2011-12-29 2014-10-29 桑迪士克科技股份有限公司 Slc-mlc损耗平衡
US20160004458A1 (en) * 2014-07-07 2016-01-07 Pmc-Sierra Us, Inc. System and method for memory block pool wear leveling
US20160378396A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Accelerated address indirection table lookup for wear-leveled non-volatile memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
KR101490421B1 (ko) * 2008-07-11 2015-02-06 삼성전자주식회사 메모리 셀 사이의 간섭을 억제할 수 있는 불휘발성 메모리장치, 컴퓨팅 시스템 및 그것의 프로그램 방법
US8891298B2 (en) 2011-07-19 2014-11-18 Greenthread, Llc Lifetime mixed level non-volatile memory system
TWI375887B (en) * 2008-10-31 2012-11-01 A Data Technology Co Ltd Flash memory device with wear-leveling mechanism and controlling method thereof
KR101548175B1 (ko) * 2008-11-05 2015-08-28 삼성전자주식회사 싱글 레벨 메모리 셀 블락과 멀티 레벨 메모리 셀 블락을 포함하는 불휘발성 메모리 장치의 마모 레벨링 방법
KR101097438B1 (ko) * 2009-10-29 2011-12-23 주식회사 하이닉스반도체 웨어 레벨링을 유동적으로 제어하는 반도체 스토리지 시스템 및 그 제어 방법
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US8804415B2 (en) * 2012-06-19 2014-08-12 Fusion-Io, Inc. Adaptive voltage range management in non-volatile memory
US9965199B2 (en) 2013-08-22 2018-05-08 Sandisk Technologies Llc Smart dynamic wear balancing between memory pools
US9697134B2 (en) * 2015-06-10 2017-07-04 Micron Technology, Inc. Memory having a static cache and a dynamic cache
US20170075812A1 (en) * 2015-09-16 2017-03-16 Intel Corporation Technologies for managing a dynamic read cache of a solid state drive
CN108255419A (zh) 2017-12-19 2018-07-06 深圳忆联信息系统有限公司 一种用于tlc类型ssd的磨损均衡方法及ssd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110271043A1 (en) * 2010-04-29 2011-11-03 Avigdor Segal System and method for allocating and using spare blocks in a flash memory
CN104126178A (zh) * 2011-12-29 2014-10-29 桑迪士克科技股份有限公司 Slc-mlc损耗平衡
US20160004458A1 (en) * 2014-07-07 2016-01-07 Pmc-Sierra Us, Inc. System and method for memory block pool wear leveling
US20160378396A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Accelerated address indirection table lookup for wear-leveled non-volatile memory

Also Published As

Publication number Publication date
KR102346572B1 (ko) 2021-12-31
US20200241765A1 (en) 2020-07-30
US10817187B2 (en) 2020-10-27
KR20200092252A (ko) 2020-08-03
CN111477260B (zh) 2023-10-24
DE102019134291A1 (de) 2020-07-30

Similar Documents

Publication Publication Date Title
JP6606039B2 (ja) メモリシステムおよび制御方法
US11586679B2 (en) Proactive corrective actions in memory based on a probabilistic data structure
US9442662B2 (en) Device and method for managing die groups
JP5785330B2 (ja) メモリエンデュランスのために動作させる装置および方法
CN109196479B (zh) 存储器中的错误校正码(ecc)操作
US9384126B1 (en) Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US10324785B2 (en) Decoder using low-density parity-check code and memory controller including the same
US11726869B2 (en) Performing error control operation on memory component for garbage collection
US11720286B2 (en) Extended cross-temperature handling in a memory sub-system
KR20210034677A (ko) 인-플레이스 데이터 대체 매체를 위한 하이브리드 웨어 레벨링
US11373709B2 (en) Memory system for performing a read operation and an operating method thereof
CN115543866A (zh) 部分超级块存储器管理
CN116529693A (zh) 加电时的媒体管理
CN111477260B (zh) 存储设备、存储器控制器和实现平衡块损耗均衡的方法
US11662911B2 (en) Memory system and operating method thereof
CN117153232A (zh) 用于不规则低密度奇偶校验解码的跨列缩放的位翻转阈值
US11914510B2 (en) Layer interleaving in multi-layered memory
TW202318211A (zh) 用於編程資料的記憶體裝置和記憶體系統
US20220189544A1 (en) Data Programming Techniques to Store Multiple Bits of Data Per Memory Cell with High Reliability
US10706936B1 (en) System and method for avoiding back to back program failure
US11550510B2 (en) Encoding and decoding data bits stored in a combination of multiple memory cells
CN115048039B (zh) 用于基于有效转换单元计数的存储器管理的方法、设备和系统
CN114097039A (zh) 经停用超级管理单元的恢复管理
CN117149057A (zh) 用于控制垃圾收集源块中的有效数据计数变化的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant