CN115543866A - 部分超级块存储器管理 - Google Patents

部分超级块存储器管理 Download PDF

Info

Publication number
CN115543866A
CN115543866A CN202210649212.7A CN202210649212A CN115543866A CN 115543866 A CN115543866 A CN 115543866A CN 202210649212 A CN202210649212 A CN 202210649212A CN 115543866 A CN115543866 A CN 115543866A
Authority
CN
China
Prior art keywords
blocks
bad
block
memory
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210649212.7A
Other languages
English (en)
Inventor
罗贤钢
A·马尔谢
李华晨
G·德利塞奥
J·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115543866A publication Critical patent/CN115543866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种设备可包含部分超级块存储器管理组件。所述部分超级块存储器管理组件可识别非易失性存储器单元块的相应平面中的不良块。所述部分超级块存储器管理组件可确定所述相应平面中的某一平面至少包含至少一个不同非易失性存储器单元块中的良好块。所述部分超级块存储器管理组件可执行操作以将所述平面中的所述至少一个良好块再分配到所述平面中的所述至少一个不良块以形成具有满足不良块阈值的不良块的数量的非易失性存储器单元块。

Description

部分超级块存储器管理
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切地说涉及部分超级块存储器管理。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可以例如是非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统在存储器装置处存储数据以及从存储器装置检索数据。
发明内容
描述一种用于部分超级块存储器管理的方法。所述方法包括：识别非易失性存储器装置中的多个NAND存储器单元块中的非易失性存储器单元块的相应平面中的不良块；确定所述相应平面中的某一平面包含所述多个非易失性存储器单元块中的至少一个不同非易失性存储器单元块中的至少一个良好块；以及执行操作以将所述平面中的所述至少一个良好块再分配到所述平面中的所述不良块中的至少一个不良块以形成具有满足不良块阈值的不良块的数量的多个非易失性存储器单元块。
描述一种用于部分超级块存储器管理的设备。所述设备包括部分超级块存储器管理组件。所述部分超级块存储器管理组件被配置成：确定非易失性存储器单元块的不良块的相应数量大于不良块阈值；执行操作以从另一非易失性存储器单元块中的平面再分配良好块来替代所述非易失性存储器单元块的同一平面中的不良块以形成各自具有小于或等于所述不良块阈值的不良块的数量的多个非易失性存储器单元块；以及将主机数据写入到具有小于或等于所述不良块阈值的不良块的所述数量的所述多个非易失性存储器单元块。
描述一种用于部分超级块存储器管理的系统。所述系统包括：存储器子系统，其包括被布置成形成交错非易失性存储器单元的多个超级块的可堆叠交叉网格化阵列的多个存储器组件；以及处理装置，其耦合到所述多个存储器组件。所述处理装置被配置成执行包括以下的操作：识别所述多个超级块的部分超级块中的不良块的相应数量；确定不良块的所述相应数量满足不良块阈值；执行操作以从所述多个超级块中的另一超级块中的平面再分配良好块来替代所述部分超级块的同一平面中的不良块以形成各自具有小于或等于所述不良块阈值的不良块的数量的多个部分超级块；以及将主机数据写入到具有小于或等于所述不良块阈值的不良块的所述数量的所述多个部分超级块。
附图说明
根据下文给出的详细描述和本公开的各个实施例的附图，将更充分地理解本公开。
图1示出根据本公开的一些实施例包含存储器子系统的实例计算系统。
图2A示出根据本公开的一些实施例的非易失性存储器阵列的实例。
图2B示出根据本公开的一些实施例的非易失性存储器阵列的另一实例。
图3示出根据本公开的一些实施例的部分超级块存储器管理的实例流程图。
图4示出根据本公开的实施例的部分超级块存储器管理的实例方法。
图5是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面是针对部分超级块存储器管理，特定来说是针对包含部分超级块存储器管理组件的存储器子系统。存储器子系统可以是存储装置、存储器模块或存储装置与存储器模块的混合。存储器子系统的实例为存储系统，例如固态驱动器(SDD)。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的“存储器装置”)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
存储器装置可以是非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置(也称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可以由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块的集合组成。每一块由页的集合组成。每一页由存储器单元(“单元”)的集合组成。单元为存储信息的电子电路。下文中，块是指用于存储数据的存储器装置的单元，且可以包含存储器单元群组、字线群组、字线或个别存储器单元。对于一些存储器装置，块(在下文中也被称为“存储器块”)是可被擦除的最小区域。无法个别地擦除页，且只能擦除整个块。
存储器装置中的每一个可包含一或多个存储器单元阵列。取决于单元类型，单元可经写入以便存储二进制信息的一或多个位，且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。存在各种类型的单元，例如单层级单元(SLC)、多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)。举例来说，SLC可存储一个信息位且具有两个逻辑状态。
一些NAND存储器装置采用浮动栅极架构，其中基于位线与字线之间的相对电压改变来控制存储器存取。NAND存储器装置的其它实例可采用可包含使用字线布局的替换栅极架构，所述替换栅极架构可允许基于用于构造字线的材料的特性而在存储器单元内捕获对应于数据值的电荷。
可由NAND的编程速度确定NAND的性能。也就是说，用于对NAND的页进行编程的速度。系统可通过将多个NAND页分组在一起以便并行地对NAND页进行编程来改进性能。举例来说，可形成超级块以增加系统性能。如本文中所使用，超级块可以指代横跨以交错方式写入的多个裸片的块的集合。在某些情况下，超级块可横跨SSD内的所有裸片。超级块可含有来自单个裸片的多个块。超级块可以是SSD内的管理单位。
传统地，超级块包含来自NAND的每个裸片中的每个平面的块。然而，归因于制造过程中的非均一性和变化，NAND可初始包含较小百分比的不良块。此外，随着块在NAND的操作寿命期间耗损，良好块(即，未被分类为不良块且可初始可靠地存储数据的块)可能变为不良块。
如本文中所使用，不良块指代存储介质的因为已物理上受损或损毁而不再可靠地存储和检索数据的区域。不良块也称为不良扇区。相反，如本文所使用，良好块指代具备功能性且可用于存储数据的块。当任何裸片的平面中的块变为不良块时，不形成传统超级块(即，完全超级块)。这本质上减少可形成的超级块的数目，且借此降低NAND阵列的性能。
为了解决此问题，可使用部分超级块。部分超级块在跨裸片的平面具有不良块时移除所述平面(例如，部分超级块比完全超级块少一或多个平面)。部分超级块(例如，具有至少一个不良块)的使用以若干方式为NAND装置提供益处。举例来说，对于部分超级块，只要其它平面具有较少故障，裸片就可视为良好。对于可接受裸片来说，具有每平面较少良好块使得需要将较少冗余块或平面设计到NAND中。因此，较少总块计数和较小裸片大小减少了NAND的每裸片成本。此效应还实现较高制造良率，因为单个平面故障将不会导致裸片故障。
然而，相比于以传统完全超级块实现的性能，部分超级块的使用可提供减小的性能。部分超级块中的性能减小的量可以是部分超级块中的不良块的数量的函数。较大数量的不良块可能导致性能较大幅度地降低。举例来说，部分超级块中的个别不良块可导致部分超级块的性能降低～12.5％，而部分超级块中的两个不良块可导致降低25％。较大幅度的性能降低可由终端用户感知到和/或可能干扰存储器装置的操作。
如此，一些方法尝试再分配块以减少部分超级块的数量。虽然这可减少部分超级块的数量，但这也可能使不良块聚集到剩余部分超级块中且借此使剩余部分超级块的性能降低加剧。此外，在一些其它方法中，不使用部分超级块(例如，不将其用于数据存储)。然而，不使用这些部分超级块也可能降低系统性能。因不良块聚集在部分超级块中和/或不使用部分超级块而导致的性能降级可能是不合需要的，尤其是在重要的应用中和/或在预期极高的存储器子系统性能的要求较高的应用等应用中。此外，在此类方法中可能展现的这种性能降级可能会在移动(例如，智能手机、物联网等)存储器部署中进一步加剧，在所述部署中，相比于传统计算架构，可用于容纳存储器子系统的空间量受到限制。
本公开的方面通过执行部分超级块存储器管理来解决以上和其它缺陷。举例来说，部分超级块存储器管理可包含执行操作以再分配平面中的良好块来替代所述平面中的不良块且借此形成具有满足(例如，小于或等于)不良块阈值的不良块的数量的部分超级块。
如本文中所使用，再分配块可以指代再分配逻辑块、物理块或这两者。如本文中所使用，术语“物理块”和“逻辑块”通常指代可依据存储器块存储在存储器子系统内的物理位置或对应于此些存储器块存储在存储器子系统内的物理位置的地址的逻辑位置分类的此些存储器块的各种表征。举例来说，“物理块”通常指代存储对应于数据值的电荷的存储器单元的集合。物理块具有与其相关联的地址(例如，物理块地址)。“逻辑块”通常指代含有对应于物理块内的存储器位置的物理地址的逻辑地址信息(例如，逻辑块地址)的数据结构。再分配可包含更新例如物理到逻辑(P2L)表和/或逻辑到物理(L2P)表等数据结构(例如，表)中的映射条目(例如，地址或指示地址的数据，以及其它可能的信息)。
相应地，如图2A和图2B中详述，再分配块可形成具有满足(例如，小于或等于)例如等于一个不良块的不良块阈值等不良块阈值的不良块的数量的部分超级块。形成具有满足不良块阈值的不良块的数量的部分超级块可与试图减小部分超级块的数量的其它方法相比，相反地增加部分超级块的数量，如本文中相对于图2A和图2B详述。增加部分超级块的数量可允许使用部分超级块，且仍可确保与特定部分超级块相关联的任何性能降低限于将不可由终端用户感知到和/或将不会显著影响存储器系统性能的量(例如，与部分超级块中的个别不良块成比例的量)。
图1示出根据本公开的一些实施例包含存储器子系统110的实例计算系统100。存储器子系统110可包含例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类装置的组合等介质。
存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多介质控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包括耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到......”或“与......耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可用以在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可以进一步利用NVM高速(NVM Express，NVMe)接口来访问组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由相同通信连接、多个单独的通信连接和/或通信连接的组合访问多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的各种组合。易失性存储器装置(例如，存储器装置140)可以是(但不限于)随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含(例如)二维NAND(2DNAND)和三维NAND(3DNAND)。
存储器装置130、140中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)，可存储每单元一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC，或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可以指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可被分组以形成块。
尽管描述了例如非易失性存储器单元的三维交叉点阵列及NAND型快闪存储器(例如，2D NAND、3D NAND)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，和其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器115可包含处理器117(例如，处理装置)，其被配置成执行存储在本地存储器119中的指令。在所示出的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)和物理地址(例如，物理块地址、物理介质位置等)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，且将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址，且解码所述地址以存取存储器装置130和/或存储器装置140。
在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以在存储器装置130的一或多个存储器单元上执行操作的本地介质控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，执行存储器装置130上的介质管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行介质管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含部分超级块存储器管理组件113。尽管图1中为了避免使图式模糊不清而未图示，部分超级块存储器管理组件113可包含各种电路系统以便于：识别NAND存储器单元块的相应平面中的多个不良块，确定相应平面中的某一平面包含NAND存储器单元的至少一个不同块中的至少一个良好块，以及执行操作以将所述平面中的所述至少一个良好块再分配到所述平面中的所述至少一个不良块以形成具有小于或等于不良块阈值的不良块的数量的多个NAND存储器单元块。在一些实施例中，部分超级块存储器管理组件113可包含呈ASIC、FPGA、状态机和/或其它逻辑电路系统或软件和/或固件的形式的专用电路系统，其可允许部分超级块存储器管理组件113编排和/或执行针对存储器装置130和/或存储器装置140的部分超级块存储器管理。
在一些实施例中，存储器子系统控制器115包含部分超级块存储器管理组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，其被配置成执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，部分超级块存储器管理组件113是主机系统110(未示出)、应用或操作系统的一部分。
在非限制性实例中，设备(例如，计算系统100)可包含部分超级块存储器管理组件113。部分超级块存储器管理组件113可驻留在存储器子系统110上。如本文中所使用，术语“驻留于……上”是指某物物理上位于特定组件上。举例来说，部分超级块存储器管理组件113“驻留在存储器子系统110上”是指包括部分超级块存储器管理组件113的硬件电路系统物理上位于存储器子系统110上的情形。术语“驻留于......上”可与如本文中所提到的例如“部署在......上”或“位于......上”等其它术语互换使用。
部分超级块存储器管理组件113可被配置成识别NAND存储器单元块中的不良块的数量。举例来说，部分超级块存储器管理组件113可识别多个NAND存储器单元块中的NAND存储器单元块的相应平面中的不良块。在一些实施例中，所述多个NAND存储器单元块可以是超级块。如所提到，超级块通常指代横跨以交错方式写入的多个存储器装置的数据块的集合。如本文中所使用，术语“块”、“存储器单元块”和/或“交错的NAND存储器块”以及其变化形式可在给定本公开的上下文的情况下可互换地使用。
在一些实施例中，部分超级块存储器管理组件113可确定具有至少一个不良块的相应平面中的某一平面包含至少一个良好块。举例来说，超级块存储器管理组件113可确定相应平面中的某一平面包含NAND存储器单元的至少一个块中的不同于不良块的至少一个良好块。确定所述平面具有至少一个良好块可允许再分配所述至少一个良好块。
举例来说，在一些实施例中，部分超级块存储器管理组件113可执行操作以将平面中的至少一个良好块再分配到平面中的至少一个不良块。此再分配可合意地形成具有满足(例如，小于或等于)不良块阈值的不良块的数量的NAND存储器单元块。如所提到，形成具有满足不良块阈值的不良块的数量的NAND存储器单元块可确保任何性能降低是有限的(例如，限于与部分超级块中的个别不良块成比例的将不可由终端用户感知到/将不会显著影响存储器系统性能的量)，且与不采用部分超级块存储器管理的其它方法相比仍可允许部分超级块的使用。
图2A示出根据本公开的一些实施例的非易失性存储器阵列221的实例。在一些实施例中，非易失性存储器阵列221可以是NAND存储器阵列。在一些实施例中，非易失性存储器阵列221可驻留在例如智能手机、膝上型计算机、平板手机、物联网装置、自主交通工具等移动计算装置上。如本文中所使用，术语“移动计算装置”通常是指具有平板或平板手机形状因数的手持式计算装置。通常，平板形状因数可包含约3英寸与5.2英寸(对角测量)之间的显示屏，而平板手机形状因数可包含约5.2英寸与7英寸(对角测量)之间的显示屏。然而，“移动计算装置”的实例不限于此，且在一些实施例中，“移动计算装置”可指IoT装置，以及其它类型的边缘计算装置。
非易失性存储器阵列221可包含若干裸片(“裸片0”)223-1和(“裸片1”)223-2(下文称为若干裸片223)。虽然示出为包含两个裸片223-1和223-2，但裸片的数目可增加或减小。举例来说，若干裸片223可等于两个裸片、三个裸片或四个裸片，以及其它可能数目的裸片。
在一些实施例中，不良块阈值可基于裸片223的数目和/或基于可容许的时延量。举例来说，不良块阈值可基于存储器装置中的裸片223的数目。在一些实施例中，不良块阈值可与存储器装置中的裸片的数目成比例。举例来说，对于较大数目的裸片，不良块阈值可较高(例如，可包含较大数量的不良块)。
在一些实施例中，不良块阈值可基于可容许的时延量。时延或性能降低的量可等于或基于不良块的数量除以NAND存储器单元块中(例如，超级块中)的平面的数量。举例来说，具有NAND存储器单元块中的个别不良块可导致非易失性存储器阵列221中的性能降低1/8(即，时延增加～12.5％)，所述非易失性存储器阵列具有两个裸片，每一裸片具有四个相应平面，如图2A和图2B中所示出。类似地，具有NAND存储器单元块中的两个不良块可导致非易失性存储器阵列221中的性能降低2/8(即，时延增加25％)。在此些实例中，不良块阈值可以是具有小于或等于可容许的时延量的相应时延增加的不良块的数量。举例来说，如果可容许的时延量为20％，则对于NAND存储器单元的给定块(例如，超级块)，不良块阈值可设定为一个不良块(例如，具有12.5％时延)。
然而，不良块阈值的其它值是可能的。举例来说，随着非易失性存储器阵列221中的裸片的数量增加和/或随着可容许的时延量增加，不良块阈值可增加。在一些实施例中，不良块阈值可等于NAND存储器块中的四个或更少不良块。举例来说，不良块阈值可等于四个不良块。在一些实施例中，不良块阈值可等于NAND存储器块中的三个或更少不良块。举例来说，不良块阈值可等于三个不良块。在一些实施例中，不良块阈值可等于NAND存储器块中的两个或更少不良块。举例来说，不良块阈值可等于两个不良块。例如五个不良块、六个不良块等不良块阈值的另外其它值是可能的。
若干裸片223可包含若干平面，包含第一平面224-0、第二平面224-1、第三平面224-2和第四平面224-3(在本文中统称为“平面224”)(例如“裸片0”223-1的“PL0”、“PL1”、“PL2”到“PL3”)，以及第一平面225-0、第二平面225-1、第三平面225-2和第四平面225-3(在本文中统称为“平面225”)(例如“裸片1”223-2的“PL0”、“PL1”、“PL2”到“PL3”)。所述若干裸片223和平面224、225可包含NAND存储器单元的一定数量的块(即，超级块)227-1、227-2、227-3、227-4、227-5、227-6、227-7到227-8(下文中统称为超级块227)。超级块227的块中的每一个可被称为如(“G”)所表示的良好块或如(“B”)所表示的不良块。
完全超级块可以指代包含特定数目的良好块的超级块。举例来说，第一超级块227-1可以是包含跨裸片223-1和裸片223-2两者的平面的所有良好块(例如，指定为“G”的所有块)的完全超级块。同样，第四227-4超级块、第五227-5超级块和第八227-8超级块为完全超级块。这些完全超级块可被称为具有100％性能，或者换句话说，性能不受不良块影响。
如所提到，部分超级块可以指代具有至少一个不良块的超级块。举例来说，第二超级块227-2包含第一裸片223-1的第二平面224-1中的第一不良块(例如，“B”)和第二裸片223-2的第一平面225-0中的第二不良块。因此，第二超级块227-2可相比于完全超级块经历～25％性能降低。类似地，第六超级块227-6包含两个不良块且可经历～25％性能降低，而第七超级块227-7包含三个不良块且可经历～37.5％性能降低。
在上文提及的先前方法中，第二超级块227-2、第六超级块227-6和第七超级块227-7可在处理非易失性存储器阵列221中的数据时已被丢弃或忽略。然而，如所提到，不将数据写入到此些超级块可能例如因不能利用第二超级块227-2、第六超级块227-6和第七超级块227-7中的良好块而使存储器性能降级。此外，在其它先前方法中，第二超级块227-2、第六超级块227-6和/或第七超级块227-7中的一些/所有块可重定位到不同超级块且借此减小部分超级块的数量。然而，如所提到，减小部分超级块的数量可能使不良块聚集到剩余部分超级块中且借此使剩余部分超级块的性能降低加剧。
与此些方法相比，部分超级块存储器管理可增加部分超级块的数量。增加部分超级块的数量可允许使用部分超级块，且仍可确保与特定部分超级块相关联的任何性能降低限于将不可由终端用户感知到和/或将不会显著影响存储器系统性能的量(例如，与部分超级块中的个别不良块成比例的量)。举例来说，如图2B中所描述，可再分配块以形成具有满足(例如，小于或等于)不良块阈值的不良块的数量的NAND存储器单元块(部分超级块)。
图2B示出根据本公开的一些实施例的非易失性存储器阵列221的另一实例。非易失性存储器阵列221示出与部分超级块存储器管理相符的块再分配的实例。如图2B中所示出，来自NAND存储器单元块的一或多个块(例如，完全超级块)可再分配到不同NAND存储器单元块(例如，部分超级块)。将块从NAND存储器单元块(例如，从完全超级块)分配到不同NAND存储器单元块(例如，到部分超级块)可在不从任何部分超级块再分配良好块的情况下发生。在不从任何部分超级块再分配良好块的情况下将良好块例如从完全超级块再分配到部分超级块可确保部分超级块的总数目增加，且借此确保任何不良块均匀分布在各自具有满足不良块阈值的不良块的数量的所得部分超级块之间。
举例来说，第四超级块227-4包含第一裸片223-1的第四平面224-3中的第一良好块。第四超级块的第一良好块可再分配到同一裸片(第一裸片223-1)和同一平面(第四平面224-3)中的不良块。举例来说，第四平面224-3中的第一良好块可再分配到第七超级块227-7的第一裸片223-1和第四平面224-3中的第一不良块。
类似地，第一超级块227-1的第二裸片223-2的第一平面225-0中的第二良好块可再分配到第二超级块227-2的第二裸片223-2的第一平面225-0中的第二不良块，第五超级块227-5的第二裸片223-2的第三平面225-2中的第三良好块可再分配到第六超级块227-6的第二裸片223-2的第三平面225-2中的第三不良块，且第八超级块227-8的第二裸片223-2的第三平面225-2中的第四良好块可再分配到第七超级块227-7的第二裸片223-2的第三平面225-2中的第四不良块。如所提到，再分配可包含更新例如物理到逻辑(P2L)表和/或逻辑到物理(L2P)表等数据结构中的映射条目。举例来说，逻辑块和/或物理块(例如，良好块)可通过更新物理和/或逻辑映射(来自例如与不良块相关联的物理和/或逻辑块等不同的物理和/或逻辑块)的表中的映射条目而再分配到与所述良好块相关联的物理和/或逻辑块。
如所提到，形成具有满足不良块阈值的不良块的数量的部分超级块可与试图减小部分超级块的数量的其它方法相比，增加部分超级块的数量，如图2A和图2B中所示出。举例来说，超级块227-1到227-8中的每一个可以是具有满足不良块阈值(例如，一个不良块)的不良块的相同数量(例如，一个不良块)的部分超级块。也就是说，图2A包含四个部分超级块227-2、227-3、227-6和227-7，而图2B包含8个部分超级块227-1到227-8。如所提到，增加部分超级块的数量可允许使用部分超级块，且仍可确保与特定部分超级块相关联的任何性能降低限于将不可由终端用户感知到和/或将不会显著影响存储器系统性能的量(例如，与部分超级块中的个别不良块成比例的量)。
图3示出根据本公开的一些实施例的部分超级块存储器管理的实例流程图331。在操作332处，部分超级块存储器管理组件(例如图1中的部分超级块存储器管理113)可识别部分超级块中的不良块的相应数量。举例来说，可基于对应于非易失性存储器阵列中的块的位置(例如，平面、裸片、超级块等)的块集区或其它类型的信息确定不良块(及类似地，良好块)。在一些例子中，可基于块满足故障传导来确定块为良好块还是不良块。举例来说，可确定针对给定块的读取、写入或这两者失败。在此情况下，所述块可被认为满足故障传导，且可接着被指定为不良块(例如，指定为块集区中的不良块)。然而，实例不限于此，且在一些实施例中，块可基于所述块经历的编程擦除循环的数量、与所述块相关联的原始位错误率等而被指定为不良块。相反，针对给定块的读取、写入或这两者可成功(例如，成功地将数据存储于块处和/或从块读取数据)且所述块可因而被指定为良好块。
在操作333处，部分超级块存储器管理组件可确定不良块的相应数量是否满足不良块阈值。举例来说，可作出不良块的相应数量是否小于或等于不良块阈值的确定。不良块阈值可为固定或可变的。在一些实施例中，不良块阈值可为可变的且可基于存储器装置的不同使用阶段的若干参数来调整。
响应于确定不良块的相应数量满足不良块阈值，流程图331可进行到操作336。然而，响应于确定不良块的相应数量不满足(例如，大于)不良块阈值，流程图331可返回到332，且可确定不同超级块(例如，不同部分超级块)中的不良块的数量。
在操作336处，可执行操作以从所述多个超级块中的另一超级块中的平面再分配良好块来替代部分超级块的同一平面中的不良块以形成若干部分超级块，每一部分超级块具有小于或等于不良块阈值的不良块的数量。举例来说，可响应于在操作333处确定不良块的数量满足不良块阈值而执行所述操作。在操作338处，可将主机数据写入到具有满足不良块阈值的不良块的数量的部分超级块。
图4是根据本公开的一些实施例对应于用于部分超级块存储器管理的方法450的流程图。方法450可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法450由图1的部分超级块存储器管理组件113执行。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每个实施例中需要所有的过程。其它过程流程是可能的。
在操作452处，可识别非易失性存储器单元(例如，NAND存储器单元)的块的相应平面中的不良块的数量。举例来说，可识别包含在非易失性存储器装置中的多个非易失性存储器单元块中的非易失性存储器单元块的相应平面中的不良块。在一些实施例中，可在用户开始使用存储器系统时、在制造测试之后、在存储器系统的使用的特定寿命周期处等确定不良块的特定数目。举例来说，可在本机使用或由用户使用之前识别不良块的数量。作为实例，可在存储器子系统的测试和/或制造阶段期间识别不良块的数量。
在操作454处，可确定相应平面中的某一平面包含所述多个非易失性存储器单元块的至少一个不同非易失性存储器单元块中的至少一个良好块。在操作456处，可将所述平面中的至少一个良好块再分配到同一平面中的所述至少一个不良块以形成具有满足不良块阈值的不良块的数量的非易失性存储器单元的相应块(例如，部分超级块)。在一些实施例中，具有满足不良块阈值的不良块的数量的非易失性存储器单元块中的每一个具有相同数量的不良块(例如，各自具有一个、两个或三个不良块，以及其它可能数量的不良块)。
在一些实施例中，主机数据可写入到具有满足(例如，小于或等于)不良块阈值的不良块的数量的非易失性存储器单元块。在一个实例中，将主机数据写入到具有满足不良块阈值的不良块的数量的非易失性存储器单元块(例如，部分超级块)可包含将主机数据写入到非易失性存储器单元块中的良好块，且阻止将主机数据写入到非易失性存储器单元块中的所述数量的不良块。
图5是本公开的实施例可在其中操作的实例计算机系统500的框图。举例来说，图5示出计算机系统500的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统执行对应于图1的部分超级块存储器管理组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础架构或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述机器个别地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线503彼此通信。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行用于执行本文中所论述的操作和步骤的指令526。计算机系统500可进一步包含网络接口装置508以经由网络511通信。
数据存储系统518可以包含机器可读存储介质524(也称为计算机可读介质)，其上存储有一或多个指令集526或体现本文中所描述的任何一或多种方法或功能的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储介质。机器可读存储介质524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中，指令526包含用以实施对应于部分超级块存储器管理组件(例如，图1的部分超级块存储器管理组件113)的功能性的指令。虽然机器可读存储介质524在实例实施例中展示为单个介质，但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一种或多种的任何介质。术语“机器可读存储介质”应相应地被理解为包含(但不限于)固态存储器、光学介质和磁性介质。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作为要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于常见使用的原因，有时将这些信号称为位、值、要素、符号、字符、项、数字等已证实是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便的标签。本公开可涉及将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本发明还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储介质中，例如(但不限于)任何类型的盘(包含固态驱动器(SSD)、硬盘驱动器(HDD)、软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的介质，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示并不与任何特定计算机或其它设备在本质上相关。各种通用系统可根据本文中的教示与程序一起使用，或可证明构造更专用的设备来执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有指令的机器可读介质，所述指令可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、快闪存储器装置等。
在前述说明书中，已参考本公开的特定实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开作出各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种用于部分超级块存储器管理的方法(450)，其包括：
识别非易失性存储器装置(221)中的多个NAND存储器单元块中的非易失性存储器单元块的相应平面(224-0、224-1、224-2、224-3、225-0、225-1、225-2、225-3)中的不良块；
确定所述相应平面中的某一平面包含所述多个非易失性存储器单元块中的至少一个不同非易失性存储器单元块中的至少一个良好块；以及
执行操作以将所述平面中的所述至少一个良好块再分配到所述平面中的所述不良块中的至少一个不良块以形成具有满足不良块阈值的不良块的数量的多个非易失性存储器单元块。
2.根据权利要求1所述的方法，其中具有小于或等于所述不良块阈值的不良块的所述数量的所述多个非易失性存储器单元块中的每一个具有相同数量的不良块。
3.根据权利要求2所述的方法，其中所述不良块阈值为三个或更少不良块。
4.根据权利要求2所述的方法，其中所述不良块阈值等于一个不良块。
5.根据权利要求1-4中任一项所述的方法，其中所述不良块阈值是基于所述非易失性存储器装置中的裸片(223-1、223-2)的总数量。
6.根据权利要求5所述的方法，其中所述不良块阈值与所述存储器装置中的裸片的所述总数量成比例。
7.根据权利要求1-4中任一项所述的方法，其中所述不良块阈值是基于可容许的时延量。
8.根据权利要求1-4中任一项所述的方法，其中执行所述操作以再分配所述平面中的所述至少一个良好块从而再分配所述至少一个不良块进一步包括更新所述至少一个良好块的映射、更新所述至少一个不良块的映射，或这两者。
9.一种用于部分超级块存储器管理的设备(100)，其包括：
部分超级块存储器管理组件(113)，其被配置成：
确定非易失性存储器阵列(221)中的非易失性存储器单元块的不良块的相应数量大于不良块阈值；
执行操作以从另一非易失性存储器单元块中的平面(224-0、224-1、224-2、224-3、225-0、225-1、225-2、225-3)再分配良好块来替代所述非易失性存储器单元块的同一平面中的不良块以形成各自具有小于或等于所述不良块阈值的不良块的数量的多个非易失性存储器单元块；以及
将主机数据写入到具有小于或等于所述不良块阈值的不良块的所述数量的所述多个非易失性存储器单元块。
10.根据权利要求9所述的设备，其中具有小于或等于所述不良块阈值的不良块的所述数量的所述多个非易失性存储器单元块中的每一个是跨具有多个平面(224-0、224-1、224-2、224-3、225-0、225-1、225-2、225-3)和多个页的多个存储器裸片(223-1、223-2)部署的部分超级块(227-1、227-2、227-3、227-4、227-5、227-6、227-7、227-8)。
11.根据权利要求9所述的设备，其中所述多个存储器裸片包含四个或更少存储器裸片。
12.根据权利要求9所述的设备，其中所述多个存储器裸片包含两个存储器裸片。
13.根据权利要求9-12中任一项所述的设备，其中所述非易失性存储器阵列为驻留在移动计算装置上的非易失性存储器阵列。
14.一种用于部分超级块存储器管理的系统(100)，其包括：
存储器子系统(110)，其包括被布置成形成交错非易失性存储器单元的多个超级块(227-1、227-2、227-3、227-4、227-5、227-6、227-7到227-8)的可堆叠交叉网格化阵列(221)的多个存储器组件(130、140)；以及
处理装置(117)，其耦合到所述多个存储器组件，所述处理装置用以执行包括以下的操作：
识别所述多个超级块的部分超级块中的不良块的相应数量；
确定不良块的所述相应数量满足不良块阈值；
执行操作以从所述多个超级块中的另一超级块中的平面(224-0、224-1、224-2、224-3、225-0、225-1、225-2、225-3)再分配良好块来替代所述部分超级块的同一平面中的不良块以形成各自具有小于或等于所述不良块阈值的不良块的数量的多个部分超级块；以及
将主机数据写入到具有小于或等于所述不良块阈值的不良块的所述数量的所述多个部分超级块。
15.根据权利要求14所述的系统，其中所述处理装置将执行操作，所述操作进一步包括确定超级块的不良块的相应数量小于或等于不良块阈值。
16.根据权利要求15所述的系统，其中所述处理装置将执行操作，所述操作进一步包括响应于所述超级块的不良块的所述数量小于或等于所述不良块阈值，将主机数据写入到所述超级块。
17.根据权利要求14-16中任一项所述的系统，其中所述处理装置将执行操作，所述操作进一步包括确定所述多个超级块包含完全超级块。
18.根据权利要求17所述的系统，其中所述处理装置将执行操作，所述操作进一步包括执行操作以从所述完全超级块中的平面再分配所述良好块。
19.根据权利要求17所述的系统，其中所述处理装置将执行操作，所述操作进一步包括在不从部分超级块再分配良好块的情况下执行所述操作以从所述完全超级块中的所述平面再分配所述良好块。
20.根据权利要求14-16中任一项所述的系统，其中所述处理装置将执行操作，所述操作进一步包括：
确定超级块的不良块的相应数量是比所述不良块阈值多两个块；以及
执行操作以从完全超级块再分配多个良好块来替代所述两个或更多个不良块以形成各自具有小于或等于不良块阈值的不良块的数量的多个部分超级块。
CN202210649212.7A 2021-06-29 2022-06-09 部分超级块存储器管理 Pending CN115543866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/362,542 US11733892B2 (en) 2021-06-29 2021-06-29 Partial superblock memory management
US17/362,542 2021-06-29

Publications (1)

Publication Number Publication Date
CN115543866A true CN115543866A (zh) 2022-12-30

Family

ID=84541002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210649212.7A Pending CN115543866A (zh) 2021-06-29 2022-06-09 部分超级块存储器管理

Country Status (2)

Country Link
US (1) US11733892B2 (zh)
CN (1) CN115543866A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116400869B (zh) * 2023-06-06 2023-09-29 深圳大普微电子科技有限公司 闪存设备的坏块替换方法、闪存设备控制器及闪存设备
CN116755642B (zh) * 2023-08-24 2023-10-27 四川云海芯科微电子科技有限公司 用于NAND Flash坏块的混合管理方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8853818B2 (en) 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
US9916265B2 (en) * 2014-12-15 2018-03-13 Advanced Micro Device, Inc. Traffic rate control for inter-class data migration in a multiclass memory system
US10409526B2 (en) 2014-12-17 2019-09-10 Violin Systems Llc Adaptive garbage collection
US9858009B2 (en) 2015-10-26 2018-01-02 Sandisk Technologies Llc Data folding in 3D nonvolatile memory
US10365996B2 (en) * 2016-03-24 2019-07-30 Advanced Micro Devices, Inc. Performance-aware and reliability-aware data placement for n-level heterogeneous memory systems
US10453548B2 (en) * 2017-05-19 2019-10-22 Western Digital Technologies, Inc. Run-time flash die failure detection enhancement
US10635324B1 (en) * 2018-02-28 2020-04-28 Toshiba Memory Corporation System and method for reduced SSD failure via analysis and machine learning
TWI668575B (zh) * 2018-07-26 2019-08-11 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US11132247B2 (en) * 2018-07-30 2021-09-28 Micron Technology, Inc. Selective bad block untag and bad block reuse
KR20200072139A (ko) * 2018-12-12 2020-06-22 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200145199A (ko) * 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210131618A (ko) * 2020-04-24 2021-11-03 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220080915A (ko) * 2020-12-08 2022-06-15 삼성전자주식회사 스토리지 장치와 호스트 장치의 구동 방법 및 스토리지 장치
CN112612722A (zh) * 2020-12-28 2021-04-06 深圳忆联信息系统有限公司 变长的数据管理方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
US11733892B2 (en) 2023-08-22
US20220413699A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US20200183852A1 (en) Memory having a static cache and a dynamic cache
US11762567B2 (en) Runtime memory allocation to avoid and delay defect effects in memory sub-systems
US11630725B2 (en) Management of parity data in a memory sub-system
CN115699185A (zh) 在存储装置上每单元实施可变数目的位
US11762767B2 (en) Storing highly read data at low impact read disturb pages of a memory device
CN115543866A (zh) 部分超级块存储器管理
US11928356B2 (en) Source address memory managment
CN117882047A (zh) 使用部分超级块的存储器子系统
CN113168292A (zh) 将数据重定位到低时延存储器
JP2023510764A (ja) キャッシュ内のデータブロックの書き込みモードの変更に基づくメディア管理動作の実施
US11907536B2 (en) Data dispersion-based memory management
CN113093990A (zh) 存储器子系统处的数据块切换
US11693586B2 (en) Over provisioning component for memory management
CN115705155A (zh) 存储器子系统数据迁移
CN115048040A (zh) 基于有效数据的比率的媒体管理操作
CN112328508A (zh) 多层存储器中的层交错
CN113302582A (zh) 每光标逻辑单元号定序
US20240028259A1 (en) Buffer allocation for reducing block transit penalty
CN115048039B (zh) 用于基于有效转换单元计数的存储器管理的方法、设备和系统
US20230015066A1 (en) Memory sub-system for monitoring mixed mode blocks
US20240069776A1 (en) Super block management for efficient utilization
CN113126899A (zh) 完全多平面操作启用
CN115437555A (zh) 基于取数据时间和有效性的存储器管理
CN116450030A (zh) 媒体管理
CN117999547A (zh) 用于存储器子系统中的两遍次编程的虚拟管理单元方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination