CN115699185A - 在存储装置上每单元实施可变数目的位 - Google Patents

在存储装置上每单元实施可变数目的位 Download PDF

Info

Publication number
CN115699185A
CN115699185A CN202180037116.0A CN202180037116A CN115699185A CN 115699185 A CN115699185 A CN 115699185A CN 202180037116 A CN202180037116 A CN 202180037116A CN 115699185 A CN115699185 A CN 115699185A
Authority
CN
China
Prior art keywords
memory
block
cell
type
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180037116.0A
Other languages
English (en)
Inventor
M·A·赫尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115699185A publication Critical patent/CN115699185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

公开了包含存储器组件和耦合到所述存储器组件的处理装置的系统和方法。所述处理装置可使用每存储器单元存储第一数目的位的第一类型存储器单元对所述存储器组件的块进行编程。然后，所述处理装置可确定所述存储器组件的已使用的内存量大于容量阈值。响应于确定对所述块的存取频率满足准则，处理装置可接着使用每存储器单元存储第二数目的位的第二类型存储器单元对所述块进行编程，其中所述第二数目的位超过所述第一数目的位。

Description

在存储装置上每单元实施可变数目的位
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及在存储装置上每单元实施可变数目的位。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据以及从存储器装置检索数据。
附图说明
根据下文给出的具体实施方式且根据本公开的各种实施方案的附图，将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2是根据本公开的一些实施例的基于存取频率动态地对块进行重新编程的实例方法的流程图。
图3A-3C是根据本公开的一些实施例的基于容量阈值启用操作模式的存储器子系统的说明。
图4是基于存取频率确定在后续写入操作期间使用不同存储器单元对哪些块进行编程的存储器子系统400的说明。
图5是本公开的实施方案可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及基于存取频率对块进行重新编程。存储器子系统可以是存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供待存储于存储器子系统处的数据，且可请求从存储器子系统检索数据。
常规存储器子系统的存储器组件可包含可存储一或多个数据位(例如，从主机系统接收的数据)的存储器单元。举例来说，存储器组件可包含各自存储一个数据位的单层级单元(SLC)、各自存储两个数据位的多层级单元(MLC)、各自存储三个数据位的三层级单元(TLC)、各自存储四个数据位的四层级单元(QLC)和/或各自存储五个数据位的五层级单元(PLC)。存储器组件的一或多个存储器单元可分组在一起以形成块。
每个类型的存储器单元(例如，SLC、MLC、TLC、QLC和PLC)可展现不同的特性和优点。举例来说，与其它类型的存储器单元相比，SLC可具有较低读取时延(例如，存储于SLC处的数据被读取所花费的时间)、较快编程时间(例如，将从主机系统接收的数据编程到用于存储的单元所花费的时间)，以及存储于SLC处的数据的较大可靠性。然而，由于每个SLC仅存储单个数据位，因此当与具有相同总数的存储器单元但包含每存储器单元存储多个数据位的至少一些MLC、TLC、QLC和/或PLC的存储器组件相比时，包含SLC的存储器组件将具有较低存储容量。
在另一实例中，QLC每存储器单元存储四个数据位，但与其它类型的存储器单元相比可具有较高读取时延、较慢编程时间和存储于QLC处的数据的较低可靠性。包含QLC的存储器组件与仅包含SLC、MLC和TLC的存储器组件相比将具有较高存储容量，但对包含QLC的存储器组件读取和写入数据的时间量将大于包含其它类型的存储器单元的存储器组件。举例来说，QLC的平均读取时间可为近似80微秒(μs)，而SLC的平均读取时间可为近似25μs。此外，存储于包含QLC的存储器组件处的数据的可靠性可低于包含其它类型的存储器单元的存储器组件。
因此，为了最大限度地减少将从主机系统接收的数据编程到存储器组件的时间量，存储器子系统可包含存储器组件的包含SLC的第一部分和存储器组件的包含QLC的第二部分。当从主机系统接收数据以供存储器子系统存储时，存储器子系统可初始将数据编程到存储器组件的包含具有较快编程速度的SLC的第一部分。一旦存储器子系统空闲(例如，未从主机系统接收指令)，那么存储器子系统将存储于包含SLC的第一部分处的数据重定位到包含QLC的第二部分，所述QLC与SLC相比具有较高的存储容量。当从主机系统接收新数据以供存储器子系统存储时，存储器子系统可以执行此过程，也被称为SLC高速缓存。所述过程提供SLC的较快编程速度的益处，同时还利用QLC的较高存储容量。
然而，当主机系统请求存储于存储器子系统处的数据时，已从SLC高速缓存器逐出的数据需要从QLC读取。如先前论述，QLC与其它类型的存储器单元相比具有较高的读取时延。从存储器组件的QLC读取数据导致与数据存储于存储器组件的SLC处的情况相比数据花费更长时间来提供到主机系统，从而降低存储器子系统的性能。
本公开的各方面通过基于对存储于存储器组件的物理块上的数据的存取频率而使用不同类型的存储器单元(例如，SLC、MLC、TLC、QLC和PLC)动态地对所述物理块重新编程来解决以上和其它不足。每存储器单元用于存储数据的位数可与存取频率成反比。例如，恒定存取的数据可编程在SLC中，频繁存取的用户数据可编程在MLC中，非频繁存取的用户数据可编程在TLC中，少量存取的用户数据可编程在QLC中，并且很少存取的用户数据可编程在PLC中。存取频率可包含例如时间周期内的存取速率。在一个实例中，存储器子系统可跟踪并维持对存储用户数据的块的读取计数。在另一实例中，存储器子系统可跟踪并维持存储器组件的字线的错误率。在确定对一或多个块的存取频率之后，存储器子系统可在后续写入操作期间将所述一或多个块从一种类型的存储器单元重新编程到不同类型的存储器单元。当将数据页从每单元较低位的存储器单元重新编程到每单元较高位的存储器单元(例如，SLC到QLC、MLC到TLC等)时，存储器子系统可将另一不相关数据位编程到存储器单元中，同时保持先前编程位。这有效地将SLC转换为MLC。新编程位可来自主机系统，且与存储器单元中的先前编程位没有关系。替代地，存储器子系统可将来自多个每单元较低位的存储器单元的数据位组合到一或多个每单元较高位的存储器单元。
本公开的其它方面基于存储器组件的充满度而启用在不同类型的存储器单元中编程(写入数据)之间的动态切换。举例来说，存储器子系统可在SLC操作模式下操作(例如，将块编程在SLC中)，直到内存占用率符合第一容量准则(例如，达到或超过第一容量阈值)为止。容量阈值可由已使用的内存量、已填充的内存的百分比或层级等表示。一旦符合第一容量准则(例如，达到第一容量阈值)，存储器子系统就可基于对每个块的存取频率而启用从SLC操作模式到MLC操作模式的动态切换。举例来说，存储器子系统可基于对每个块的存取频率在后续写入操作期间将一或多个块从SLC重新编程到MLC。如上文所论述，对块进行重新编程可包含将另一不相关数据位编程到存储器单元中，同时保持先前编程位，或将来自多个每单元较低位的存储器单元的数据位组合到一或多个每单元较高位的存储器单元。另外，存储器子系统可对MLC中的所有未使用的块进行编程。
额外容量阈值可用于启用切换到每单元较高位的操作模式(例如，TLC操作模式、QLC操作模式等)。举例来说，当内存占用率符合第二容量准则(例如，达到或超过第二容量阈值)时，存储器子系统可基于对每个块的存取频率而启用始于SLC操作模式、MLC操作模式和TLC操作模式的动态切换。在另一实例中，当内存占用率符合第三容量准则(例如，达到或超过第三容量阈值)时，存储器子系统可基于对每个块的存取频率而启用SLC操作模式、MLC操作模式、TLC操作模式和QLC操作模式之间的动态切换。
本公开的优点包含但不限于由于在存储器组件未被填充到特定容量阈值时利用每单元较低位的存储器单元的改进的性能和能耗、归因于频繁读取的数据维持在存储器组件的低时延部分中或重新定位到存储器组件的低延时部分的减少的读取时延，以及基于所存储的数据量和存取频率的自动性能最大化和能耗最小化。减少的读取时延使得主机系统在较短时间量中接收频繁读取的数据以及存储器子系统的性能改进。此外，如先前论述，存储器组件的例如SLC等低时延部分中的存储器单元与例如QLC等具有较高存储密度的存储器单元相比具有存储数据的较大可靠性。通过将频繁读取的数据存储于具有存储数据的较大可靠性的存储器单元中，由存储器子系统执行的错误校正操作的数目减少，因此归因于以较少位校正数据所必需的较低错误检查和校正(ECC)电力而节省电力，从而允许存储器子系统执行其它操作(例如，读取和/或写入操作)，且改进存储器子系统的性能。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
存储器子系统110可以是存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与…耦合”通常指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线还是无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM快速(NVMe)接口存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分和PLC部分。存储器装置130的存储器单元可分组为可指用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可被分组以形成块。
尽管描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器或其组合。硬件可包含具有用于执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、所提取的数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换为用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如，本地控制器135)组合以用于在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器子系统110包含可用于使用多种存储器单元类型对块进行编程的块编程组件113。在一些实施例中，控制器115包含块编程组件113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其被配置成执行存储于本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，块编程组件113是主机系统120、应用程序或操作系统的一部分。
在SLC模式下编程的存储器单元比在MLC模式、TLC模式、QLC模式和PLC模式下编程的单元更快、更可靠地编程，且具有更长的寿命。在较高层级模式(例如，MLC模式、TLC模式、QLC模式和PLC模式)下编程的存储器单元可每单元存储较多位，但与在SLC模式下编程的单元相比较慢、较不可靠地编程，且具有较短的寿命。可能需要在SLC模式下操作存储器单元以保留SLC的性能优点而不是在较高层级模式下自动操作。
存储器子系统110可通过测量存储器单元的源极与漏极之间的电流而读取存储器单元。高于其电流将在源极与漏极之间流动的电压阈值随着存储器单元中的浮动栅极的状态而变化。存储器子系统110可跨越源极和漏极施加读取点电压且测试电流。对于SLC，当电流处于足够高的电平时，存储器单元处于二进制1。否则，存储器单元处于二进制0。这意味着SLC包含两个状态和一个阈值电压，且可每单元保持一个位。因此，一个SLC保持一个数据页。MLC包含四个状态和三个阈值电压，其中每个二进制值(即，00、10、01和11)具有不同阈值电压，且可每单元保持两个位。因此，一个MLC保持两个数据页。TLC包含八个状态和七个阈值电压，其中每个二进制值(即，000、001、010、011、100、101、110和111)具有不同阈值电压，且可每单元保持三个位。因此，一个TLC保持三个数据页。QLC包含十六个状态和十五个阈值电压，其中每个二进制值(即，0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110和1111)具有不同阈值电压，且为每单元四个位。因此，一个QLC保持四个数据页。PLC包含三十二个状态和三十一个阈值电压，其中每个二进制值(即，00000、00001、00010、00011、00100、00101、00110、00111、01000、01001、01010、01011、01100、01101、01110、01111、10000、10001、10010、10011、10100、10101、10110、10111、11000、11001、11010、11011、11100、11101、11110和11111)具有不同阈值电压，且为每单元五个位。因此，一个PLC保持五个数据页。
当将块从较低层级存储器单元重新编程到较高层级存储器单元(例如，SLC到QLC、MLC到TLC等)时，在第一实例中，块编程组件113可将“新”位覆写(重新编程)到“旧”(现有)位顶部。这允许块编程组件113保留现有数据并将其压缩到较小量的存储器单元，同时将额外或新数据写入到块的剩余部分。因此，所述块可包含与不同数据有关的邻近页。控制器115可管理这些页的关系。
在另一实例中，块编程组件113可将来自多个较低层级存储器单元的数据组合到一或多个较高层级存储器单元。举例来说，块编程组件113可从SLC存储器单元选择三个数据页，并将数据写入到单个TLC存储器单元中；可从两个MLC存储器单元选择四个数据页，并将数据写入到单个QLC存储器单元中；等等。控制器115可管理这些页的关系。
块编程组件113可动态地确定对存储器装置130和/或存储器装置140的每个块的存取频率。存取频率可由两个先后发生的存取操作之间的持续时间、写入操作与读取操作之间的持续时间、时间周期内的存取速率等表示。块编程组件113可使用确定存取频率的不同方法。在一个实例中，由存储器子系统跟踪并维持对存储用户数据的块的读取计数。块编程组件113可通过确定读取计数是否超过特定读取计数阈值或属于特定读取范围内来利用读取计数标识存取频率。在另一实例中，块编程组件113可使用存储器组件的字线(存储器单元的行)或位线(存储器单元的列)的错误率来分别确定一或多个邻近字线或位线的存取频率。当存取频率符合关于当前每单元位密度的准则时，块编程组件113可在后续写入操作期间将块从一种类型的存储器单元重新编程到每单元较高位密度的存储器单元。
块编程组件113可维持用于确定对特定块的存取频率的多个范围。在实例中，块编程组件113包含第一范围值、第二范围值和第三范围值、第四范围值和第五范围值，其中每个范围值与将在关于块的后续写入操作期间利用的每单元位数相关联。第一范围值可在0与第一频率之间，第二范围值可在第一频率与第二频率之间，第三范围值可在第二频率与第三频率之间，第四范围值可在第三频率与第四频率之间，并且第五范围值可以是第四频率以上的值。所述范围值中的每一者可与存储器单元的类型相关联。举例来说，第一范围值可与SLC相关联，第二范围值可与MLC相关联，第三范围值可与TLC相关联，第四范围值可与QLC相关联，并且第五范围值可与PLC相关联。块编程组件113可响应于确定一或多个块的存取频率而将所述块从先前写入有数据的第一类型存储器单元重新编程到与存取频率相关联的不同类型的存储器单元。举例来说，块编程组件113可初始地将块编程在SLC中。接下来，响应于确定对所述块的存取频率在第三范围值内，块编程组件113可通过在第二写入操作期间将块内的所有数据页从SLC编程到MLC来对所述块进行重新编程。
在实例中，当将数据页从每单元较低位的存储器单元重新编程到每单元较高位的存储器单元(例如，SLC到QLC、MLC到TLC等)时，存储器子系统可将另一不相关数据位编程到存储器单元中，同时保持先前编程位。这有效地将SLC转换为MLC。新编程位可来自主机系统，且与存储器单元中的先前编程位没有关系。在另一实例中，当将数据页从每单元较低位的存储器单元重新编程到每单元较高位的存储器单元时，存储器子系统可将来自两个较低层级存储器单元(例如，两个SLC)中的两个不同位的不相关数据组合到具有两个位的新较高层级存储器单元(例如，MLC)。新组合位可彼此没有关系。控制器115可跟踪哪个数据项涉及存储器单元中的哪个位。举例来说，快闪存储器装置(FTL)可用于将与数据项相关联的逻辑地址映射到存储器子系统110中的物理地址。FTL可在存储器子系统110的本地存储器119中包含地址映射表，例如逻辑到物理(L2P)表，以执行映射操作。因此，存储器装置130、140可同时包含SLC、MLC、TLC、QLC和PLC。
存储器子系统可基于存储器组件的已使用容量而启用不同操作模式之间的动态切换。举例来说，块编程组件113可在SLC模式下操作存储器装置130、140直到内存占用率符合第一容量准则为止。例如，第一容量准则可包含超过第一容量阈值。容量阈值可包含已使用的内存量、已填充的内存的百分比或层级等。一旦符合第一容量准则(例如，达到第一容量阈值)，块编程组件113就可基于对每个块的存取频率而启用SLC操作模式与MLC操作模式之间的动态切换。额外容量准则(例如，容量阈值)可用于启用切换到较高操作模式。举例来说，当内存占用率符合第二容量准则(例如，超过第二容量阈值)时，块编程组件113可基于对每个块的存取频率而启用SLC操作模式、MLC操作模式和TLC操作模式之间的动态切换。在另一实例中，当内存占用率符合第三容量准则(例如，超过第三容量阈值)时，块编程组件113可基于对每个块的存取频率而启用SLC操作模式、MLC操作模式、TLC操作模式和QLC操作模式之间的动态切换。下文描述关于块编程组件113的操作的另外细节。
主机系统120可动态地改变或更新存取频率阈值和容量阈值。举例来说，控制器115可从主机系统120接收指示一或多个更新(修改)存取频率阈值或一或多个更新容量阈值的命令或操作。
存储器装置130和/或140的一部分可保留以用于SLC高速缓存。当存储器子系统110在多个操作模式下或不在SLC模式下对用户数据进行编程时，可使用SLC高速缓存。SLC高速缓存在写入到不同类型的存储器单元(例如，MLC、TLC、QLC等)之前将传入写入数据存储在SLC存储器单元中。执行此操作以避免数据的损失且最大限度地减少从主机系统120接收的数据将编程到存储器装置130、140的时间量。举例来说，存储器子系统110可接收待存储于MLC存储器单元中的写入数据，且初始地将写入数据存储于具有较快写入时间的SLC存储器单元中。存储器子系统110接着将写入数据从SLC存储器单元复制到MLC存储器单元。避免了由对MLC存储器单元进行的写入操作期间的电力丢失而导致的潜在数据丢失，因为可在电力恢复之后检索存储于SLC存储器单元中的所有数据。
当块处的数据失效时，使得当执行垃圾收集操作时，所述数据可被擦除，由此允许所述块以新数据编程。编程到块上的新数据可以SLC模式编程，由此将新数据存储于具有较低读取时延、较快编程时间和较大可靠性的存储器单元上。垃圾收集操作可取决于对块上的数据的存取频率。
图2是根据本公开的一些实施例的基于存取频率动态地对块进行重新编程的实例方法200的流程图。方法200可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法200由图1的块编程组件113执行。虽然以特定顺序或次序展示，但除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。为了易于理解和简洁起见，以下实施例论述SLC、MLC、TLC和QLC的使用。然而，应注意，以下实施例可实施额外类型的存储器单元，例如PLC。
在框210处，处理逻辑将块编程在第一类型存储器单元中。借助于实例，第一类型存储器单元可以是SLC存储器单元，因为在SLC模式下编程的存储器单元比在较高层级模式下编程的单元更快、更可靠地编程，且具有更长的寿命。然而，在其它实施例中，第一类型存储器单元可包含MLC、TLC、QLC或PLC。在实施例中，主机系统可向存储器子系统指示用以将块编程在其中的存储器单元的类型。举例来说，主机系统可向存储器子系统指示在TLC模式下对第一块中的用户数据进行编程，因为主机系统有时可预测对用户数据的存取速率。在实例中，主机系统可包含发到存储器子系统的写入命令中的元数据，所述元数据指示对用户数据进行编程的所需位密度或用户数据的预期存取频率。
在框220处，处理逻辑确定存储器组件的已使用的内存量是否大于至少一个容量阈值。容量阈值可包含已使用的内存量、已填充的内存的百分比或层级等。举例来说，第一容量阈值包含已使用的内存大于或等于25％的可用内存，但小于50％的可用内存。第二容量阈值包含已使用的存储器大于或等于50％的可用内存，但小于75％的可用内存。第三容量阈值包含已使用的存储器大于或等于75％的可用内存。以上阈值作为实例使用，并且可以使用任何阈值。每个容量阈值可与允许处理器逻辑程序处于一或多个操作模式相关联。举例来说，当未达到第一容量阈值时，处理逻辑返回到框210，其中处理逻辑继续对第一类型存储器单元中的第一块进行编程。当达到第一容量阈值时，处理逻辑启用在SLC模式和MLC模式下对块进行编程。当达到第二容量阈值时，处理逻辑启用在SLC模式、MLC模式和TLC模式下对块进行编程。当达到第三容量阈值时，处理逻辑启用在SLC模式、MLC模式、TLC模式和QLC模式下对块进行编程。然后，处理逻辑前进到框230。
在框230处，处理逻辑确定对块的存取频率。存取频率可由两个先后发生的存取操作之间的持续时间、写入操作与读取操作之间的持续时间、时间周期内的存取速率等表示。处理逻辑可使用确定是否存取块的不同方法。在一个实例中，处理逻辑跟踪并维持对存储用户数据的块的读取计数。处理逻辑可通过确定读取计数是否超过一或多个读取阈值或属于一或多个读取范围内来利用读取计数标识存取频率。在另一实例中，处理逻辑可使用存储器组件的字线或位线的错误率来分别确定一或多个邻近字线或位线的存取频率。
在实例中，存取频率可包含第一读取计数阈值、第二读取计数阈值和第三读取计数阈值，其中每个读取计数阈值与在后续写入操作期间块将编程在其中的存储器单元的类型相关联。可在特定时间周期期间对每个读取计数阈值进行计数。例如，第一读取计数阈值可包含第一读取计数与第二读取计数之间的值。第二读取计数阈值可包含第二读取计数与第三读取计数之间的值。第三读取计数阈值可包含第三读取计数以上的值。例如，当块的读取计数低于第一读取计数阈值时，可在后续写入操作(或容量阈值所允许的最高层级存储器单元)中使用QLC对所述块上的用户数据进行重新编程。当块的读取计数大于或等于第一读取计数阈值但低于第二读取计数阈值时，可在后续写入操作中使用TLC对所述块上的用户数据进行重新编程。当块的读取计数大于或等于第二读取计数阈值但低于第三读取计数阈值时，可在后续写入操作中使用MLC对所述块上的用户数据进行重新编程。当块的读取计数大于或等于第三读取计数阈值时，可在后续写入操作中将所述块上的用户数据重新编程在SLC中。
在另一实例中，存取频率可包含第一范围值、第二范围值和第三范围值，以及第四范围值，其中每个范围值与在后续写入操作期间块将编程在其中的存储器单元的类型相关联。第一范围值可在0与第一频率之间，第二范围值可在第一频率与第二频率之间，第三范围值可在第二频率与第三频率之间，并且第三范围值可以是第三频率以上的值。所述范围值中的每一者可与存储器单元的类型相关联。举例来说，第一范围值可与SLC相关联，第二范围值可与MLC相关联，第三范围值可与TLC相关联，并且第四范围值可与QLC相关联。
在框240处，处理逻辑基于存取频率和容量阈值而将块编程在第二类型存储器单元中。第二类型存储器调用可包含MLC、TLC、QLC和PLC中的至少一者。举例来说，当容量阈值为第三容量阈值(例如，已使用的内存大于或等于75％的可用内存)且块的存取频率包含第三范围值(其与TLC相关联)时，则处理逻辑在TLC模式下对所述块进行编程。在另一实例中，当容量阈值为第一容量阈值(例如，已使用的内存大于或等于25％的可用内存，但小于50％的可用内存)且块的存取频率包含第三范围值(其与TLC相关联)时，则处理逻辑在MLC模式下对所述块进行编程。这是因为，尽管对块的存取频率指示在此写入操作期间应在TLC中写入数据，但容量阈值仅允许在SLC模式或MLC模式下进行写入。在又一实例中，在块上的用户数据编程在TLC中的情况下，且当容量阈值为第三容量阈值(例如，已使用的内存大于或等于75％的可用内存)且所述块的存取频率包含第一范围值(其与SLC相关联)时，则处理逻辑在SLC模式下对所述块进行编程。应理解，因为TLC与SLC相比具有较高存储容量，所以用户数据可在此写入操作期间编程到多于一个块。
在实例中，当将块从每单元较低位的存储器单元重新编程到每单元较高位的存储器单元(例如，SLC到QLC、MLC到TLC等)时，处理逻辑可将另一不相关数据位编程到存储器单元中，同时保持先前编程位。新编程位可来自主机系统，且与存储器单元中的先前编程位没有关系。在另一实例中，当将块从每单元较低位的存储器单元重新编程到每单元较高位的存储器单元时，处理逻辑可将来自两个较低层级存储器单元(例如，两个SLC)中的两个不同位的不相关数据组合到具有两个位的新较高层级存储器单元(例如，MLC)。新组合位可彼此没有关系。同一块可重新编程和组合两个存储器单元的位，或不同块可以两个存储器单元的数据进行编程或重新编程。控制器可使用例如地址映射表跟踪哪个数据项涉及存储器单元中的哪个位。
图3A是根据本公开一些实施例确定存储器组件的已使用的内存量是否大于至少一个容量阈值的存储器子系统300的说明。如先前论述，存储器子系统可基于存储器组件的充满度启用不同操作模式之间的动态切换。在一些实施例中，存储器子系统300可基于正使用(例如，编程到)存储器组件的多少可用内存而确定是否启用不同操作模式之间的动态切换。
关于图3A，第一容量阈值310包含已使用的内存大于或等于25％的可用内存，但小于50％的可用内存。当已使用的内存属于第一容量阈值时，在框315处，存储器子系统305启用MLC模式。因此，在后续写入操作期间，可将用户数据重新编程到SLC或MLC中，这取决于对所述用户数据的存取频率。
图3B是展示包含已使用的内存大于或等于50％的可用内存但小于75％的可用内存的第二容量阈值340的存储器子系统330的说明。当已使用的内存属于第二容量阈值时，在框345处，存储器子系统335启用TLC模式。因此，在后续写入操作期间，可将用户数据重新编程到SLC、MLC或TLC中，这取决于对所述用户数据的存取频率。
图3C是展示包含已使用的内存大于或等于75％的可用内存的第三容量阈值370的存储器子系统360的说明。当已使用的内存属于第三容量阈值时，在框375处，存储器子系统365启用QLC模式。因此，在后续写入操作期间，可将用户数据重新编程到SLC、MLC、TLC或QLC中，这取决于对所述用户数据的存取频率。
图4是基于存取频率确定在后续写入操作期间使用不同存储器单元对哪些块进行编程的存储器子系统400的说明。块可在SLC中在第一写入操作期间进行编程。借助于实例，操作模式410为QLC模式，其中用户数据可重新编程到SLC、MLC、TLC或QLC中。作为进一步举例，使用预定时间周期期间的读取计数来确定存取频率，其中第一读取计数阈值可为10个读取计数，第二读取计数阈值可为50个读取计数，并且第三读取计数阈值可为100个读取计数。块405A的读取计数为120。因此，块405A的读取计数大于第三读取计数阈值，并且块405A可在后续写入操作期间仍编程在SLC中。块405B的读取计数为60。因此，块405B的读取计数大于第二计数阈值但低于第三读取计数阈值，并且块405B可在后续写入操作期间重新编程在MLC中。块405C的读取计数为32。因此，块405C的读取计数大于第一计数阈值但低于第二读取计数阈值，并且块405C可在后续写入操作期间重新编程在TLC中。块405D的读取计数为8。因此，块405D的读取计数低于第一读取计数阈值，并且块405D可在后续写入操作期间重新编程在QLC中。
图5说明计算机系统500的实例机器，在所述计算机系统内可执行用于使机器执行本文中所论述的方法中的任何一或多者的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的数据重新编程组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的容量、在对等(或分布式)网络环境中作为对等机器或在云计算基础架构或环境中作为服务器或客户端机器进行操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外，虽然说明了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，它们经由总线530彼此通信。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500还可包含网络接口装置508以经由网络520通信。
数据存储系统518可包含机器可读存储媒体524(也被称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任何一或多者的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻存在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中，指令526包含用以实施对应于数据重定位组件(例如，图1的数据重新编程组件113)的功能性的指令。尽管在实例实施例中机器可读存储媒体524说明为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是产生所需结果的操作的自洽序列。所述操作为需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、数字等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储于计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造更加专用的设备以执行所述方法是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种系统，其包括：
存储器组件；以及
处理装置，其耦合到所述存储器组件，用以：
使用每存储器单元存储第一数目的位的第一类型存储器单元对所述存储器组件的块进行编程；
确定所述存储器组件的已使用的内存量大于容量阈值；
响应于确定对所述块的存取频率符合准则，使用每存储器单元存储第二数目的位的第二类型存储器单元对所述块进行编程，其中所述第二数目的位超过所述第一数目的位。
2.根据权利要求1所述的系统，其中所述第一类型存储器单元包括单层级单元(SLC)。
3.根据权利要求1所述的系统，其中所述第二类型存储器单元包括以下各者中的至少一者：多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)或五层级单元(PLC)。
4.根据权利要求1所述的系统，其中使用所述第二类型存储器单元对所述块进行编程包括：将新数据位编程到所述块的每个存储器单元中，且保持所述块的每个存储器单元中的先前编程数据位，其中所述新数据位和所述先前编程数据位不相关。
5.根据权利要求1所述的系统，其中使用所述第二类型存储器单元对所述块进行编程包括：将来自所述块的每个存储器单元的数据位组合到所述第二类型存储器单元中的存储器单元中。
6.根据权利要求1所述的系统，其中所述存取频率包括以下各者中的至少一者：两个先后发生的存取操作之间的持续时间、写入操作与读取操作之间的持续时间或时间周期内的存取速率。
7.根据权利要求1所述的系统，其中所述处理装置进一步用以：从主机系统接收包括对所述块的预期存取频率的指示。
8.根据权利要求1所述的系统，其中每存储器单元利用的位数与所述存取频率成反比。
9.一种方法，其包括：
使用每存储器单元存储第一数目的位的第一类型存储器单元对所述存储器组件的块进行编程；
确定所述存储器组件的已使用的内存量大于容量阈值；
响应于确定对所述块的存取频率符合准则，使用每存储器单元存储第二数目的位的第二类型存储器单元对所述块进行编程，其中所述第二数目的位超过所述第一数目的位。
10.根据权利要求9所述的方法，其中所述第一类型存储器单元包括单层级单元(SLC)。
11.根据权利要求9所述的方法，其中所述第二类型存储器单元包括以下各者中的至少一者：多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)或五层级单元(PLC)。
12.根据权利要求9所述的方法，将新数据位编程到所述块的每个存储器单元中，且保持所述块的每个存储器单元中的先前编程数据位，其中所述新数据位和所述先前编程数据位不相关。
13.根据权利要求9所述的方法，其中所述存取频率包括以下各者中的至少一者：两个先后发生的存取操作之间的持续时间、写入操作与读取操作之间的持续时间或时间周期内的存取速率。
14.根据权利要求9所述的方法，其中所述存储器组件包括SLC、MLC、TLC和QLC。
15.根据权利要求9所述的方法，其进一步包括：从主机系统接收包括对所述块的预期存取频率的指示。
16.一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使所述处理装置：
使用每存储器单元存储第一数目的位的第一类型存储器单元对所述存储器组件的块进行编程；
确定所述存储器组件的已使用的内存量大于容量阈值；
响应于确定对所述块的存取频率符合准则，使用每存储器单元存储第二数目的位的第二类型存储器单元对所述块进行编程，其中所述第二数目的位超过所述第一数目的位。
17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述第一类型存储器单元包括单层级单元(SLC)。
18.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述第二类型存储器单元包括以下各者中的至少一者：多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)或五层级单元(PLC)。
19.根据权利要求16所述的非暂时性计算机可读存储媒体，将新数据位编程到所述块的每个存储器单元中，且保持所述块的每个存储器单元中的先前编程数据位，其中所述新数据位和所述先前编程数据位不相关。
20.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述存取频率包括以下各者中的至少一者：两个先后发生的存取操作之间的持续时间、写入操作与读取操作之间的持续时间或时间周期内的存取速率。
CN202180037116.0A 2020-05-07 2021-05-06 在存储装置上每单元实施可变数目的位 Pending CN115699185A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/868,868 US11640262B2 (en) 2020-05-07 2020-05-07 Implementing variable number of bits per cell on storage devices
US16/868,868 2020-05-07
PCT/US2021/031181 WO2021226397A1 (en) 2020-05-07 2021-05-06 Implementing variable number of bits per cell on storage devices

Publications (1)

Publication Number Publication Date
CN115699185A true CN115699185A (zh) 2023-02-03

Family

ID=78412611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180037116.0A Pending CN115699185A (zh) 2020-05-07 2021-05-06 在存储装置上每单元实施可变数目的位

Country Status (3)

Country Link
US (2) US11640262B2 (zh)
CN (1) CN115699185A (zh)
WO (1) WO2021226397A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640262B2 (en) * 2020-05-07 2023-05-02 Micron Technology, Inc. Implementing variable number of bits per cell on storage devices
TWI739676B (zh) * 2020-11-25 2021-09-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11886741B2 (en) * 2021-04-16 2024-01-30 Samsung Electronics Co., Ltd. Method and storage device for improving NAND flash memory performance for intensive read workloads
KR20230018216A (ko) * 2021-07-29 2023-02-07 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 동작 방법
KR20230060569A (ko) * 2021-10-27 2023-05-08 삼성전자주식회사 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
US11955199B2 (en) * 2022-06-21 2024-04-09 Macronix International Co., Ltd. Memory chip, memory device and operation method thereof
US20240028252A1 (en) * 2022-07-25 2024-01-25 Micron Technology, Inc. Quick charge loss mitigation using two-pass controlled delay
US11960722B2 (en) * 2022-07-25 2024-04-16 Micron Technology, Inc. Memory device programming technique for increased bits per cell
US12045511B2 (en) * 2022-08-30 2024-07-23 Sandisk Technologies Llc In-place write techniques without erase in a memory device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8891298B2 (en) * 2011-07-19 2014-11-18 Greenthread, Llc Lifetime mixed level non-volatile memory system
US8407400B2 (en) * 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8886877B1 (en) * 2014-05-15 2014-11-11 Sandisk Technologies Inc. In-situ block folding for nonvolatile memory
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
US10353598B2 (en) * 2014-10-06 2019-07-16 Sandisk Technologies Llc System and method for refreshing data in a memory device
US9349479B1 (en) * 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US10552058B1 (en) * 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US9524794B1 (en) * 2015-08-10 2016-12-20 Sandisk Technologies Llc Constrained data shaping
US20170139826A1 (en) * 2015-11-17 2017-05-18 Kabushiki Kaisha Toshiba Memory system, memory control device, and memory control method
US20170285967A1 (en) 2016-03-29 2017-10-05 Samsung Electronics Co., Ltd. Multi-ware smart ssd
JP6679412B2 (ja) * 2016-05-19 2020-04-15 キヤノン株式会社 ストレージ制御装置、情報処理方法及びプログラム
KR102550343B1 (ko) * 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
US9891859B1 (en) * 2016-08-09 2018-02-13 Apple Inc. Systems and methods for managing non-volatile memory based on temperature
KR20180031289A (ko) 2016-09-19 2018-03-28 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10380018B2 (en) * 2017-04-04 2019-08-13 Micron Technology, Inc. Garbage collection
JP7030463B2 (ja) * 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
US10372342B2 (en) 2017-10-02 2019-08-06 Western Digital Technologies, Inc. Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
US10153046B1 (en) * 2017-10-30 2018-12-11 Western DigitalTechnologies, Inc. Non-volatile memory with backing up of programmed data
US10521146B1 (en) * 2017-11-09 2019-12-31 Micron Technology, Inc. UFS based idle time garbage collection management
US20190243771A1 (en) 2018-02-05 2019-08-08 Micron Technology, Inc. Accelerate Data Access in Memory Systems via Data Stream Segregation
JP2019169101A (ja) * 2018-03-26 2019-10-03 東芝メモリ株式会社 電子機器、コンピュータシステム、および制御方法
KR102524432B1 (ko) 2018-04-09 2023-04-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN108664218A (zh) * 2018-04-23 2018-10-16 浙江大华技术股份有限公司 一种基于数据特征的ssd存储方法、装置及系统
US10635585B2 (en) * 2018-05-15 2020-04-28 Western Digital Technologies, Inc. On-chip copy with data folding in three-dimensional non-volatile memory array
KR102593541B1 (ko) * 2018-11-29 2023-10-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11288011B2 (en) * 2020-03-26 2022-03-29 Western Digital Technologies, Inc. Non-volatile memory array with write failure protection for multi-level cell (MLC) storage elements using coupled writes
US11640262B2 (en) * 2020-05-07 2023-05-02 Micron Technology, Inc. Implementing variable number of bits per cell on storage devices

Also Published As

Publication number Publication date
US11640262B2 (en) 2023-05-02
US12086466B2 (en) 2024-09-10
US20230205463A1 (en) 2023-06-29
US20210349662A1 (en) 2021-11-11
WO2021226397A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
US12086466B2 (en) Implementing variable number of bits per cell on storage devices
US11609848B2 (en) Media management based on data access metrics
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
US20200133585A1 (en) Relocating data to low latency memory
US11733892B2 (en) Partial superblock memory management
US20220050772A1 (en) Data block switching at a memory sub-system
CN114981785A (zh) 基于改变高速缓存中数据块的写入模式执行媒体管理操作
US12111761B2 (en) Memory cache management based on storage capacity for parallel independent threads
US20230195350A1 (en) Resequencing data programmed to multiple level memory cells at a memory sub-system
US11816345B2 (en) Zone block staging component for a memory subsystem with zoned namespace
CN115639951A (zh) 在存储器子系统中实施自动速率控制
CN115705159A (zh) 存储器子系统中双字的智能交换和有效编码
WO2022027578A1 (en) Memory overlay using host memory buffer
CN115048040A (zh) 基于有效数据的比率的媒体管理操作
US12073107B2 (en) Memory sub-system for monitoring mixed mode blocks
US11868642B2 (en) Managing trim commands in a memory sub-system
US12068034B2 (en) Two-pass corrective programming for memory cells that store multiple bits and power loss management for two-pass corrective programming
US20240231695A1 (en) Managing retention latency for memory devices of vehicle systems
CN115273925A (zh) 存储器子系统刷新
CN116343875A (zh) 管理存储器子系统的自适应数据路径选择阈值
CN114647377A (zh) 基于有效存储器单元计数的数据操作
CN115223637A (zh) 基于电压阈值预测的存储器管理
CN115202571A (zh) 用于存储器管理的方法、设备及系统
CN113126899A (zh) 完全多平面操作启用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination