CN111465986B - Nand快闪热警报 - Google Patents

Nand快闪热警报 Download PDF

Info

Publication number
CN111465986B
CN111465986B CN201880078541.2A CN201880078541A CN111465986B CN 111465986 B CN111465986 B CN 111465986B CN 201880078541 A CN201880078541 A CN 201880078541A CN 111465986 B CN111465986 B CN 111465986B
Authority
CN
China
Prior art keywords
read
memory
temperature
die
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880078541.2A
Other languages
English (en)
Other versions
CN111465986A (zh
Inventor
N·V·普拉布
A·S·马德拉斯瓦拉
S·拉梅其
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111465986A publication Critical patent/CN111465986A/zh
Application granted granted Critical
Publication of CN111465986B publication Critical patent/CN111465986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本文中揭示用于NAND快闪热警报的装置及技术。在包含NAND阵列的存储装置的控制器处接收NAND阵列操作。所述控制器响应于接收到所述NAND阵列操作而评估所述NAND阵列的热状况。所述控制器接着连同所述NAND阵列操作的结果一起传递所述热状况。

Description

NAND快闪热警报
优先权申请案
本申请案主张2017年11月1日提出申请的序列号为15/800,958的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器。
非易失性存储器可在不被供电时保留所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM))或3D XPointTM存储器以及其它存储器。
快闪存储器用作用于宽广范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低电力消耗的单晶体管、浮动栅极或电荷陷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND及NOR架构，其等是以各自的基本存储器单元配置被布置成的逻辑形式命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极共同源极到漏极地串联耦合在源极线与位线之间。
NOR及NAND架构半导体存储器阵列两者是通过解码器来存取，解码器通过选择耦合到特定存储器单元的栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，经选择存储器单元便将其数据值置于位线上，从而取决于特定单元被编程到的状态而致使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加到漏极侧选择栅极(SGD)线。以所规定通过电压(pass voltage)(例如，Vpass)驱动耦合到每一群组的未经选择存储器单元的栅极的字线以使每一群组的未经选择存储器单元作为通过晶体管(pass transistor)来操作(例如，以不受其所存储数据值限制的方式使电流通过)。电流接着从源极线穿过每一经串联耦合群组流动到位线(在仅受每一群组的经选择存储器单元限制的情况下)，从而将经选择存储器单元的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别或共同地编程到一个或若干个经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一者，从而表示一个数据位。
然而，快闪存储器单元还可表示多于两个经编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可指可每单元存储两个数据位(例如，四个经编程状态中的一者)的存储器单元，三电平单元(TLC)可指可每单元存储三个数据位(例如，八个经编程状态中的一者)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中在其较宽广上下文中用于指可每单元存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了增加给定面积的存储器容量且为了减小成本，个别存储器单元的大小已经减小。然而，对于个别存储器单元的大小减小及因此对于2D存储器阵列的存储器密度存在技术限制。作为响应，正开发三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)来进一步增加存储器密度及降低存储器成本。
此类3D NAND装置通常包含串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元串。在一实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将垂直地延伸穿过含有相应字线的多个垂直间隔开的层次。半导体结构(例如，多晶硅结构)可与存储单元串邻近地延伸以形成所述串的存储单元的沟道。在垂直串的实例中，多晶硅结构可呈垂直延伸的柱的形式。在一些实例中，所述串可“折叠”且因此相对于U形柱布置。在其它实例中，多个垂直结构可彼此上下地堆叠以形成存储单元串的经堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储卷，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD可尤其用作计算机的主存储装置，其与具有移动部件的传统硬驱动器相比在例如性能、大小、重量、坚固性、操作温度范围及电力消耗方面具有优势。举例来说，SSD可具有经减少搜寻时间、等待时间或与磁盘驱动器(例如，电磁式等)相关联的其它延迟。SSD使用非易失性存储器单元(例如快闪存储器单元)来避免内部电池供应需求，因此允许驱动器更通用且紧凑。
SSD可包含若干个存储器装置(包含若干个裸片或逻辑单元(例如，逻辑单元编号或LUN))，且可包含一或多个处理器或者执行操作存储器装置或与外部系统介接所需的逻辑功能的其它控制器。此类SSD可包含一或多个快闪存储器裸片，所述快闪存储器裸片上面包含若干个存储器阵列及外围电路系统。快闪存储器阵列可包含组织成若干个物理页的若干个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或者其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，所述存储器操作是例如用于在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作或用于从存储器装置擦除数据的擦除操作。
附图说明
在图式(其未必按比例绘制)中，相似编号可在不同视图中描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。图式通常以实例方式而非限制方式图解说明本文件中所论述的各种实施例。
图1图解说明包含存储器装置的环境的实例。
图2到3图解说明3D NAND架构半导体存储器阵列的实例的示意图。
图4图解说明存储器模块的实例框图。
图5图解说明设定温度窗口的实例。
图6到13图解说明用于传递热状况的各种波形实例。
图14图解说明用于NAND快闪热警报的方法的实例的流程图。
图15是图解说明可在上面实施一或多个实施例的机器的实例的框图。
具体实施方式
NAND快闪依赖于电荷陷阱或浮动栅极上的准确电压电平来确定存储于单元上的数据。装置的操作温度可影响单元上的所陷捕电荷分布。通常，装置非常热会导致较大电荷陷捕及耗散，而装置较冷则具有相反效应。由于下伏存储机构的温度相依性质，NAND快闪的控制器或主机受益于在各个时间确定装置的温度。通常，经由用于轮询NAND快闪裸片(其通常包含用于裸片的温度计)的总线命令来确定温度，例如，使用MLBi(1.5us)或获得特征方法(120us)来轮询温度。基于温度范围，可调节操作或可触发补偿算法以调整读取偏移，举例来说。然而，在密集存储阵列中因MLBi或获得特征命令在轮询具有高裸片计数的装置中的裸片时增加大的开销而出现问题。
为了解决此问题，提出监测每一NAND裸片上的温度的更高效方法。在一实例中，如果NAND上的温度达到高于或低于设定阈值，那么通过所指定热警报状态寄存器位而提供相对于此阈值的温度状态(例如，通知主机)。这消除轮询每一NAND裸片上的温度的开销及复杂性。
所述技术导致向主机通知NAND正在超出正常温度范围下操作而非报告温度。在一实例中，可在有效阵列操作结束时自动提供所述通知(例如，在不被请求的情况下)。此处，在执行有效阵列操作后，查询嵌入式温度传感器以确定温度，接着将温度与阈值进行比较。接着，随操作的结果一起包含状态位以指示温度是否在阈值内。在一实例中，主机可配置阈值，使得状态寄存器可反映热窗口检测(例如，在窗口内)或热水平检测(例如，高于或低于给定温度)。
遵循此技术会简化NAND裸片的NAND温度获取、减少开销(例如，存在较少信令)且改进服务质量。因此，在许多操作中仅以小(例如，一个位)的开销便替换了过去的与存储阵列大小成线性比例的轮询的技术。下文提供额外细节及实例。
电子装置(例如移动电子装置(例如，智能电话、平板计算机等)、供在汽车应用中使用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等))及因特网连接的器具或装置(例如，物联网(IoT)装置等)尤其取决于电子装置的类型、使用环境、性能预期等而具有不同存储需要。
电子装置可分解成数个主要组件：处理器(例如，中央处理单元(CPU)或其它主要处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储器卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、功率管理电路、基带处理器或者一或多个收发器电路等。
图1图解说明包含经配置以经由通信接口进行通信的主机装置105与存储器装置110的环境100的实例。主机装置105或存储器装置110可包含于各种产品150(例如物联网(IoT)装置)(例如，冰箱或其它器具、传感器、电机或致动器、移动通信装置、汽车、无人机等)中以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115及存储器阵列120，存储器阵列120包含例如若干个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠垂直结构以增加层次、物理页的数目且因此增加存储器装置(例如，存储装置)的密度。在一实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为集成电路(例如，芯片上系统(SOC)等)的被堆叠或以其它方式与主机装置105的一或多个其它组件一起被包含的一部分。
一或多个通信接口可用于在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附接(SATA)接口、快速外围组件互连(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口或者一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储器读卡器或者存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图15的机器1500所论述的组件中的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，且可与存储器阵列通信，例如以向存储器阵列的存储器单元、平面、子块、块或页中的一或多者传送数据(例如，写入或擦除)或从所述一或多者传送数据(例如，读取)。存储器控制器115可尤其包含电路系统或固件，所述电路系统或固件包含一或多个组件或集成电路。举例来说，存储器控制器115可包含经配置以控制在存储器阵列120上的存取且提供主机105与存储器装置110之间的转换层的一或多个存储器控制单元、电路或组件。存储器控制器115可包含用于向存储器阵列120传送数据或从存储器阵列120传送数据的一或多个输入/输出(I/O)电路、线或接口。存储器控制器115可包含存储器管理器125及阵列控制器135。
存储器管理器125可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的若干个组件或集成电路。出于本说明的目的，将在NAND存储器的上下文中描述实例存储器操作及管理功能。所属领域的技术人员将认识到其它形式的非易失性存储器可具有类似存储器操作或管理功能。此类NAND管理功能包含损耗均衡(例如，垃圾收集或回收)、错误检测或校正、块弃用或者一或多个其它存储器管理功能。存储器管理器125可解析主机命令(例如，从主机接收的命令)或将其格式化成装置命令(例如，与存储器阵列的操作相关联的命令等)，或者为阵列控制器135或者存储器装置110的一或多个其它组件产生装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或者一或多个存储器单元相关联的各种信息)的一组管理表130。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块龄、块擦除计数、错误历史或者一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果错误计数中的一或多者的所检测错误的数目高于阈值，那么位错误可称为非可校正位错误。管理表130可维持可校正或非可校正位错误的计数以及其它信息。
阵列控制器135可尤其包含经配置以控制与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从其等读取数据或擦除其等相关联的存储器操作的电路系统或组件。存储器操作可基于例如从主机105接收或由存储器管理器125在内部产生的主机命令(例如，与损耗均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，ECC组件140可尤其包含ECC引擎或者经配置以检测或校正与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从其等读取数据相关联的错误的其它电路系统。存储器控制器115可经配置以主动检测与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等)及从所述错误发生恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性或维持所存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，弃用)出故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置成例如若干个装置、平面、子块、块或页的数个存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)数据(16,384+2208字节)、每块1536页、每平面548块及每装置4个或多于4个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)数据(16,384+2208字节)、每块1024页、每平面548块及每装置4个平面，但具有为对应TLC存储器装置的一半的所需写入时间及为其两倍的编程/擦除(P/E)循环。其它实例可包含其它数值或布置。在一些实例中，存储器装置或其一部分可选择性地在SLC模式中或在所要MLC模式(例如TLC、QLC等)中操作。
在操作中，通常以页为单位向NAND存储器装置110写入数据或从其读取数据且以块为单位擦除数据。然而，视需要，一或多个存储器操作(例如，读取、写入、擦除等)可在存储器单元的较大或较小群组上执行。NAND存储器装置110的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。
尽管一数据页可包含若干个字节的用户数据(例如，包含若干个数据扇区的数据有效负载)及其对应元数据，但页的大小通常仅指用于存储用户数据的字节数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，采取512B的扇区大小的8个扇区)以及对应于用户数据的若干个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，这可导致确保数据页的完整性所必需的不同量的元数据(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多的字节的错误校正码数据)。作为一实例，多电平单元(MLC)NAND快闪装置可具有比对应单电平单元(SLC)NAND快闪装置高的位错误率。如此，MLC装置可需要比对应SLC装置更多的错误数据元数据字节。
如上文所述，存储器控制器115经布置以接收NAND阵列操作。在一实例中，NAND阵列操作是读取页。在一实例中，NAND阵列操作是顺序读取高速缓冲存储器。在一实例中，NAND阵列操作是随机读取高速缓冲存储器。在一实例中，NAND阵列操作是最后读取高速缓冲存储器。在一实例中，NAND阵列操作是快速读取。在一实例中，NAND阵列操作是读取重试。在一实例中，NAND阵列操作是移动读取参考。在一实例中，NAND阵列操作是校正性读取。在一实例中，NAND阵列操作是软读取。在一实例中，NAND阵列操作是通道校准。在一实例中，NAND阵列操作是单位软读取。在一实例中，NAND阵列操作是编程。在一实例中，NAND阵列操作是一次性可编程(OTP)编程。在一实例中，NAND阵列操作是高速缓冲存储器编程。在一实例中，NAND阵列操作是擦除暂停及继续。在一实例中，NAND阵列操作是自动擦除暂停。在一实例中，NAND阵列操作是编程继续。在一实例中，NAND阵列操作是编程暂停及继续。
在一实例中，NAND阵列操作不是设定特征。在一实例中，NAND阵列操作不是获得特征。在一实例中，NAND阵列操作不是媒体本地总线接口(MLBi)。在一实例中，NAND阵列操作不是增强型媒体本地总线接口(eMLBi)。在一实例中，NAND阵列操作不是编程暂停。在一实例中，NAND阵列操作不是读取唯一身份识别(ID)。在一实例中，NAND阵列操作不是读取参数页。在一实例中，NAND阵列操作不是复位。在一实例中，NAND阵列操作对NAND阵列的裸片进行操作。
存储器控制器115经布置以响应于接收到NAND阵列操作而评估NAND阵列的热状况。在一实例中，评估热状况包含从裸片的温度计检索温度。因此，在此情形中，在执行每一操作时，存储器控制器115查询裸片。在一实例中，评估热状况包含将量化应用于所述温度。量化是温度的降低的分辨率表示，例如将温度四舍五入为最接近度数或度数增量(例如，五度的度数增量)。在一实例中，量化选自有限量化集合。举例来说，量化可为非常冷、冷、可接受、热及非常热。
在一实例中，评估热状况包含将温度与阈值进行比较。在一实例中，有限量化集合具有两个成员：第一成员，其用于指示热状况超出阈值；及第二成员，其用于指示热状况未超出阈值。这些实例图解说明二进制量化，借此量化会评估裸片是在由阈值定义的操作参数内还是之外。
在一实例中，所述阈值是温度范围。在此实例中，所述阈值由两个值(最大及最小温度)定义。在一实例中，第一成员指示温度在所述范围之外且第二成员指示温度在所述范围内。
在一实例中，在控制器处通过来自主机105的MLBi命令来设定所述范围。因此，主机105可定义由存储器控制器115用于量化温度的阈值。在一实例中，温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。在一实例中，温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及125摄氏度的上限。在一实例中，存储器控制器115经布置以响应于具有在预定值之外的下限或上限的范围设定而停用热状况的评估。此实例图解说明用于主机105停用由存储器控制器115进行的温度报告的便利信令机制。因此，主机105可将温度的下限设定为超出温度计的感测范围或另一预定值，且针对高温度进行相同操作，以致使存储器控制器115停止其温度报告活动。类似地，如果主机105想要知道温度是否高于100℃，举例来说，主机105可将下限设定为超出预定值且将上限设定为100℃。现在，温度信令将会把超过100℃的温度报告为超出阈值，但避免在较低温度下出现任何此类信号。
在评估热状况之后，存储器控制器115经布置以连同NAND阵列操作的结果一起传递热状况。在一实例中，传递热状况包含以第一成员值或第二成员值来设定状态位。在一实例中，状态位是用于NAND阵列操作的状态寄存器中的位3。在一实例中，直到对裸片进行复位操作或另一NAND阵列操作才改变状态位。因此，主机105可多次查询状态位而不会引起对阵列120的另一操作。
图2图解说明3D NAND架构半导体存储器阵列200的实例示意图，3D NAND架构半导体存储器阵列200包含组织成块(例如，块A 201A、块B 201B等)及子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的若干个存储器单元串(例如，第一A0存储器串205A0到第三A0存储器串207A0、第一An存储器串205An到第三An存储器串207An、第一B0存储器串205B0到第三B0存储器串207B0、第一Bn存储器串205Bn到第三Bn存储器串207Bn等)。存储器阵列200表示将通常以块、装置或存储器装置的其它单位为单位存在的较大数目个类似结构的一部分。
每一存储器单元串包含沿Z方向源极到漏极地堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一A0 SGS 231A0到第三A0 SGS 233A0、第一An SGS 231An到第三AnSGS 233An、第一B0 SGS 231B0到第三B0 SGS 233B0、第一Bn SGS 231Bn到第三Bn SGS 233Bn等)与漏极侧选择栅极(SGD)(例如，第一A0 SGD 226A0到第三A0SGD 228A0、第一An SGD226An到第三An SGD 228An、第一B0 SGD 226B0到第三B0SGD 228B0、第一Bn SGD 226Bn到第三Bn SGD 228Bn等)之间的电荷存储晶体管(例如，浮动栅极晶体管、电荷陷捕结构等)的若干个层次。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 220到BL2 222)且沿着Y方向布置为物理页。
在物理页内，每一层次表示存储器单元的行，且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含若干个子块(或物理页)(例如，128个、256个、384个等)。尽管本文中图解说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有存储器单元的8个层次，但在其它实例中，存储器阵列200可包含较多或较少块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，视需要，每一存储器单元串可在电荷存储晶体管(例如，选择栅极、数据线等)上面或下面包含较多或较少层次(例如，16个、32个、64个、128个等)以及半导体材料的一或多个额外层次。作为一实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)，每块1536页，每平面548块及每装置4个或多于4个平面。
视需要，存储器阵列200中的每一存储器单元包含耦合到(例如，电耦合到或以其它方式操作地连接到)存取线(例如，字线(WL)WL00 210A到WL70 217A、WL01 210B到WL71217B等)的控制栅极(CG)，所述存取线跨越特定层次或层次的一部分共同耦合控制栅极(CG)。3D存储器阵列中的特定层次及因此成串的特定存储器单元可使用相应存取线来存取或控制。选择栅极的群组可使用各种选择线来存取。举例来说，第一A0 SGD 226A0到第三A0SGD 228A0可使用A0 SGD线SGDA0 225A0来存取，第一An SGD 226An到第三An SGD 228An可使用An SGD线SGDAn 225An来存取，第一B0 SGD226B0到第三B0 SGD 228B0可使用B0 SGD线SGDB0225B0来存取，且第一Bn SGD226Bn到第三Bn SGD 228Bn可使用Bn SGD线SGDBn 225Bn来存取。第一A0 SGS 231A0到第三A0 SGS 233A0及第一An SGS 231An到第三An SGS 233An可使用栅极选择线SGS0 230A来存取，且第一B0 SGS 231B0到第三B0 SGS 233B0及第一Bn SGS 231Bn到第三Bn SGS 233Bn可使用栅极选择线SGS1 230B来存取。
在一实例中，存储器阵列200可包含经配置以耦合阵列的相应层次的每一存储器单元的控制栅极或选择栅极(CG)(或者CG或选择栅极的一部分)的若干个半导体材料(例如，多晶硅等)层级。阵列中的特定存储器单元串可使用位线(BL)与选择栅极等的组合来存取、选择或控制，且特定串中的一或多个层次处的特定存储器单元可使用一或多个存取线(例如，字线)来存取、选择或控制。
图3图解说明NAND架构半导体存储器阵列300的一部分的实例示意图，NAND架构半导体存储器阵列300包含布置成串(例如，第一串305到第三串307)与层次(例如，图解说明为相应字线(WL)WL0 310到WL7 317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列的多个存储器单元302及感测放大器或装置360。举例来说，存储器阵列300可图解说明例如图2中所图解说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 331到第三SGS333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 326到第三SGD328)耦合到相应数据线(例如，第一位线(BL)BL0 320到第三位线BL2322)。尽管在图3的实例中图解说明为具有8个层次(例如，使用字线(WL)WL0 310到WL7 317)及三个数据线(BL0326到BL2 328)，但其它实例可视需要包含具有较多或较少层次或者数据线的存储器单元串。
在NAND架构半导体存储器阵列(例如实例存储器阵列300)中，经选择存储器单元302的状态可通过感测与含有所述经选择存储器单元的特定数据线相关联的电流或电压变化来存取。存储器阵列300可使用一或多个驱动器来存取(例如，通过控制电路、一或多个处理器、数字逻辑等)。在一实例中，一或多个驱动器可通过以下操作激活特定存储器单元或一组存储器单元：取决于期望对特定存储器单元或一组存储器单元执行的操作类型，将特定电位驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到经选择字线(例如，WL4)且因此施加到耦合到经选择字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)341到第三CG 343)。编程脉冲可例如在15V处或附近开始，且在某些实例中可在每一编程脉冲施加期间在量值上增加。在将编程电压施加到经选择字线的同时，可将一电位(例如接地电位(例如，Vss))施加到定为编程的目标的存储器单元的数据线(例如，位线)及衬底(及因此源极与漏极之间的沟道)，从而导致从所述沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒诺德海姆(Fowler-Nordheim)(FN)隧穿等)。
相比来说，可将通过电压(Vpass)施加到具有未定为编程的目标的存储器单元的一或多个字线或者可将抑制电压(例如，Vcc)施加到具有未定为编程的目标的存储器单元的数据线(例如，位线)，例如以抑制电荷从所述沟道转移到此类非目标存储器单元的浮动栅极。通过电压可为可变的，例如取决于所施加通过电压与定为编程的目标的字线的接近度。相对于接地电位(例如，Vss)，抑制电压可包含供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC/DC转换器等)的电压。
作为一实例，如果将编程电压(例如，15V或更大)施加到特定字线(例如WL4)，那么可将10V的通过电压施加到一或多个其它字线(例如WL3、WL5等)，以抑制非目标存储器单元的编程或保留存储于未定为编程的目标的此类存储器单元上的值。当所施加编程电压与非目标存储器单元之间的距离增加时，抑制将非目标存储器单元编程所需的通过电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的通过电压施加到WL3及WL5，可将8V的通过电压施加到WL2及WL6，可将7V的通过电压施加到WL1及WL7等。在其它实例中，通过电压或字线的编号等可较高或较低，或者较多或较少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定经选择存储器单元是否已达到其既定经编程状态。如果经选择存储器单元已达到其既定经编程状态，那么可抑制将其进一步编程。如果经选择存储器单元未达到其既定经编程状态，那么可施加额外编程脉冲。如果经选择存储器单元在特定数目个编程脉冲(例如，最大数目)之后未达到其既定经编程状态，那么可将经选择存储器单元或者与此经选择存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，通常以块或子块为单位执行擦除)，可将擦除电压(Vers)(例如，通常是Vpgm)施加到定为擦除的目标(例如，使用一或多个位线、选择栅极等)的存储器单元的衬底(及因此源极与漏极之间的沟道)，同时使目标存储器单元的字线保持于一电位(例如接地电位(例如，Vss))，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或福勒诺德海姆(FN)隧穿等)。
图4图解说明存储器装置400的实例框图，存储器装置400包含具有多个存储器单元404的存储器阵列402及用于提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426及存储器控制单元430。
存储器阵列402的存储器单元404可布置成若干块，例如第一块402A及第二块402B。每一块可包含若干子块。举例来说，第一块402A可包含第一子块402A0及第二子块402An，且第二块402B可包含第一子块402B0及第二子块402Bn。每一子块可包含若干个物理页，每一页包含若干个存储器单元404。尽管在本文中图解说明为具有两个块，每一块具有两个子块，且每一子块具有若干个存储器单元404，但在其它实例中，存储器阵列402可包含较多或较少块、子块、存储器单元等。在其它实例中，存储器单元404可布置成若干个行、列、页、子块、块等，且使用例如存取线406、第一数据线410或者一或多个选择栅极、源极线等来存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令(包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线416上接收的地址信号(A0到AX)来控制存储器装置400的存储器操作。存储器装置400外部的一或多个装置可控制在控制线432上的控制信号或地址线416上的地址信号的值。存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或者图4中未图解说明的一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410来向存储器单元404中的一或多者传送数据(例如，写入或擦除)或从所述一或多者传送数据(例如，读取)。行解码器412及列解码器414可从地址线416接收地址信号(A0到AX)且解码所述地址信号，可确定存储器单元404中的哪一者将被存取，且可向存取线406(例如，多个字线(WL0到WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多者)中的一或多者提供信号，例如上文所描述。
存储器装置400可包含感测电路系统(例如感测放大器420)，所述感测电路系统经配置以使用第一数据线410确定存储器单元404上的数据值(例如，读取)或确定待写入到存储器单元404的数据值。举例来说，在存储器单元404的经选择串中，感测放大器420中的一或多者可响应于在存储器阵列402中穿过所述经选择串流动到数据线410的读取电流而读取经选择存储器单元404中的逻辑电平。
存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432来与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432及地址线416使用I/O线408来将数据值传入或传出存储器装置400，例如传入或传出页缓冲器422或存储器阵列402。页缓冲器422可在从存储器装置400外部的一或多个装置接收的数据被编程到存储器阵列402的相关部分中之前存储所述数据，或者可在从存储器阵列402读取的数据被传输到存储器装置400外部的一或多个装置之前存储所述数据。
列解码器414可接收地址信号(A0到AX)且将所述地址信号解码成一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲器422中表示待从存储器单元404读取或待编程到存储器单元404中的数据值的数据。经选择数据可使用第二数据线418在页缓冲器422与I/O电路426之间传送。
存储器控制单元430可从外部源或供应器(例如，内部或外部电池、AC/DC转换器等)接收正及负供应信号，例如供应电压(Vcc)434及负供应(Vss)436(例如，接地电位)。在某些实例中，存储器控制单元430可包含调节器428以在内部提供正或负供应信号。
图5图解说明设定温度窗口520(例如，范围)的实例。在一实例中，当启用热警报特征时，控制器对比阈值TEMP_H 510及TEMP_L 515而评估温度。在一实例中，温度阈值是使用MLBi配置的。在一实例中，热评估仅在有效编程/读取/擦除操作期间发生。在一实例中，基于所评估热状况，控制器将状态位3(SR3)设定为1或0。在一实例中，在有效阵列操作(例如下表中所列示的那些)结束时更新SR3。在一实例中，此位保持固定(例如，不改变)直到在后续有效操作中重新评估热状况为止。在一实例中，在有效操作结束时在将ARDY设定为1之前更新SR3。因此，主机可将SR3的状况解释为如下：如果SR3被设定为1，那么温度大于TEMP_H510或温度小于TEMP_L 515；否则，SR3是0且温度介于TEMP_L 515与TEMP_H 510之间。
Figure GDA0002524158850000141
在一实例中，上表中的复位操作清除热警报状态(例如，将其设定为零)。
在一实例中，热警报特征支持类似于通过获得特征(EEh)及获得MLBi(EAh)提供的温度读出的温度范围，例如在1℃的分辨率下-37℃的下限525及90℃的上限520，以及在1℃的分辨率下处于-37℃的下限525到处于125℃的上限520的扩展范围。
为了启用热警报特征，将修整TEMP_L 515及TEMP_H 510设定于有效范围内(例如，介于下限525与上限520之间)。为了停用所述特征，将修整TEMP_L及TEMP_H设定为超出有效范围。举例来说，主机可将TEMP_L 515设定为超出下限525达到-40℃且将TEMP_H 510设定为超出上限520达到+120℃以停用热警报特征。
可通过独立地配置TEMP_L 515及TEMP_H 510而测量热水平检测(例如，可测试特定温度)。举例来说，将TEMP_L 515设定为低于下限525且将TEMP_H 510设定为一温度值会导致检测出朝向高于TEMP_H 510值前进的裸片。
图6到13图解说明用于传递热状况的各种波形实例。标记所述图中的每一者以指示图解说明哪一操作，且所述图中的每一者展示就绪(RDY)及异步就绪(ARDY)波形，在所述波形下设定状态寄存器位(例如，SR3)。
图14图解说明用于NAND快闪热警报的方法1400的实例的流程图。方法1400的操作由硬件执行，例如上文关于图1到5及下文关于图15所描述的硬件(例如，处理电路系统)。
在操作1405处，在存储装置的控制器处接收NAND阵列操作。此处，存储装置包含NAND阵列。在一实例中，NAND阵列操作是读取页。在一实例中，NAND阵列操作是顺序读取高速缓冲存储器。在一实例中，NAND阵列操作是随机读取高速缓冲存储器。在一实例中，NAND阵列操作是最后读取高速缓冲存储器。在一实例中，NAND阵列操作是快速读取。在一实例中，NAND阵列操作是读取重试。在一实例中，NAND阵列操作是移动读取参考。在一实例中，NAND阵列操作是校正性读取。在一实例中，NAND阵列操作是软读取。在一实例中，NAND阵列操作是通道校准。在一实例中，NAND阵列操作是单位软读取。在一实例中，NAND阵列操作是编程。在一实例中，NAND阵列操作是一次性可编程(OTP)编程。在一实例中，NAND阵列操作是高速缓冲存储器编程。在一实例中，NAND阵列操作是擦除暂停及继续。在一实例中，NAND阵列操作是自动擦除暂停。在一实例中，NAND阵列操作是编程继续。
在一实例中，NAND阵列操作不是设定特征。在一实例中，NAND阵列操作不是获得特征。在一实例中，NAND阵列操作不是媒体本地总线接口(MLBi)。在一实例中，NAND阵列操作不是增强型媒体本地总线接口(eMLBi)。在一实例中，NAND阵列操作不是编程暂停。在一实例中，NAND阵列操作不是读取唯一身份识别(ID)。在一实例中，NAND阵列操作不是读取参数页。在一实例中，NAND阵列操作不是复位。在一实例中，NAND阵列操作对NAND阵列的裸片进行操作。
在操作1410处，控制器响应于接收到NAND阵列操作而评估NAND阵列的热状况。在一实例中，评估热状况包含从裸片的温度计检索温度。在一实例中，评估热状况包含将量化应用于所述温度。在一实例中，量化选自有限量化集合。在一实例中，评估热状况包含将温度与阈值进行比较。在一实例中，有限量化集合具有两个成员：第一成员，其用于指示热状况超出阈值；及第二成员，其用于指示热状况未超出阈值。
在一实例中，所述阈值是温度范围。在一实例中，第一成员指示温度在所述范围之外且第二成员指示温度在所述范围内。在一实例中，在控制器处通过来自主机装置的MLBi命令来设定所述范围。在一实例中，所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。在一实例中，所述温度范围在1.2摄氏度的分辨率下具有负37摄氏度的下限及115摄氏度的上限。在一实例中，方法1400扩展到还响应于具有在预定值之外的下限及上限的范围设定而停用热状况的评估。
在操作1415处，控制器连同NAND阵列操作的结果一起传递热状况。在一实例中，传递热状况包含以第一成员值或第二成员值来设定状态位。在一实例中，状态位是用于NAND阵列操作的状态寄存器中的位3。在一实例中，直到针对裸片进行复位操作或另一NAND阵列操作才改变状态位。
图15图解说明可在上面执行本文中所论述的技术(例如，方法)中的任一或多者的实例机器1500的框图。在替代实施例中，机器1500可作为独立装置操作或可连接(例如，联网)到其它机器。在联网部署中，机器1500可在服务器机器、客户端机器的容量中或在服务器-客户端网络环境两者中操作。在一实例中，机器1500可充当对等(P2P)(或其它分散式)网络环境中的对等机器。机器1500可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、web器具、IoT装置、汽车系统或者能够执行规定将由所述机器采取的动作的指令(循序或以其它方式)的任一机器。此外，虽然图解说明仅单个机器，但还应将术语“机器”视为包含个别地或联合地执行一组(或多组)指令以执行本文中所论述的方法(例如云计算、软件即服务(SaaS)、其它计算机群集配置)中的任一或多者的任何机器集合。
如本文中所描述的实例可包含逻辑、组件、装置、封装或机构或可由逻辑、组件、装置、封装或机构操作。电路系统是以包含硬件(例如，简单电路、门、逻辑等)的有形实体实施的电路的集合(例如，组)。电路系统成员资格可随着时间及基础硬件可变性而变得灵活。电路系统包含可在操作时单独或以组合形式执行特定任务的成员。在一实例中，电路系统的硬件可被不变地设计成执行特定操作(例如，硬连线)。在一实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含经物理修改(例如，磁性地、电地、可移动地放置质量不变的粒子等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成部分的基础电性质被改变，例如从绝缘体改变为导体或反之亦然。指令使参与的硬件(例如，执行单元或加载机构)能够经由可变连接在硬件中创建电路系统的成员，以在操作时执行特定任务的部分。因此，计算机可读媒体在装置操作时通信地耦合到电路系统的其它组件。在一实例中，物理组件中的任一者可在多于一个电路系统的多于一个成员中使用。举例来说，在操作下，执行单元可在一个时间点在第一电路系统的第一电路中使用且在不同时间由第一电路系统中的第二电路或由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)1500(例如，主机装置105、存储器装置110等)可包含硬件处理器1502(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器1504及静态存储器1506，其中的一些或全部可经由互连链路(例如，总线)1508彼此进行通信。机器1500可进一步包含显示单元1510、字母数字输入装置1512(例如，键盘)及用户接口(UI)导航装置1514(例如，鼠标)。在一实例中，显示单元1510、输入装置1512及UI导航装置1514可为触屏显示器。机器1500可另外包含存储装置(例如，驱动单元)1516、信号产生装置1518(例如，扬声器)、网络接口装置1520及一或多个传感器1516，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器1500可包含输出控制器1528(例如串行(例如，通用串行总线(USB))、并行或者其它有线或无线(例如，红外(IR)、近场通信(NFC)等连接)以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
存储装置1516可包含上面存储体现本文中所描述的技术或功能中的任一或多者或由所述任一或多者利用的一或多组数据结构或指令1524(例如，软件)的机器可读媒体1522。指令1524还可在其由机器1500执行期间完全或至少部分地驻存于主存储器1504内、静态存储器1506内或硬件处理器1502内。在一实例中，硬件处理器1502、主存储器1504、静态存储器1506或存储装置1516中的一者或任何组合可构成机器可读媒体1522。
虽然将机器可读媒体1522图解说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令1524的单个媒体或多个媒体(例如，集中式或分散式数据库或者相关联高速缓冲存储器及服务器)。
术语“机器可读媒体”可包含能够存储、编码或载运由机器1500执行且致使机器1500执行本发明的技术中的任一或多者的指令或者能够存储、编码或载运由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学及磁性媒体。在一实例中，大容量机器可读媒体包括具有具不变(例如，静止)质量的多个粒子的机器可读媒体。因此，大容量机器可读媒体并非暂时性传播信号。大容量机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可装卸磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
指令1524(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储装置1521上，可由存储器1504存取以供由处理器1502使用。存储器1504(例如，DRAM)通常是快速但易失性的，且因此是不同于适于长期存储(包含在处于“关断”状况下时)的存储装置1521(例如，SSD)的类型的存储器件。指令1524或者由用户或机器1500使用中的数据通常加载于存储器1504中以供由处理器1502使用。当存储器1504已满时，可分配来自存储装置1521的虚拟空间以补充存储器1504；然而，由于存储装置1521通常比存储器1504慢且写入速度通常比读取速度慢至少二分之一，因此使用虚拟存储器可由于存储装置等待时间(与存储器1504(例如，DRAM)相比)而极大地降低用户体验。此外，使用存储装置1521的虚拟存储器可极大地减少存储装置1521的可用寿命期。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure GDA0002524158850000181
内核特征“ZRAM”)将存储器的一部分用作经压缩块存储区来避免对存储装置1521进行分页。分页在经压缩块中发生直到有必要将此数据写入到存储装置1521为止。虚拟存储器压缩会增加存储器1504的可用大小，同时减少存储装置1521上的损耗。
针对移动电子装置优化的存储装置或移动存储器件传统上包含MMC固态存储装置(例如，微型安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干个并行接口(例如，8位并行接口)，且通常是可从主机装置装卸且与主机装置分开的组件。相比来说，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度与基于串行ATATM(串行AT(高级技术)附接或SATA)的SSD装置相匹敌。然而，对移动装置性能的需求继续增加，例如以利用增加的网络速度等来完全启用虚拟或增强现实装置。响应于此需求，存储装置已从并行通信接口转变为串行通信接口。包含控制器及固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口来与主机装置通信，从而进一步提高较大读取/写入速度。
指令1524可进一步在通信网络1526上使用传输媒体经由网络接口装置1520利用若干个传送协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)中的任一者来传输及接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、封包数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络及无线数据网络(例如，电气与电子工程师协会(IEEE)802.11系列标准，称为
Figure GDA0002524158850000182
IEEE 802.16系列标准，称为
Figure GDA0002524158850000183
IEEE 802.15.4系列标准)、对等(P2P)网络以及其它。在一实例中，网络接口装置1520可包含一或多个物理插孔(例如，以太网插孔、同轴插孔或电话插口)或者一或多个天线以连接到通信网络1526。在一实例中，网络接口装置1520可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者来无线地通信。术语“传输媒体”应视为包含能够存储、编码或载运由机器1500执行的指令的任何无形媒体，且包含数字或模拟通信信号或其它无形媒体以促进此软件的通信。
额外实例：
实例1是一种用于NAND快闪热警报的NAND装置，所述NAND装置包括：NAND阵列；及控制器，其用于：接收NAND阵列操作；响应于接收到所述NAND阵列操作而评估所述NAND阵列的热状况；及连同所述NAND阵列操作的结果一起传递所述热状况。
在实例2中，实例1的标的物包含，其中所述NAND阵列操作对所述NAND阵列的裸片进行操作。
在实例3中，实例2的标的物包含，其中为了评估所述热状况，所述控制器从所述裸片的温度计检索温度。
在实例4中，实例3的标的物包含，其中为了评估所述热状况，所述控制器将量化应用于所述温度，所述量化选自有限量化集合。
在实例5中，实例4的标的物包含，其中为了评估所述热状况，所述控制器将所述温度与阈值进行比较，且其中所述有限量化集合具有两个成员，第一成员用于指示所述热状况超出所述阈值且第二成员用于指示所述热状况未超出所述阈值。
在实例6中，实例5的标的物包含，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
在实例7中，实例6的标的物包含，其中在所述控制器处通过来自主机装置的媒体本地总线接口命令来设定所述范围。
在实例8中，实例7的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。
在实例9中，实例7到8的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及125摄氏度的上限。
在实例10中，实例7到9的标的物包含，其中所述控制器用于响应于具有在预定值之外的下限及上限的范围设定而停用所述热状况的评估。
在实例11中，实例5到10的标的物包含，其中为了传递所述热状况，所述控制器以第一成员值或第二成员值来设定状态位。
在实例12中，实例11的标的物包含，其中所述状态位是用于所述NAND阵列操作的状态寄存器中的位3。
在实例13中，实例11到12的标的物包含，其中直到针对所述裸片进行复位操作或另一NAND阵列操作才改变所述状态位。
在实例14中，实例1到13的标的物包含，其中所述NAND阵列操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续或编程暂停及继续。
在实例15中，实例1到14的标的物包含，其中所述NAND阵列操作不是以下各项中的一者：设定特征、获得特征、媒体本地总线接口、增强型媒体本地总线接口、读取唯一身份识别、读取参数页或复位。
实例16是一种用于NAND快闪热警报的方法，所述方法包括：在包含NAND阵列的存储装置的控制器处接收NAND阵列操作；由所述控制器响应于接收到所述NAND阵列操作而评估所述NAND阵列的热状况；及由所述控制器连同所述NAND阵列操作的结果一起传递所述热状况。
在实例17中，实例16的标的物包含，其中所述NAND阵列操作对所述NAND阵列的裸片进行操作。
在实例18中，实例17的标的物包含，其中评估热状况包含从所述裸片的温度计检索温度。
在实例19中，实例18的标的物包含，其中评估热状况包含将量化应用于所述温度，所述量化选自有限量化集合。
在实例20中，实例19的标的物包含，其中评估热状况包含将所述温度与阈值进行比较，且其中所述有限量化集合具有两个成员，第一成员用于指示所述热状况超出所述阈值且第二成员用于指示所述热状况未超出所述阈值。
在实例21中，实例20的标的物包含，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
在实例22中，实例21的标的物包含，其中在所述控制器处通过来自主机装置的媒体本地总线接口命令来设定所述范围。
在实例23中，实例22的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。
在实例24中，实例22到23的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及125摄氏度的上限。
在实例25中，实例22到24的标的物包含，响应于具有在预定值之外的下限及上限的范围设定而停用评估热状况。
在实例26中，实例20到25的标的物包含，其中传递所述热状况包含以第一成员值或第二成员值来设定状态位。
在实例27中，实例26的标的物包含，其中所述状态位是用于所述NAND阵列操作的状态寄存器中的位3。
在实例28中，实例26到27的标的物包含，其中直到针对所述裸片进行复位操作或另一NAND阵列操作才改变所述状态位。
在实例29中，实例16到28的标的物包含，其中所述NAND阵列操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续或编程暂停及继续。
在实例30中，实例16到29的标的物包含，其中所述NAND阵列操作不是以下各项中的一者：设定特征、获得特征、媒体本地总线接口、增强型媒体本地总线接口、读取唯一身份识别、读取参数页或复位。
实例31是至少一种机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行实例16到30的任一方法。
实例32是一种包括用于执行实例16到30的任一方法的构件的系统。
实例33是至少一种机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行包括以下各项的操作：在包含NAND阵列的存储装置的控制器处接收NAND阵列操作；由所述控制器响应于接收到所述NAND阵列操作而评估所述NAND阵列的热状况；及由所述控制器连同所述NAND阵列操作的结果一起传递所述热状况。
在实例34中，实例33的标的物包含，其中所述NAND阵列操作对所述NAND阵列的裸片进行操作。
在实例35中，实例34的标的物包含，其中评估热状况包含从所述裸片的温度计检索温度。
在实例36中，实例35的标的物包含，其中评估热状况包含将量化应用于所述温度，所述量化选自有限量化集合。
在实例37中，实例36的标的物包含，其中评估热状况包含将所述温度与阈值进行比较，且其中所述有限量化集合具有两个成员，第一成员用于指示所述热状况超出所述阈值且第二成员用于指示所述热状况未超出所述阈值。
在实例38中，实例37的标的物包含，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
在实例39中，实例38的标的物包含，其中在所述控制器处通过来自主机装置的媒体本地总线接口命令来设定所述范围。
在实例40中，实例39的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。
在实例41中，实例39到40的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及125摄氏度的上限。
在实例42中，实例39到41的标的物包含，其中所述操作包括响应于具有在预定值之外的下限及上限的范围设定而停用评估热状况。
在实例43中，实例37到42的标的物包含，其中传递所述热状况包含以第一成员值或第二成员值来设定状态位。
在实例44中，实例43的标的物包含，其中所述状态位是用于所述NAND阵列操作的状态寄存器中的位3。
在实例45中，实例43到44的标的物包含，其中直到针对所述裸片进行复位操作或另一NAND阵列操作才改变所述状态位。
在实例46中，实例33到45的标的物包含，其中所述NAND阵列操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续或编程暂停及继续。
在实例47中，实例33到46的标的物包含，其中所述NAND阵列操作不是以下各项中的一者：设定特征、获得特征、媒体本地总线接口、增强型媒体本地总线接口、读取唯一身份识别、读取参数页或复位。
实例48是一种用于NAND快闪热警报的系统，所述系统包括：用于在包含NAND阵列的存储装置的控制器处接收NAND阵列操作的构件；用于由所述控制器响应于接收到所述NAND阵列操作而评估所述NAND阵列的热状况的构件；及用于由所述控制器连同所述NAND阵列操作的结果一起传递所述热状况的构件。
在实例49中，实例48的标的物包含，其中所述NAND阵列操作对所述NAND阵列的裸片进行操作。
在实例50中，实例49的标的物包含，其中所述用于评估热状况的构件包含用于从所述裸片的温度计检索温度的构件。
在实例51中，实例50的标的物包含，其中所述用于评估热状况的构件包含用于将量化应用于所述温度的构件，所述量化选自有限量化集合。
在实例52中，实例51的标的物包含，其中所述用于评估热状况的构件包含用于将所述温度与阈值进行比较的构件，且其中所述有限量化集合具有两个成员，第一成员用于指示所述热状况超出所述阈值且第二成员用于指示所述热状况未超出所述阈值。
在实例53中，实例52的标的物包含，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
在实例54中，实例53的标的物包含，其中在所述控制器处通过来自主机装置的媒体本地总线接口命令来设定所述范围。
在实例55中，实例54的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及90摄氏度的上限。
在实例56中，实例54到55的标的物包含，其中所述温度范围在1摄氏度的分辨率下具有负37摄氏度的下限及125摄氏度的上限。
在实例57中，实例54到56的标的物包含用于响应于具有在预定值之外的下限及上限的范围设定而停用评估热状况的构件。
在实例58中，实例52到57的标的物包含，其中所述用于传递所述热状况的构件包含用于以第一成员值或第二成员值来设定状态位的构件。
在实例59中，实例58的标的物包含，其中所述状态位是用于所述NAND阵列操作的状态寄存器中的位3。
在实例60中，实例58到59的标的物包含，其中直到针对所述裸片进行复位操作或另一NAND阵列操作才改变所述状态位。
在实例61中，实例48到60的标的物包含，其中所述NAND阵列操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续或编程暂停及继续。
在实例62中，实例48到61的标的物包含，其中所述NAND阵列操作不是以下各项中的一者：设定特征、获得特征、媒体本地总线接口、增强型媒体本地总线接口、读取唯一身份识别、读取参数页或复位。
实例63是至少一种机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行用于实施实例1到62中的任一者的操作。
实例64是一种包括用于实施实例1到62中的任一者的构件的设备。
实例65是一种用于实施实例1到62中的任一者的系统。
实例66是一种用于实施实例1到62中的任一者的方法。
以上详细说明包含对形成所述详细说明的一部分的附图的参考。所述等图式以图解说明方式展示其中可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。除了所展示或所描述的那些元素之外，这些实例还可包含若干元素。然而，发明人还预期其中仅提供所展示或所描述的那些元素的实例。此外，发明人还预期使用关于特定实例(或者其一或多个方面)或关于本文中所展示或所描述的其它实例(或者其一或多个方面)所展示或所描述的那些元素的任何组合或排列的实例(或者其一或多个方面)。
在本文件中，如在专利文件中常见，使用术语“一(a或an)”来包含一个或多于一个，此独立于“至少一个”或“一或多个”的任何其它例子或使用。在本文件中，除非另有指示，否则使用术语“或”来指非排他性或，使得“A或B”可包含“A但非B”、“B但非A”以及“A及B”。在所附权利要求书中，将术语“包含(including)”及“其中(in which)”用作相应术语“包括(comprising)”及“其中(wherein)”的普通英语等效形式。并且，在所附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除列于技术方案中的此术语之后的那些以外的元素的系统、装置、物品或过程仍被视为归属于所述技术方案的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标记，且并不打算对其对象施加数字要求。
在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如本文件中所使用的术语“水平面”界定为平行于衬底(例如下伏于晶片或裸片下的衬底)的常规平面或表面的平面，而不管所述衬底在任何时间点的实际定向如何。术语“垂直”指垂直于如上文所界定的水平面的方向。相对于衬底的顶部表面或经暴露表面上的常规平面或表面界定例如“在”…“上”、“在”…“上方”及“在”…“下方”等介词，而无论衬底的定向如何；且虽然“在”…“上”打算表明一个结构相对于另一结构(所述一个结构位于所述另一结构“上”)的直接接触(在没有相反的明确指示的情况下)，但术语“在”…“上方”及“在”…“下方”明确地打算识别结构(或层、特征等)的相对放置，所述相对放置明确地包含但不限于所识别的结构之间的直接接触，除非具体识别为如此。类似地，术语“在”…“上方”及“在”…“下方”不限于水平定向，因为结构可在其在某一时间点为所论述的构造的最外部分的情况下“在”所参考结构“上方”，即使此结构相对于所参考结构垂直地而非沿水平定向延伸。
术语“晶片”及“衬底”在本文中用于一般指在上面形成集成电路的任一结构，且还指在集成电路制作的各个阶段期间的此些结构。因此，以上详细说明不应视为具有限制意义，且各种实施例的范围仅由所附权利要求书连同授权此权利要求书的等效物的全部范围来定义。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的垂直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，方向性形容词将相对于上面形成有存储器单元的衬底的表面来采取(即，垂直结构将被视为远离衬底表面延伸，垂直结构的底端将被视为最接近衬底表面的一端且垂直结构的顶端将视为距离衬底表面最远的一端)。
如本文中所使用，例如水平、垂直、法向、平行、竖直等方向性形容词可以指相对定向，且除非另有说明，否则并不打算要求严格遵守特定的几何性质。举例来说，如本文中所使用，垂直结构不必严格垂直于衬底的表面，而是可替代地大体垂直于衬底的表面，且可与衬底的表面形成锐角(例如，介于60度与120度之间等)。
在本文中所描述的一些实施例中，可将不同掺杂配置施加到源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，在此实例中其中的每一者可由多晶硅形成或至少包含多晶硅，其结果使得这些层次(例如，多晶硅等)在暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在于3D半导体装置中形成单体柱的过程中，SGS及CG可形成凹部，而SGD可保持较少凹陷或甚至不凹陷。因此，这些掺杂配置可通过使用蚀刻溶液(例如，四甲基氢氧化铵(TMCH))来使得能够选择性地蚀刻成3D半导体装置中的不同层次(例如，SGS、CG及SGD)。
如本文中所使用，操作存储器单元包含从存储器单元读取、向存储器单元写入或擦除存储器单元。将存储器单元置于既定状态中的操作在本文中称为“编程”且可包含向存储器单元写入或从存储器单元擦除两者(例如，存储器单元可被编程为经擦除状态)。
根据本发明的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传递、调适、导出、定义、利用、修改、应用等)一定数量的损耗循环或损耗状态(例如，记录损耗循环、在存储器装置的操作发生时对其进行计数、跟踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以随每一存储器操作将损耗循环信息提供到存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于损耗循环信息的存储器装置性能改变。存储器装置可接收损耗循环信息且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。
应理解，当将元件称为“在”另一元件“上”、“连接到”另一元件或“与”另一元件“耦合”时，其可直接在所述另一元件上、与所述另一元件直接连接或耦合，或可存在介入元件。相比来说，当将元件称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接与”另一元件“耦合”时，不存在介入元件或层。如果图式中将两个元件展示为有线连接其等，那么所述两个元件可耦合或直接耦合，除非另有指示。
本文中所描述的方法实例可为至少部分地机器或计算机实施的。一些实例可包含以指令编码的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以便执行如以上实例中所描述的方法。此类方法的实施方案可包含代码，例如微代码、汇编语言代码、较高级语言代码等等。此代码可包含计算机可读指令以用于执行各种方法。所述代码可形成计算机程序产品的部分。此外，所述代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含(但不限于)硬盘、可装卸磁盘、可装卸光盘(例如，压缩光盘及数字视频磁盘)、磁带盒、存储器卡或存储器条、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等等。
上文说明打算为说明性而非限制性。举例来说，上文所描述的实例(或者其一或多个方面)可以彼此组合方式使用。例如，所属领域的普通技术人员可在审阅以上说明后即刻使用其它实施例。基于以下理解提交以上说明：其并非将用于解释或限制权利要求书的范围或含义。并且，在以上具体实施方式中，各种特征可分组在一起以简化本发明。此不应解释为意指未主张的所揭示特征对任一技术方案为必要的。而是，发明性标的物可在于少于特定所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一技术方案独立地作为单独实施例，且预期此类实施例可以各种组合或排列来彼此组合。本发明的范围应参考所附权利要求书连同授权此权利要求书的等效物的整个范围一起来确定。

Claims (21)

1.一种用于热警报的存储器控制器，所述存储器控制器经配置以：
执行读取或写入存储器阵列操作，所述读取或写入存储器阵列操作对裸片进行操作；
响应于接收到所述读取或写入存储器阵列操作，从所述裸片的温度计检索所述裸片的温度；
将所述温度的表示保存于状态寄存器的状态位中；
从主机装置接收对所述状态位的询问；及
以来自所述状态位的所述温度的所述表示对来自所述主机装置的所述询问做出响应。
2.根据权利要求1所述的存储器控制器，其中所述温度的所述表示是有限量化集合中的一者。
3.根据权利要求2所述的存储器控制器，其中所述有限量化集合具有两个成员，第一成员用于指示所述温度超出阈值且第二成员用于指示所述温度未超出所述阈值。
4.根据权利要求3所述的存储器控制器，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
5.根据权利要求4所述的存储器控制器，其中在所述存储器控制器处通过来自所述主机装置的媒体本地总线接口命令来设定所述范围。
6.根据权利要求1所述的存储器控制器，其中所述读取或写入操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续，或编程暂停及继续。
7.根据权利要求1所述的存储器控制器，其中所述裸片是存储器阵列中的NAND快闪装置的裸片。
8.一种由存储器装置执行的用于热警报的方法，所述方法包括：
执行读取或写入存储器阵列操作，所述读取或写入存储器阵列操作对所述存储器装置的存储器阵列中的裸片进行操作；
响应于接收到所述读取或写入存储器阵列操作，从所述裸片的温度计检索所述裸片的温度；
将所述温度的表示保存于所述存储器装置的状态寄存器的状态位中；
从主机装置接收针对所述状态位的询问；及
以来自所述状态位的所述温度的所述表示对来自所述主机装置的所述询问做出响应。
9.根据权利要求8所述的方法，其中所述温度的所述表示是有限量化集合中的一者。
10.根据权利要求9所述的方法，其中所述有限量化集合具有两个成员，第一成员用于指示所述温度超出阈值且第二成员用于指示所述温度未超出所述阈值。
11.根据权利要求10所述的方法，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
12.根据权利要求11所述的方法，其中在所述存储器装置处通过来自所述主机装置的媒体本地总线接口命令来设定所述范围。
13.根据权利要求8所述的方法，其中所述读取或写入操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续，或编程暂停及继续。
14.根据权利要求8所述的方法，其中所述裸片是所述存储器阵列中的NAND快闪装置的裸片。
15.一种机器可读媒体，其包含存储器装置中的用于热警报的指令，所述指令在由处理电路系统执行时致使所述存储器装置执行包括以下各项的操作：
执行读取或写入存储器阵列操作，所述读取或写入存储器阵列操作对所述存储器装置的存储器阵列中的裸片进行操作；
响应于接收到所述读取或写入存储器阵列操作，从所述裸片的温度计检索所述裸片的温度；
将所述温度的表示保存于所述存储器装置的状态寄存器的状态位中；
从主机装置接收针对所述状态位的询问；及
以来自所述状态位的所述温度的所述表示对来自所述主机装置的所述询问做出响应。
16.根据权利要求15所述的机器可读媒体，其中所述温度的所述表示是有限量化集合中的一者。
17.根据权利要求16所述的机器可读媒体，其中所述有限量化集合具有两个成员，第一成员用于指示所述温度超出阈值且第二成员用于指示所述温度未超出所述阈值。
18.根据权利要求17所述的机器可读媒体，其中所述阈值是温度范围，并且其中所述第一成员指示所述温度在所述范围之外且所述第二成员指示所述温度在所述范围内。
19.根据权利要求18所述的机器可读媒体，其中在所述存储器装置处通过来自所述主机装置的媒体本地总线接口命令来设定所述范围。
20.根据权利要求15所述的机器可读媒体，其中所述读取或写入操作是以下各项中的一者：读取页、顺序读取高速缓冲存储器、随机读取高速缓冲存储器、最后读取高速缓冲存储器、快速读取、读取重试、移动读取参考、校正性读取、软读取、通道校准、单位软读取、编程、一次性可编程的编程、高速缓冲存储器编程、擦除暂停及继续、自动擦除暂停、编程继续，或编程暂停及继续。
21.根据权利要求15所述的机器可读媒体，其中所述裸片是所述存储器阵列中的NAND快闪装置的裸片。
CN201880078541.2A 2017-11-01 2018-10-25 Nand快闪热警报 Active CN111465986B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/800,958 US10331377B2 (en) 2017-11-01 2017-11-01 NAND flash thermal alerting
US15/800,958 2017-11-01
PCT/US2018/057556 WO2019089350A1 (en) 2017-11-01 2018-10-25 Nand flash thermal alerting

Publications (2)

Publication Number Publication Date
CN111465986A CN111465986A (zh) 2020-07-28
CN111465986B true CN111465986B (zh) 2021-12-14

Family

ID=66243849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880078541.2A Active CN111465986B (zh) 2017-11-01 2018-10-25 Nand快闪热警报

Country Status (3)

Country Link
US (3) US10331377B2 (zh)
CN (1) CN111465986B (zh)
WO (1) WO2019089350A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029316A (ko) * 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
US10331377B2 (en) 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
US11923010B2 (en) 2020-03-24 2024-03-05 Intel NDTM US LLC Flash memory chip that modulates its program step voltage as a function of chip temperature
US11309052B2 (en) * 2020-08-25 2022-04-19 Micron Technology, Inc. Read voltage calibration for copyback operation
US11941270B2 (en) 2022-04-04 2024-03-26 Western Digital Technologies, Inc. Data storage device with die-based enhanced thermal management

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US7500078B2 (en) 2006-08-25 2009-03-03 Dell Products L.P. Thermal control of memory modules using proximity information
US7916524B2 (en) * 2007-06-26 2011-03-29 Qimonda Ag Program method with locally optimized write parameters
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP5960269B2 (ja) 2011-09-30 2016-08-02 インテル コーポレイション メモリ装置、制御方法、メモリコントローラ及びメモリシステム
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US20150092488A1 (en) 2013-09-27 2015-04-02 Yogesh Wakchaure Flash memory system endurance improvement using temperature based nand settings
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102251810B1 (ko) * 2014-09-30 2021-05-13 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
US10088880B2 (en) 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US9977487B2 (en) 2015-09-22 2018-05-22 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives
US10331377B2 (en) 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting

Also Published As

Publication number Publication date
US20190129648A1 (en) 2019-05-02
CN111465986A (zh) 2020-07-28
WO2019089350A1 (en) 2019-05-09
US10599362B2 (en) 2020-03-24
US20200019337A1 (en) 2020-01-16
US10331377B2 (en) 2019-06-25
US10891072B2 (en) 2021-01-12
US20200301601A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
CN111433752B (zh) Nand装置及其操作方法
CN111801739B (zh) 基于主机io操作的读取电压校准
CN111758091B (zh) 单电平单元高速缓存管理
CN111164565B (zh) 受管理的nvm自适应高速缓冲存储器管理
CN111465986B (zh) Nand快闪热警报
CN111183481B (zh) 数据损坏的安全擦除
US11610632B2 (en) NAND temperature data management
CN113994432A (zh) 快闪存储器块报废策略
CN112400206B (zh) 温度敏感性nand编程
CN111213208B (zh) 擦除页面检查
CN111433753A (zh) 动态l2p高速缓存
CN113366575A (zh) 使用nand存储器阵列的物理不可复制函数(puf)
CN111133410B (zh) 快闪存储器及其管理方法
CN113380305B (zh) 电荷损失补偿
CN111201571B (zh) 在高热条件下提高nand性能
CN111684529B (zh) 读取重试暂存空间

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant