CN111463291A - 双向tvs二极管及其制备方法 - Google Patents
双向tvs二极管及其制备方法 Download PDFInfo
- Publication number
- CN111463291A CN111463291A CN201910048422.9A CN201910048422A CN111463291A CN 111463291 A CN111463291 A CN 111463291A CN 201910048422 A CN201910048422 A CN 201910048422A CN 111463291 A CN111463291 A CN 111463291A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- type semiconductor
- type
- injection region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 238000002347 injection Methods 0.000 claims abstract description 50
- 239000007924 injection Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种双向TVS二极管及其制备方法，所述双向TVS二极管包括：衬底；N型半导体层，包括第一N型半导体层及第二N型半导体层，第一N型半导体层和第二N型半导体层为n+掺杂，第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度；P型注入区，包括第一P型注入区及第二P型注入区，第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度；电极，包括第一电极及第二电极；钝化层，包括第一钝化层及第二钝化层，所述第一电极贯穿第一钝化层设置，第二电极贯穿第二钝化层设置。本发明的TVS二极管通过优化N型半导体层和P型注入区的结构，大大提高了二极管的抗静电性能，减小了雪崩击穿现象，提高了器件可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种双向TVS二极管及其制备方法。
背景技术
长期以来，在半导体器件制造领域，人们在结构设计、成本降低、可靠性、提高产品的性价比等方面作出了不懈的努力。当今TVS二极管芯片制造中较先进的技术是采用一种低电阻率的N型双磨单晶片进行制备，其工艺步骤为：酸洗、清洗、扩散、刻槽、玻璃钝化、化学镀、合金、化学镀、蒸金、测试、划片、裂片等。
现有技术中的TVS二极管在各种接口段总是会存在各种意想不到的浪涌和静电，浪涌和静电会导致TVS二极管的雪崩击穿现象，大大降低了TVS二极管的可靠性。
因此，针对上述技术问题有必要提供一种双向TVS二极管及其制备方法。
发明内容
有鉴于此，本发明的目的在于提供一种双向TVS二极管及其制备方法。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种双向TVS二极管，所述双向TVS二极管包括：
衬底；
位于所述衬底上的N型半导体层，所述N型半导体层包括位于衬底上的第一N型半导体层及位于第一N型半导体层上的第二N型半导体层，所述第一N型半导体层和第二N型半导体层为n+掺杂，第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度；
位于N型半导体层中的P型注入区，所述P型注入区包括形成于第一N型半导体层中的第一P型注入区及形成于第二N型半导体层中且贯穿第二N型半导体层的第二P型注入区，所述第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度；
电极，包括位于所述第二P型注入区上的第一电极及贯穿衬底设置的第二电极；
钝化层，包括位于第二N型半导体层上方的第一钝化层及位于衬底下方的第二钝化层，所述第一电极贯穿第一钝化层设置，第二电极贯穿第二钝化层设置。
作为本发明的进一步改进，所述第一N型半导体层的掺杂浓度为5E15cm-3～9E16cm-3，第二N型半导体层的掺杂浓度为5E14cm-3～9E15cm-3。
作为本发明的进一步改进，所述第一N型半导体层厚度为第二N型半导体层厚度的1～10倍。
作为本发明的进一步改进，所述第一P型注入区的p+离子注入浓度为5E15cm-3～9E16cm-3，所述第二P型注入区的p+离子注入浓度为5E14cm-3～9E15cm-3。
作为本发明的进一步改进，所述第二P型注入区深度为第一P型注入区深度的1～5倍。
作为本发明的进一步改进，所述第一P型注入区的宽度大于第二P型注入区的宽度。
本发明另一实施例提供的技术方案如下：
一种双向TVS二极管的制备方法，所述制备方法包括：
提供衬底；
在衬底上外延生长n+掺杂的第一N型半导体层，并在第一N型半导体层上通过p+离子注入形成第一P型注入区；
在第一N型半导体层上外延生长n+掺杂的第二N型半导体层，并在第二N型半导体层上通过p+离子注入形成第二P型注入区；
在第二N型半导体层上方和衬底下方分别外延生长第一钝化层和第二钝化层；
通过光刻工艺，分别形成位于所述第二P型注入区上的第一电极及贯穿衬底设置的第二电极；
其中，所述第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度，所述第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度。
作为本发明的进一步改进，所述第一N型半导体层的掺杂浓度为5E15cm-3～9E16cm-3，第二N型半导体层的掺杂浓度为5E14cm-3～9E15cm-3。
作为本发明的进一步改进，所述第一P型注入区的p+离子注入浓度为5E15cm-3～9E16cm-3，所述第二P型注入区的p+离子注入浓度为5E14cm-3～9E15cm-3。
本发明的有益效果是：
本发明的TVS二极管通过优化N型半导体层和P型注入区的结构，大大提高了二极管的抗静电性能，减小了雪崩击穿现象，提高了器件可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中双向TVS二极管的结构示意图；
图2为本发明中双向TVS二极管制备方法的流程示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所作出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
参图1所示，本发明公开了一种双向TVS二极管，包括：
衬底10；
位于衬底上的N型半导体层，N型半导体层包括位于衬底上的第一N型半导体层21及位于第一N型半导体层上的第二N型半导体层22，第一N型半导体层21和第二N型半导体层22为n+掺杂，且第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度；
位于N型半导体层中的P型注入区，P型注入区包括形成于第一N型半导体层21中的第一P型注入区31及形成于第二N型半导体层22中且贯穿第二N型半导体层的第二P型注入区32，第二P型注入区32中的p+离子注入浓度大于第一P型注入区31中的p+离子注入浓度；
电极，包括位于第二P型注入区上的第一电极41及贯穿衬底设置的第二电极42；
钝化层，包括位于第二N型半导体层上方的第一钝化层51及位于衬底下方的第二钝化层52，第一电极41贯穿第一钝化层51设置，第二电极42贯穿第二钝化层52设置。
优选地，本发明中第一N型半导体层的掺杂浓度为5E15cm-3～9E16cm-3，第二N型半导体层的掺杂浓度为5E14cm-3～9E15cm-3，第一N型半导体层厚度为第二N型半导体层厚度的1～10倍。
优选地，本发明中第一P型注入区的p+离子注入浓度为5E15cm-3～9E16cm-3，第二P型注入区的p+离子注入浓度为5E14cm-3～9E15cm-3，第二P型注入区深度为第一P型注入区深度的1～5倍，且第一P型注入区的宽度大于第二P型注入区的宽度。
参图2所示，本发明还公开了一种双向TVS二极管的制备方法，包括：
S1、提供衬底；
S2、在衬底上外延生长n+掺杂的第一N型半导体层，并在第一N型半导体层上通过p+离子注入形成第一P型注入区；
S3、在第一N型半导体层上外延生长n+掺杂的第二N型半导体层，并在第二N型半导体层上通过p+离子注入形成第二P型注入区；
S4、在第二N型半导体层上方和衬底下方分别外延生长第一钝化层和第二钝化层；
S5、通过光刻工艺，分别形成位于第二P型注入区上的第一电极及贯穿衬底设置的第二电极；
其中，第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度，第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度。
进一步地，该双向TVS二极管还可通过塑封材料塑封于陶瓷壳体中，并通过金属接头将两个电极引出至壳体外部，塑封工艺为现有技术中的工艺，此处不再进行详细说明。
如在本发明的一具体实施例中，第一N型半导体层的掺杂浓度为1E16cm-3，第二N型半导体层的掺杂浓度为1E15cm-3，第一N型半导体层厚度为第二N型半导体层厚度的5倍，第一N型半导体层和第二N型半导体层的厚度分别为2500nm和500nm。
另外，第一P型注入区的p+离子注入浓度为1E16cm-3，第二P型注入区的p+离子注入浓度为1E15cm-3，第二P型注入区深度为第一P型注入区深度的2倍，即第一P型注入区深度为250nm，第二P型注入区的深度为500nm，且第一P型注入区的宽度略大于第二P型注入区的宽度。
经测试，本实施例中TVS二极管的结电容可达到4pF左右，抗静电能力能够从现有技术中的1000V以上提升至1500V以上，大大降低了二极管的击穿现象。
由以上技术方案可以看出，本发明具有以下有益效果：
本发明的TVS二极管通过优化N型半导体层和P型注入区的结构，大大提高了二极管的抗静电性能，减小了雪崩击穿现象，提高了器件可靠性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种双向TVS二极管，其特征在于，所述双向TVS二极管包括：
衬底；
位于所述衬底上的N型半导体层，所述N型半导体层包括位于衬底上的第一N型半导体层及位于第一N型半导体层上的第二N型半导体层，所述第一N型半导体层和第二N型半导体层为n+掺杂，第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度；
位于N型半导体层中的P型注入区，所述P型注入区包括形成于第一N型半导体层中的第一P型注入区及形成于第二N型半导体层中且贯穿第二N型半导体层的第二P型注入区，所述第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度；
电极，包括位于所述第二P型注入区上的第一电极及贯穿衬底设置的第二电极；
钝化层，包括位于第二N型半导体层上方的第一钝化层及位于衬底下方的第二钝化层，所述第一电极贯穿第一钝化层设置，第二电极贯穿第二钝化层设置。
2.根据权利要求1所述的双向TVS二极管，其特征在于，所述第一N型半导体层的掺杂浓度为5E15cm-3～9E16cm-3，第二N型半导体层的掺杂浓度为5E14cm-3～9E15cm-3。
3.根据权利要求2所述的双向TVS二极管，其特征在于，所述第一N型半导体层厚度为第二N型半导体层厚度的1～10倍。
4.根据权利要求1所述的双向TVS二极管，其特征在于，所述第一P型注入区的p+离子注入浓度为5E15cm-3～9E16cm-3，所述第二P型注入区的p+离子注入浓度为5E14cm-3～9E15cm-3。
5.根据权利要求4所述的双向TVS二极管，其特征在于，所述第二P型注入区深度为第一P型注入区深度的1～5倍。
6.根据权利要求4所述的双向TVS二极管，其特征在于，所述第一P型注入区的宽度大于第二P型注入区的宽度。
7.一种双向TVS二极管的制备方法，其特征在于，所述制备方法包括：
提供衬底；
在衬底上外延生长n+掺杂的第一N型半导体层，并在第一N型半导体层上通过p+离子注入形成第一P型注入区；
在第一N型半导体层上外延生长n+掺杂的第二N型半导体层，并在第二N型半导体层上通过p+离子注入形成第二P型注入区；
在第二N型半导体层上方和衬底下方分别外延生长第一钝化层和第二钝化层；
通过光刻工艺，分别形成位于所述第二P型注入区上的第一电极及贯穿衬底设置的第二电极；
其中，所述第一N型半导体层的掺杂浓度高于第二N型半导体层的掺杂浓度，所述第二P型注入区中的p+离子注入浓度大于第一P型注入区中的p+离子注入浓度。
8.根据权利要求7所述的制备方法，其特征在于，所述第一N型半导体层的掺杂浓度为5E15cm-3～9E16cm-3，第二N型半导体层的掺杂浓度为5E14cm-3～9E15cm-3。
9.根据权利要求7所述的双向TVS二极管，其特征在于，所述第一P型注入区的p+离子注入浓度为5E15cm-3～9E16cm-3，所述第二P型注入区的p+离子注入浓度为5E14cm-3～9E15cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910048422.9A CN111463291A (zh) | 2019-01-18 | 2019-01-18 | 双向tvs二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910048422.9A CN111463291A (zh) | 2019-01-18 | 2019-01-18 | 双向tvs二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111463291A true CN111463291A (zh) | 2020-07-28 |
Family
ID=71679757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910048422.9A Withdrawn CN111463291A (zh) | 2019-01-18 | 2019-01-18 | 双向tvs二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463291A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
| CN206742244U (zh) * | 2017-03-20 | 2017-12-12 | 苏州矽航半导体有限公司 | 一种单向低电容tvs二极管 |
| CN208111441U (zh) * | 2017-12-29 | 2018-11-16 | 杭州士兰集成电路有限公司 | 双向低电容tvs器件 |
-
2019
- 2019-01-18 CN CN201910048422.9A patent/CN111463291A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206742244U (zh) * | 2017-03-20 | 2017-12-12 | 苏州矽航半导体有限公司 | 一种单向低电容tvs二极管 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
| CN208111441U (zh) * | 2017-12-29 | 2018-11-16 | 杭州士兰集成电路有限公司 | 双向低电容tvs器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104851919A (zh) | 双向穿通半导体器件及其制造方法 | |
| CN109545842B (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN103035746A (zh) | 一种恒流二极管及其制造方法 | |
| KR101592232B1 (ko) | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 | |
| CN104103514A (zh) | 一种垂直沟道恒流二极管制造方法 | |
| CN105321994B (zh) | 一种氮化镓二极管及其制备方法 | |
| US10340409B2 (en) | Compensated photonic device structure and fabrication method thereof | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| KR101016183B1 (ko) | Ｔｖｓ급 제너 다이오드 및 그 제조 방법 | |
| CN101752429A (zh) | 高稳定性齐纳二极管及其制造方法 | |
| CN111463291A (zh) | 双向tvs二极管及其制备方法 | |
| CN209675316U (zh) | 一种太阳电池 | |
| CN109686804B (zh) | InGaAs探测器芯片及其制备方法 | |
| CN208189590U (zh) | 单向低电容tvs器件 | |
| CN208111441U (zh) | 双向低电容tvs器件 | |
| CN113725213B (zh) | 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法 | |
| CN205428944U (zh) | 一种薄膜晶体管和显示装置 | |
| CN111463292A (zh) | 隔离式双向tvs二极管及其制备方法 | |
| CN110504324B (zh) | 一种高压瞬态电压抑制二极管 | |
| JPS5936836B2 (ja) | 非晶質薄膜太陽電池 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN102569427A (zh) | 电压控制变容器及其制备方法 | |
| CN103579297A (zh) | 一种高压肖特基二极管 | |
| DE10357796B4 (de) | Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200728 |