CN111463170A - 集成电路版本控制单元及控制电路以及修改方法 - Google Patents

Abstract

本发明揭示了一种集成电路版本控制单元及控制电路以及修改方法，所述版本控制单元包括金属及过孔串联分支、金属并联分支及过孔并联分支；金属及过孔串联分支、金属并联分支及过孔并联分支并联；金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接；每层金属层及过孔均预留切断的位置；金属并联分支包括若干并联的金属分支，各金属分支分别设有缺口；过孔并联分支包括若干并联的过孔分支；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置。本发明提出的集成电路版本控制单元及控制电路以及修改方法，可提高集成电路版本控制信息修改的便捷性，提高工作效率。

Description

集成电路版本控制单元及控制电路以及修改方法

技术领域

本发明属于集成电路技术领域，涉及一种集成电路工程修改方法，尤其涉及一种集成电路版本控制单元及控制电路以及修改方法。

背景技术

目前集成电路设计生命周期主要包括设计、制造、封装测试。其中设计和制造的分界点以设计公司向集成电路代工厂提供版图数据为区分。通常代工厂获得设计公司数据确认后即开始根据版图数据制作掩模版并制作集成电路。

在集成电路设计流程中,工程修改(Engineering Change Order,ECO)指通过人工的方法修改设计工具综合产生的网表并重新进行后端布局布线、时序验证、物理验证并产生最终提供给代工厂的制造数据。实施工程修改可以通过较小的代价、较短的迭代周期来修正小范围的芯片设计错误。工程修改通常可以在两个阶段实施：

(1)芯片设计阶段。在该阶段实施工程修改可以节约完整的设计综合、布局布线、寄生提取、时序验证的设计迭代(依据设计规模从几天到数月不等)。该阶段的工程修改自由度较大，可以修改所有的版图资源。

(2)芯片制造完成后。该阶段的工程修改可以节约掩膜版制造成本。掩膜版精度极高，代价不菲，一套完整的芯片制造数据通常需要数十层掩膜版(最新的7nm工艺一套掩膜版数量高达百层)。如果可以通过只修改数层版图(通常是金属及过孔，统称走线资源)达到修改设计的目的，则可以大大降低成本。仅依靠金属层掩膜版修改完成的工程修改需要在设计之初预留好备用的器件，这样在工程修改时可以通过修改金属层把备用器件融入到主电路中。

研发人员通常希望可以通过一定的方式来获取不同工程更改芯片的版本信息来进行物料管理及软件配置优化。这些版本信息可以通过以下几种方式标志，但是都不可避免存在一些问题。

(1)封装版本。在封装阶段可以在芯片表面为不同版本工程修改的芯片印制对应文字信息。但是对于未封装的裸片无法实施有效的版本控制；另外，某些特殊需求的产品在组装时出于防水、防尘、抗老化等考虑会对电路板进行灌胶，灌胶后无法通过封装判断芯片版本；此外，不同工程修改后的芯片在配置时可能存在细微差异，封装上标志的信息无法被软件读取，故无法针对不同工程修改版本的芯片进行差异化配置。

(2)eFulse或EPROM/Flash烧录版本信息。在芯片测试阶段可以在自动化测试过程中对芯片内部eFuse或EPROM/Flash中特定位置烧录对应的工程修改版本信息，后续可以通过读取特定位置的内容来判断对应的工程修改版本信息。然而无论是eFuse还是Flash值只能在自动化测试时烧录，对于未经烧录的芯片无法判断其版本。并且eFuse需要增加单独IP模块，EPROM/Flash则需要特殊工艺或者在封装时将所需芯片裸片及Flash裸片合封在同一封装内，普适性较差。

(3)在工程修改时在进行原定工程修改之外额外修改电路中预留版本标志位的网表信息，然后依靠EDA工具进行布局布线来生成所需设计文件。如前所述，工具进行工程修改的布局布线依赖于事先预留的备用器件。备用器件通常分散于芯片各处，可能离所需修改的位置较远，需要修改较多的走线资源。此外，修改版本标志的走线资源和修改原定工程修改的走线资源不一定完全一致。极有可能为了修改版本标志而消耗额外的走线资源，提高工程修改的成本。

中国专利“一种集成电路工程修改时减少改动层数的方法(CN106709154A)”提供了一种只需修改单层过孔即可完成修改的方案。如图1所示，该方案在集成电路设计时引入硬模块单元，在硬模块单元中布置若干缺省值修改单元，每个缺省值修改单元的输出任意位都可以独立设定为‘0’或‘1’，因此对于任意寄存器的缺省值或者模拟模块的参数都可以调用该硬模块单元，缺省值修改单元的布线都位于同一金属层上，在进行ECO时只需要修改一层过孔层或者一层金属层，可以大幅减少重新制版的成本，并且可以减少代工厂修改掩膜的时间，提高工程修改的效率。

图2示出的是采用该发明提供的方法在工程修改时的示意图，与拉低单元相连接的金属线和与拉高单元相连接的金属线位于金属层2，缺省值修改单元的输出高电平走线H[n]、输出低电平走线L[n]、输入走线I[n]和输出走线O[n]线路都位于金属层3。该例示了对O[4]和O[1]进行修改，以对O[4]修改的为例：在A1处将连接L[4]和与拉低单元相连接的金属线的过孔断开，并在A2处增加一个过孔将I[4]和与拉高单元相连接的金属线相连接。对O[1]的修改与O[4]类似。通过该实施例说明无论有多少组缺省值修改单元需要被修改都只需修改同一过孔层即可实现，因此可以大幅减少因改版带来的成本。

然而该发明修改输出值时必须修改预设的金属层，如上述实施中的金属层2到金属层3之间的过孔。如果预定的工程修改所需更改的走线资源不包含金属层2到金属层3之间的过孔，则为了变更其输出需要额外修改金属层2到金属层3之间的过孔，造成工程修改成本上升。

有鉴于此，如今迫切需要设计一种新的集成电路版本信息调整方式，以便克服现有集成电路版本信息调整方式存在的上述至少部分缺陷。

发明内容

本发明提供一种集成电路版本控制单元及控制电路以及修改方法，可提高集成电路版本控制信息修改的便捷性，提高工作效率。

为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：

一种集成电路版本控制单元，所述版本控制单元包括：金属及过孔串联分支、金属并联分支及过孔并联分支；

所述金属及过孔串联分支、金属并联分支及过孔并联分支并联，各分支的输出相互连接，形成版本控制单元的输出；

所述金属及过孔串联分支的第一端连接拉低单元，金属并联分支的第一端及过孔并联分支的输入连接拉高单元；

所述金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接，最后通过金属层连接输出；所述金属及过孔串联分支中的金属层与所述金属并联分支中的金属层直接连接；每层金属层及过孔均预留切断的位置；

所述金属并联分支包括若干并联的金属分支，各金属分支分别连接所述拉高单元，各金属分支分别设有缺口；

所述过孔并联分支包括若干并联的过孔分支，各过孔分支分别连接所述拉高单元；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置，金属重叠部分满足放置过孔后所需的物理设计规则。

作为本发明的一种实施方式，所述金属并联分支包括n个金属分支，各金属分支包括一层金属层，分别记为：第一金属层、第二金属层、…、第n-1金属层、第n金属层；其中，n≥2；

所述过孔并联分支包括n-1个过孔分支，第i过孔分支包括第i金属层、第i+1金属层；其中，i为整数，1≤i≤n-1；第i金属层与第i+1金属层之间设有第i个过孔。

作为本发明的一种实施方式，n＝4。

根据本发明的另一个方面，采用如下技术方案：

一种集成电路版本控制电路，所述集成电路版本控制电路包括至少一上述集成电路版本控制单元以及一编码器；各集成电路版本控制单元分别连接所述编码器。

根据本发明的又一个方面，采用如下技术方案：

一种利用上述集成电路版本控制单元的修改集成电路版本控制信息方法，所述方法包括：

根据控制版本信息在设定过孔位置设置过孔，在金属及过孔串联分支的设定预留切断的位置切断。

作为本发明的一种实施方式，所述方法包括：通过编码器接收各版本控制单元输入的数据，经过编码后输出版本信息。

本发明的有益效果在于：本发明提出的集成电路版本控制单元及控制电路以及修改方法，可提高集成电路版本控制信息修改的便捷性，提高工作效率。

附图说明

图1为现有技术一实施方式中硬模块单元的示意图。

图2为现有技术一实施方式中用硬模块单元实现metal only ECO的示意图。

图3为本发明一实施例中版本控制单元的组成示意图。

图4为本发明一实施例中版本控制单元修改示意图。

图5为本发明一实施例中工程修改版本控制编码示意图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。

本发明揭示了一种集成电路版本控制单元，图3为本发明一实施例中版本控制单元的组成示意图；请参阅图3，在本发明的一实施例中，所述版本控制单元包括：金属及过孔串联分支1、金属并联分支3及过孔并联分支5。所述金属及过孔串联分支1、金属并联分支3及过孔并联分支5并联，各分支的输出相互连接，形成版本控制单元的输出。所述金属及过孔串联分支1的第一端连接拉低单元7，金属并联分支3的第一端及过孔并联分支5的输入连接拉高单元9。

所述金属及过孔串联分支1包括依次串联的若干金属及若干过孔，各金属及过孔间隔连接，最后通过金属连接输出；所述金属及过孔串联分支1中的金属与所述金属并联分支中的金属直接连接；每层金属及过孔均预留切断的位置。所述金属并联分支3包括若干并联的金属分支30，各金属分支30分别连接所述拉高单元9，各金属分支30分别设有缺口。所述过孔并联分支5包括若干并联的过孔分支50，各过孔分支50分别连接所述拉高单元9；每层过孔分支50包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置，金属重叠部分满足放置过孔后所需的物理设计规则。

在本发明的一实施例中，所述金属并联分支包括n个金属分支，各金属分支包括一层金属，分别记为：第一金属、第二金属、…、第n-1金属、第n金属；其中，n≥2。所述过孔并联分支包括n-1个过孔分支，第i过孔分支包括第i金属、第i+1金属；其中，i为整数，1≤i≤n-1；第i金属与第i+1金属之间设有第i个过孔。在一实施例中，n＝4，当然n还可以为5、6、7、8、9、12、15等等。

本发明只需通过修改任意一层金属或过孔即可实现版本变更。此外，该版本控制信息修改方案可以完全利用原定工程修改所需的走线资源，包括金属及过孔，无需额外代价。该方案包括工程修改版本控制单元的实现(图3)以及利用该单元实现的版本控制方案(图5)。

图3为以四层金属三层过孔互联工艺示出了工程修改版本控制单元的实现的平面图。图3自下向上分为三大部分：金属及过孔串联分支1、金属并联分支3、过孔并联分支5，这三大分支组成并联结构，各分支的输出相互连接形成工程修改版本控制单元的输出。

金属及过孔串联分支包括与拉低单元7依次串联相连的第一金属层M1、第一过孔V1(用来连接第一金属层M1及第二金属层M2)、第二金属层M2、第二过孔V2(用来连接第二金属层M2及第三金属层M3)……依次连接直到第四金属层M4并连接到输出。每层金属及过孔均预留切断的位置，如图3所示，依次为第一预留切断位置S_M1、第二预留切断位置S_V1、第三预留切断位置S_M2、第四预留切断位置S_V2、第五预留切断位置S_M3、第六预留切断位置S_V3、第七预留切断位置S_M4。

金属并联分支包括与拉高单元2相连的四条并联支路，分别为第一并联支路(设有第一金属层M1)、第二并联支路(设有第二金属层M2)、第三并联支路(设有第三金属层M3)、第四并联支路(设有第四金属层M4)。四条支路的输入分别于拉高单元9相连接，第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4分别设有第一缺口P_M1、第二缺口P_M2、第三缺口P_M3、第四缺口P_M4(如图3所示)。四层金属层可通过第四金属层M4连接到输出。

过孔并联分支包括与拉高单元9相连的三条并联支路，分别为第五并联支路、第六并联支路、第七并联支路。第五并联支路包括第一金属层M1、第二金属层M2，第一金属层M1、第二金属层M2设有第一重叠区域P_V1；第六并联支路包括第二金属层M2、第三金属层M3，第二金属层M2、第三金属层M3设有第二重叠区域P_V2；第三并联支路包括第三金属层M3、第四金属层M4，第三金属层M3、第四金属层M4设有第三重叠区域P_V3。第一重叠区域P_V1、第二重叠区域P_V2、第三重叠区域P_V3分别预留放置第一过孔V1、第二过孔V2、第三过孔V3的位置，金属重叠部分满足放置过孔后所需的物理设计规则。

如图4所示，工程修改前，版本控制单元处于初始状态，即输出通过串联分支与下拉单元连接，金属并联分支及过孔并联分支与上拉单元呈现断开状态，故版本控制单元输出为‘0’。如发生工程修改，并假设原定工程修改只修改过孔V1，那么可以将串联分支中S_V1去除，并将过孔并联分支中P_V1位置加入V1。这样可以让原本通过串联分支与拉低单元相连的输出断开，并让原本与拉高单元断开的过孔并联分支中的P_V1所在支路与输出相连。因此输出为‘1’。

类似地，可以通过断开串联支路中的任意S_M1、S_V1、S_M2、S_V2、S_M3、S_V3、S_M4点，并连接并联支路中的对应P_M1、P_V1、P_M2、P_V2、P_M3、P_V3、P_M4点来实现将原本为‘0’的输出改为‘1’。

本发明中工程修改版本控制单元的核心在于包含通过任意层金属或过孔断开的串联分支及可通过任意层金属或过孔连接的并联分支组成的拓扑结构。任何满足该拓扑关系的形状、位置变化均应视为本发明内容。包括但不仅限于调整串联分支中金属级联顺序、将并联分支中多层金属层叠在一起、合并过孔并联分支及金属并联分支等。

本发明揭示一种利用上述集成电路版本控制单元的修改集成电路版本控制信息方法，所述方法包括：根据控制版本信息在设定过孔位置设置过孔，在金属及过孔串联分支的设定预留切断的位置切断。在一实施例中，所述方法包括：通过编码器接收各版本控制单元输入的数据，经过编码后输出版本信息。

本发明还一种集成电路版本控制电路，所述集成电路版本控制电路包括至少一上述集成电路版本控制单元以及一编码器；各集成电路版本控制单元分别连接所述编码器。

需要注意的是，图3所示的工程修改版本控制单元的输出只能实现一次从初始‘0’到‘1’的修改。一旦修改为‘1’后无法再次修改为‘0’。为了标志多次工程修改需要多个版本控制单元及外围辅助电路配合实现。图5以4位版本输出为例，显示了由16个版本控制单元及温度计码到二进制码的编码电路组成的完整工程修改板块控制电路的实现。编码电路由加法器组成，将16个工程修改版本控制单元的输出相加，并输出对应的二级制编码。初始状态下所有的16个版本控制单元输出均为‘0’，则编码器输入为16’0000_0000_0000_0000，因此编码器输出为4’b000；第1次工程修改时将版本控制单元[0]输出改为‘1’，编码器输出为4’b001；第2次工程修改时将版本控制单元[1]输出改为‘1’，则编码器输入为16’b0000_0000_0000_0011，编码器输出为4’b010。依次类推，在本发明的一实施例中，利用图5示的电路共可以标志16个不同版本(初始版本及15次工程修改版本)。

综上所述，本发明提出的集成电路版本控制单元及控制电路以及修改方法，可提高集成电路版本控制信息修改的便捷性，提高工作效率。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (6)

1.一种集成电路版本控制单元，其特征在于，所述版本控制单元包括：金属及过孔串联分支、金属并联分支及过孔并联分支；

所述金属及过孔串联分支、金属并联分支及过孔并联分支并联，各分支的输出相互连接，形成版本控制单元的输出；

所述金属及过孔串联分支的第一端连接拉低单元，金属并联分支的第一端及过孔并联分支的输入连接拉高单元；

所述金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接，最后通过金属层连接输出；所述金属及过孔串联分支中的金属层与所述金属并联分支中的金属层直接连接；每层金属层及过孔均预留切断的位置；

所述金属并联分支包括若干并联的金属分支，各金属分支分别连接所述拉高单元，各金属分支分别设有缺口；

所述过孔并联分支包括若干并联的过孔分支，各过孔分支分别连接所述拉高单元；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置，金属重叠部分满足放置过孔后所需的物理设计规则。

2.根据权利要求1所述的集成电路版本控制单元，其特征在于：

所述金属并联分支包括n个金属分支，各金属分支包括一层金属层，分别记为：第一金属层、第二金属层、…、第n-1金属层、第n金属层；其中，n≥2；

所述过孔并联分支包括n-1个过孔分支，第i过孔分支包括第i金属层、第i+1金属层；其中，i为整数，1≤i≤n-1；第i金属层与第i+1金属层之间设有第i个过孔。

3.根据权利要求2所述的集成电路版本控制单元，其特征在于：

n＝4。

4.一种集成电路版本控制电路，其特征在于：所述集成电路版本控制电路包括至少一权利要求1至3任一所述集成电路版本控制单元以及一编码器；各集成电路版本控制单元分别连接所述编码器。

5.一种利用权利要求1至3任一所述集成电路版本控制单元的修改集成电路版本控制信息方法，其特征在于，所述方法包括：

根据控制版本信息在设定过孔位置设置过孔，在金属及过孔串联分支的设定预留切断的位置切断。

6.根据权利要求5所述的修改集成电路版本控制信息方法，其特征在于：

所述方法包括：通过编码器接收各版本控制单元输入的数据，经过编码后输出版本信息。

Images