CN111462793A - 数据存储系统及其预充电策略设置方法 - Google Patents

数据存储系统及其预充电策略设置方法 Download PDF

Info

Publication number
CN111462793A
CN111462793A CN201911133470.4A CN201911133470A CN111462793A CN 111462793 A CN111462793 A CN 111462793A CN 201911133470 A CN201911133470 A CN 201911133470A CN 111462793 A CN111462793 A CN 111462793A
Authority
CN
China
Prior art keywords
precharge
policy
scheme
signal
strategy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911133470.4A
Other languages
English (en)
Other versions
CN111462793B (zh
Inventor
朴赞辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111462793A publication Critical patent/CN111462793A/zh
Application granted granted Critical
Publication of CN111462793B publication Critical patent/CN111462793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

本文描述了数据存储系统及其预充电策略设置方法。一种数据存储系统包括：存储器装置，包括耦合到多个行线的多个存储器单元，并且被配置为通过至少一个端口与主机装置通信；以及存储器控制器，被配置为根据预充电控制信号来选择第一预充电策略和第二预充电策略中的一个，并且根据所选择的预充电策略、基于行线的访问地址来控制行线，其中在第一预充电策略下，第一预充电方案和第二预充电方案中的一个被应用，并且在第二预充电策略下，第一预充电方案和第二预充电方案两者在不同的时间被应用。

Description

数据存储系统及其预充电策略设置方法
相关申请的交叉引用
本申请要求于2019年1月18日在韩国知识产权局提交的韩国专利申请号10-2019-0006686的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例一般地涉及半导体集成装置，并且更具体地涉及数据存储系统及其预充电策略设置方法。
背景技术
半导体存储器装置可以包括在行线和列线的相应交叉点处耦合的多个存储器单元。存储器单元可以被划分为多个子区域，每个子区域包括多个存储器单元的相应子集。
半导体存储器装置可以根据主机的请求来在特定的存储器单元中写入或读取数据。即，半导体存储器装置可以在通过行线激活由主机请求的行线被包括在其中的特定子区域之后，访问特定的列线来写入或读取数据。
可以通过存储器控制器中的预充电策略来确定在通过访问行/列线来处理数据之后如何管理子区域的状态。
开放式预充电策略可以针对在通过访问对应的行线来处理数据之后将包括特定行线的子区域维持在激活状态的方案。换言之，开放式预充电策略可以针对在通过由对应行线激活对应子区域而处理数据之后将特定子区域的特定行线维持在激活状态。
封闭式预充电策略可以针对在通过激活对应的行线来处理数据之后对包括特定行线的子区域进行预充电的方案。即，封闭式预充电策略可以针对在通过由对应的行线激活特定子区域来处理数据之后将特定行线从激活状态转换为预充电状态(即，待机状态)。
通常，用于管理子区域的预充电策略被最初固定为初始状态。
根据主机装置对存储器装置的访问模式，子区域可以维持激活状态或预充电状态，或者可以在激活状态和预充电状态之间重复转换。
在该方面，为了在待机状态和激活状态之间改变子区域的状态，需要功耗。特别地，从预充电状态到激活状态的转换可能消耗更多的功率。因此，确定针对子区域的预充电策略可以充当确定半导体存储器装置的诸如功率消耗量和处理速度的性能的关键因素。
发明内容
在一个实施例中，一种数据存储系统可以包括：存储器装置，包括耦合到多个行线的多个存储器单元，并且被配置为通过至少一个端口与主机装置通信；以及存储器控制器，被配置为根据预充电控制信号来选择第一预充电策略和第二预充电策略中的一个，并且根据所选择的预充电策略、基于行线的访问地址来控制行线，其中在第一预充电策略下，第一预充电方案和第二预充电方案中的一个被应用，并且在第二预充电策略下，第一预充电方案和第二预充电方案两者在不同的时间被应用。
在一个实施例中，一种数据存储系统的预充电策略设置方法，数据存储系统包括存储器装置，存储器装置包括耦合到多个行线的多个存储器单元并且通过至少一个端口与主机装置通信，该方法包括：根据预充电控制信号，选择第一预充电策略和第二预充电策略中的一个；以及根据所选择的预充电策略，基于行线的访问地址来控制行线，其中在第一预充电策略下，第一预充电方案和第二预充电方案中的一个被应用，并且在第二预充电策略下，第一预充电方案和第二预充电方案两者在不同的时间被应用。
在一个实施例中，一种存储器系统可以包括：存储器装置，包括由交叉的行线和列线限定的单元阵列；以及控制器，被配置为控制存储器装置，以根据对从行线之中选择的行线的访问模式和最初在所选择的行线上执行的初始预充电方案、根据第一预充电方案和第二预充电方案中的一个来在所选择的行线上进行操作，该初始预充电方案是第一预充电方案和第二预充电方案中的一个。
附图说明
图1是图示根据本发明的实施例的数据存储系统的配置的示意图。
图2是图示根据本发明的实施例的存储器装置的配置的示意图。
图3是图示根据本发明的实施例的存储器控制器的配置的示意图。
图4是图示根据本发明的实施例的预充电策略设置电路的配置的示意图。
图5是图示根据本发明的实施例的第二策略设置电路的配置的示意图。
图6是图示根据本发明的实施例的每端口策略确定电路的配置的示意图。
图7是图示根据本发明的实施例的策略控制电路的配置的示意图。
图8是图示根据本发明的实施例的策略控制电路的配置的示意图。
图9是图示根据本发明的实施例的数据存储系统的图。
具体实施方式
下面通过各种实施例、参考附图来描述数据存储系统及其预充电策略设置方法。注意，在整个说明书中，对“一个实施例”等的引用未必仅是一个实施例，并且对任何这样的短语的不同引用未必是相同的(一个或多个)实施例。
图1是图示根据实施例的数据存储系统的配置的示意图。
参考图1，数据存储系统10可以包括存储器控制器100、主机装置110、主机接口120、存储器装置130和存储器接口140。
主机装置110可以生成包括控制信号、命令、数据等的主机信号。主机信号可以通过主机接口120被提供给存储器控制器100。
主机装置110可以包括一个或多个主装置110-1至110-n，主装置110-1至110-n可以分别包括控制器111至11n。主装置110-1至110-n中的每一个可以是应用处理器、多媒体处理器、MODEM、图像处理器等，但是注意，实施例不限于此。
存储器控制器100可以分析和处理通过主机接口120从主机装置110提供的主机信号。存储器控制器100可以基于用于驱动数据存储系统10的固件或软件来控制后台功能块的操作。
存储器装置130可以包括一个或多个端口Pl至Pm以及存储器核。
端口P1至Pm中的每一个可以是主机装置110与存储器装置130之间的通信信道，并且被配置为接收从主装置110-1至110-n中的任一个输出的控制信号、命令和数据。
图2是图示根据实施例的存储器装置的配置的示意图。
参考图2，存储器核1300可以包括在行线R和列线C的相应交叉处的多个存储器单元。在一个实施例中，存储器核1300可以被划分为多个子区域0至l，每个子区域可以包括多个页。页可以是耦合到一个行线R的存储器单元的集合。
存储器控制器100可以通过基于从主机装置110提供的控制信号生成子区域选择信号BA、行选择信号RA和列选择信号CA来访问存储器核1300的特定区域。此外，存储器控制器100可以与被访问的存储器区域交换数据DATA。
返回参考图1，存储器接口140可以用作控制信号和命令从存储器控制器100传输到存储器装置130的路径以及在存储器装置130和存储器控制器100之间的数据发送/接收路径。
在一个实施例中，存储器控制器100可以包括预充电策略设置电路20，以确定针对存储器核1300中配置的多个子区域的预充电方案。
根据预充电方案，在访问对应的子区域之后，存储器控制器100将特定子区域的状态设置为预充电状态和激活状态中的一个。
预充电方案可以是开放式预充电方案或封闭式预充电方案。
在通过访问特定行线来处理数据之后，开放式预充电方案可以操作以将特定行线维持在激活状态。换言之，开放式预充电方案可以将包括被访问的行线的子区域维持在激活状态。
在通过访问对应行线来处理数据之后，封闭式预充电方案可以对特定行线预充电。换言之，封闭式预充电方案可以对包括被访问的行线的子区域进行预充电。
在一个实施例中，预充电策略设置电路20可以被配置为基于当时设置的特定预充电策略来控制存储器装置130的行线来执行预充电方案之一。
最初，针对端口P1至Pm中的至少一个，存储器装置130可以在第一预充电策略下被设置以操作为开放式预充电方案或封闭式预充电方案。
此后，根据第二预充电策略，在存储器装置130的操作期间，针对端口Pl至Pm中的至少一个的初始预充电方案可以根据基于主机装置110的请求的存储器装置130的访问地址、预设置的策略控制信号和初始预充电方案来被维持或动态地改变为另一方案。
在一个实施例中，一个或多个主装置110-1至110-n可以被配置为分别对应于一个或多个端口P1至Pm。
在一个实施例中，主装置110-1至110-n可以通过为其分配的端口P1至Pm来以特定的模式访问存储器核1300。例如，主装置110-1至110-n中的每一个可以具有通过特定端口连续访问存储器核1300的相同页、通过特定端口一次访问页或者间歇地访问特定页的模式。
因此，预充电策略设置电路20被提供有关于针对每个端口设置的初始预充电方案(开放式或封闭式)的信息以及通过每个端口要被访问的存储器装置130的地址。
在策略控制信号指示维持初始预充电方案的情况下，预充电策略设置电路20可以在存储器装置130的操作期间针对每一行线(即，每一页)维持这样的方案，直到策略控制信号改变。
另一方面，在策略控制信号指示动态地改变当前预充电方案的情况下，预充电策略设置电路20可以将当前预充电方案(开放式或封闭式)动态地改变为另一个，以及在存储器装置130的操作期间针对与待访问的地址相对应的行线再次返回。
图3是图示根据实施例的存储器控制器的配置的示意图。
参考图3，存储器控制器100可以包括命令控制电路101、地址处理电路103、命令调度电路105和预充电策略设置电路20。
命令控制电路101可以对从主机装置110提供的外部命令e_CMD进行解码，并且从而输出内部命令信号CMD。在存储器装置130包括多个端口的情况下，命令控制电路101可以对从主机装置110提供的外部端口ID e_PID进行解码，并且从而输出端口标识符PID。
地址处理电路103可以从主机装置110接收逻辑地址LA，找出映射关系，并且从而生成物理地址PA。
预充电策略设置电路20可以被提供有端口标识符PID和物理地址PA，并且可以从状态控制寄存器(SCR)接收每端口初始预充电策略和策略控制信号。由于该事实，预充电策略设置电路20可以确定针对待由主机装置110访问的行线的预充电策略，并且因此可以生成预充电信号PCG。状态控制寄存器(SCR)可以存储每端口初始预充电策略，并且将每端口初始预充电策略与策略控制信号一起提供给预充电策略设置电路20。
命令调度电路105可以被配置为响应于命令信号CMD、端口标识符PID、物理地址PA和预充电信号PCG来调度命令，并且因此通过存储器接口140来访问存储器装置130，以允许命令被处理。
图4是图示根据实施例的预充电策略设置电路的配置的示意图。
参考图4，预充电策略设置电路20可以包括第一策略设置电路210、第二策略设置电路220和第一选择电路230。
第一策略设置电路210可以被配置为响应于端口标识符PID和每端口初始预充电策略信号PCGPOL_PORTx而生成静态预充电策略信号PCGPOL_STATIC。
第二策略设置电路220可以被配置为除了基于端口标识符PID和每端口初始预充电策略信号PCGPOL_PORTx之外，还基于物理地址PA的生成模式(即，物理地址PA是否被改变)来生成动态预充电策略信号PCGPOL_DYNAMIC。
第一选择电路230可以被配置为基于从状态控制寄存器(SCR)提供的策略控制信号POL_con来输出静态预充电策略信号PCGPOL_STATIC信号或动态预充电策略信号PCGPOL_DYNAMIC作为预充电信号PCG。策略控制信号POL_con可以指示第一预充电策略和第二预充电策略中的一个。
在一个实施例中，在策略控制信号POL_con处于第一逻辑水平的情况下，第一选择电路230可以输出静态预充电策略信号PCGPOL_STATIC作为预充电信号PCG。在这种情况下，针对待访问的行线的预充电策略可以被设置为维持初始预充电策略。
在一个实施例中，在策略控制信号POL_con处于第二逻辑水平的情况下，第一选择电路230可以输出动态策略信号PCGPOL_DYNAMIC作为预充电信号PCG。在该情况下，针对待访问的行线的预充电策略可以基于针对对应行线的访问模式来被维持或者从初始预充电策略改变为其他预充电策略。
存储器装置130可以包括单个端口，并且在该情况下，存储器装置130可以根据由图4所示的预充电策略设置电路20确定的预充电信号PCG来以开放式预充电方案或封闭式预充电方案进行操作。
图5是图示根据实施例的第二策略设置电路的配置的示意图。
参考图5，第二策略设置电路220可以包括端口选择电路2205、每端口策略确定电路2201和第二选择电路2203。
端口选择电路2205可以基于端口标识符PID来生成端口选择信号sel_portx。
每端口策略确定电路2201(2201-1至2201-m)可以响应于端口选择信号sel_portx而被启用，并且可以被配置为响应于物理地址PA和每端口初始预充电策略信号PCGPOL_PORTx而生成在其上反映了物理地址PA的生成模式的每端口策略信号portx。
第二选择电路2203可以被配置为被提供有来自每端口策略确定电路2201的每端口策略信号portx，并且基于端口标识符PID来输出针对对应端口的每端口策略信号portx作为动态策略信号PCGPOL_DYNAMIC。
图6是图示根据实施例的每端口策略确定电路的配置的示意图。
参考图6，每端口策略确定电路2201-x可以包括访问模式跟踪电路240和策略控制电路250。
访问模式跟踪电路240可以被配置为根据对先前访问请求的地址和当前访问请求的地址进行比较的结果来生成模式确定信号conf。
模式确定信号conf可以以第一信号水平和第二信号水平的任一个水平生成。
第一信号水平可以是指示在构成存储器核1300的多个子区域之中的处于激活状态的子区域中访问相同页的冲突信号水平。
第二信号水平可以是指示在构成存储器核1300的多个子区域之中的被激活的子区域中访问不同页的非冲突信号水平。
策略控制电路250可以被配置为基于模式确定信号conf和每端口初始预充电策略信号PCGPOL_PORTx来生成每端口策略信号portx。
从另一个角度来看，策略控制电路250可以被配置为：当特定行线的初始预充电策略信号PCGPOL_PORTx被设置为开放式预充电方案或封闭式预充电方案时，根据对应的行线是否被重复访问、临时访问还是间歇访问来将预充电方案改变为另一预充电方案。
在一个实施例中，访问模式跟踪电路240可以被配置为包括地址输出电路2401、锁存电路2403和比较电路2405。
地址输出电路2401可以根据端口选择信号sel_portx来被启用，并且可以被配置为被提供有当前地址PA和先前地址PA_P，并且输出当前地址PA。
锁存电路2403可以被提供有来自地址输出电路2401的当前地址PA，将当前地址PA锁存，以及然后将经锁存的当前地址PA输出为先前地址PA_P。
比较电路2405可以被配置为对从地址输出电路2401提供的当前地址PA和从锁存电路2403提供的先前地址PA_P进行比较，并且从而输出模式确定信号conf。模式确定信号conf可以被称为指示当前地址的子区域和先前地址的子区域是否彼此相同的地址匹配信号。
策略控制电路250可以被提供有每端口初始预充电策略信号PCGPOL_PORTx和模式确定信号conf，并且从而可以确定当前的每端口预充电方案。
在一个实施例中，策略控制电路250可以基于针对特定页(行线)的累积冲突计数和初始预充电策略信号PCGPOL_PORTx来维持或改变初始预充电策略信号PCGPOL_PORTx。累积冲突计数可以表示对相同子区域的访问次数。
图7是图示根据实施例的策略控制电路的配置的示意图。
参考图7，策略控制电路250-1可以是被提供有模式确定信号conf和每端口初始预充电策略信号PCGPOL_PORTx的有限状态控制电路，将这些信号与当前内部状态进行比较，确定下一待转换的状态，并且输出与所确定的下一状态相对应的控制信号作为每端口策略信号portx。
在一个实施例中，在针对特定页的初始预充电方案是开放式预充电方案的情况下，策略控制电路250-1可以从状态A开始操作。在该状态下，如果模式确定信号conf处于指示对应子区域的访问冲突的冲突信号水平处，则策略控制电路250-1维持初始预充电方案，以及然后转换为下一状态B。另一方面，如果模式确定信号conf处于对应子区域的非冲突信号水平处，则策略控制电路250-1维持当前状态A。
在转换为状态B之后，如果模式确定信号conf处于冲突信号水平，则策略控制电路250-1维持初始预充电方案，以及然后转换为下一状态C。在状态B中，如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1转换为先前状态A。
在状态C中，如果模式确定信号conf处于冲突信号水平，则策略控制电路250-1转换到下一状态D，在状态D中初始开放式预充电方案改变为封闭式预充电方案。另一方面，在状态C中，如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1返回到先前状态B。
在转换到状态D之后，如果模式确定信号conf处于冲突信号水平，则策略控制电路250-1维持当前状态D，并且如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1转换为下一状态E。即，在转换为改变预充电方案之后，如果模式确定信号conf处于冲突信号水平，则策略控制电路250-1维持当前状态D，并且如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1转换为下一状态E，同时维持现有的预充电方案。
在状态E中，如果模式确定信号conf处于冲突信号水平，则策略控制电路250-1返回到先前状态D。另一方面，在状态E中，如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1转换到下一状态F。
在状态F中，如果模式确定信号conf是冲突信号水平，则策略控制电路250-1返回到先前状态E。另一方面，在状态F中，如果模式确定信号conf处于非冲突信号水平，则策略控制电路250-1转换到下一状态A。
在特定页的初始预充电方案是封闭式预充电策略的情况下，策略控制电路250-1可以从状态D开始操作，并且可以基于相同原理进行从以上描述可以理解的后续操作。
作为图7所示的策略控制电路250-1的有限状态控制电路可以被配置为当对特定页的访问计数达到阈值时改变特定页的预充电方案，同时策略控制信号POL_con指示第二(动态)预充电策略。在特定页被间歇性地且重复地访问的情况下，特定页很可能被下一命令再次访问。因此，对于间歇地且重复地访问的页，有限状态控制电路可以被配置为维持初始预充电方案，以及然后在对页的访问计数达到阈值时对初始预充电方案进行更改。
在一个实施例中，可以根据阈值来确定有限状态控制电路的深度。
图8是图示根据实施例的策略控制电路的配置的示意图。
参考图8，策略控制电路250-2可以被配置为包括计数控制信号生成电路2501、被加数生成电路2503、累积电路2505、比较电路2507和选择电路2509。
计数控制信号生成电路2501可以被配置为响应于模式确定信号conf和初始预充电策略PCGPOL_PORTx而生成计数控制信号。
被加数生成电路2503可以被配置为响应于计数控制信号而输出多个被加数+1、-1和0中的任一个。
累积电路2505可以被配置为对在被加数生成电路2503中生成的被加数进行累加。
比较电路2507可以被配置为将阈值TH与累积电路2505的输出信号进行比较，从而生成比较信号。
选择电路2509可以被配置为响应于比较信号而生成初始预充电策略信号PCGPOL_PORTx或经更改的初始预充电策略信号/PCGPOL_PORTx，作为每端口策略信号policyportx。
以这些方式，根据实施例的策略控制电路250、250-1和250-2可以被配置为根据对特定页的累积访问计数来维持或更改初始预充电策略。
以上参考图1至图8描述的存储器装置130可以是DRAM(动态随机存取存储器)，其在访问存储器单元时激活行线并且在处理数据之后将对应的行线维持在激活状态或将对应的行线预充电。
DRAM本身可以以另一存储系统(例如，基于闪存的存储系统)的高速缓存或缓冲存储器的形式用作数据存储介质。
具有大容量、非易失性、低单位成本、低功耗和高数据处理速度的优点的闪存可以以代替硬盘的固态驱动器(SSD)类型、能够用作移动装置的嵌入式存储器的嵌入式类型等来实现。DRAM可以用作这样的存储系统的工作存储器或缓冲存储器。
图9是图示根据实施例的数据存储系统1000的图。
参考图9，数据存储装置1000可以包括主机装置1100和数据存储装置1200。在一个实施例中，数据存储装置1200可以被配置为固态驱动器(SSD)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和功率连接器1103。
控制器1210可以控制数据存储装置1200的整体操作。控制器1210可以包括主机接口、控制部件、用作工作存储器的随机存取存储器、纠错码(ECC)部件和存储器接口。在一个实施例中，控制器1210可以被配置为图1和图2所示的控制器110。
主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。信号可以包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。此外，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个读取的数据。临时存储在缓冲存储器装置1230中的数据可以根据控制器1210的控制来被发送到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个信道CH0至CHn与控制器1210耦合。一个或多个非易失性存储器装置可以耦合到一个信道。耦合到相同信道的非易失性存储器装置可以耦合到相同信号总线和数据总线。
电源1240可以将通过功率连接器1103输入的功率提供给数据存储装置1200的控制器1210、非易失性存储器装置1220-0至1220-n和缓冲存储器装置1230。电源1240可以包括辅助电源。辅助电源可以提供功率，以允许在突然的功率中断发生时适当地终止数据存储装置1200。辅助电源可以包括足以存储所需电荷的大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案，信号连接器1101可以被配置为各种类型的连接器中的任一个。
根据主机装置1100的电源方案，功率连接器1103可以被配置为各种类型的连接器中的任一个。
尽管本文已图示和描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，本发明不限于所描述的实施例。相反，本发明包括落入权利要求及其等同物范围内的任何所述实施例的所有修改和变化。

Claims (18)

1.一种数据存储系统，包括：
存储器装置，包括耦合到多个行线的多个存储器单元，并且被配置为通过至少一个端口与主机装置通信；以及
存储器控制器，被配置为根据预充电控制信号来选择第一预充电策略和第二预充电策略中的一个，并且根据所选择的预充电策略基于所述行线的访问地址来控制所述行线，其中在所述第一预充电策略下，第一预充电方案和第二预充电方案中的一个被应用，并且在所述第二预充电策略下，所述第一预充电方案和所述第二预充电方案两者在不同的时间被应用。
2.根据权利要求1所述的数据存储系统，
其中所述存储器装置包括多个端口，并且
其中所述第一预充电策略针对所述多个端口中的每个端口而被选择。
3.根据权利要求1所述的数据存储系统，其中在所述第二预充电策略被选择的情况下，应用于所述行线的所述预充电方案被动态地改变。
4.根据权利要求1所述的数据存储系统，其中所述存储器控制器被配置为基于所述访问地址是否被改变来维持或改变当前预充电策略。
5.根据权利要求1所述的数据存储系统，
其中所述存储器控制器包括：
第一策略设置电路，被配置为基于当前预充电策略来生成静态预充电策略信号；
第二策略设置电路，被配置为基于所述当前预充电策略和所述访问地址来生成动态预充电策略信号；以及
第一选择电路，被配置为通过根据所述策略控制信号选择所述静态预充电策略信号和所述动态预充电策略信号中的一个来输出预充电信号，并且
其中所述第二策略设置电路包括：
访问模式跟踪电路，被配置为通过对先前请求的访问地址和当前请求的访问地址进行比较来生成模式确定信号；以及
策略控制电路，被配置为基于所述模式确定信号和所述当前预充电策略来输出所述动态预充电策略信号。
6.根据权利要求5所述的数据存储系统，
其中所述存储器装置包括多个端口，
其中所述第一策略设置电路被配置为响应于端口标识符、所述多个端口中的每个端口的所述当前预充电策略来生成所述静态预充电策略信号，
其中所述第二策略设置电路针对所述多个端口中的每个端口而被提供，并且被配置为基于所述端口标识符、所述多个端口中的每个端口的所述当前预充电策略和所述访问地址来针对所述多个端口中的每个端口生成所述动态预充电策略信号，并且
其中所述存储器控制器包括：
端口选择电路，被配置为基于所述端口标识符来生成端口选择信号；以及
第二选择电路，被配置为响应于所述端口选择信号而针对所述多个端口选择所述预充电策略信号中的一个。
7.根据权利要求5所述的数据存储系统，其中所述策略控制电路被配置为基于当前内部状态、所述模式确定信号和所述当前预充电策略来确定要转换到的下一状态，并且输出与所确定的下一状态相对应的控制信号作为所述动态预充电策略信号。
8.根据权利要求5所述的数据存储系统，其中所述策略控制电路包括：
计数控制信号生成电路，被配置为响应于所述模式确定信号和所述当前预充电策略而生成计数控制信号；
被加数生成电路，被配置为响应于所述计数控制信号而输出多个被加数中的任一个；
累积电路，被配置为对在所述被加数生成电路中生成的被加数进行累加；
比较电路，被配置为通过对阈值和所述累积电路的输出信号进行比较来生成比较信号；以及
选择电路，被配置为生成指示所述第一预充电方案或所述第二预充电方案中的一个的所述动态预充电策略信号。
9.根据权利要求1所述的数据存储系统，其中所述第一预充电方案是将特定行线维持在激活状态的开放式预充电方案，并且所述第二预充电方案是对激活状态的特定行线进行预充电的封闭式预充电方案。
10.根据权利要求1所述的数据存储系统，
其中所述存储器装置被划分为多个子区域，每个子区域包括所述行线中的至少一个，并且
其中所述存储器控制器被配置为根据所选择的预充电策略来控制其中包括所述行线的子区域。
11.根据权利要求10所述的数据存储系统，其中所述存储器控制器被配置为通过对先前访问地址和当前访问地址进行比较来确定访问模式，并且基于针对其中包括特定行线的子区域的访问计数来改变当前预充电方案。
12.一种数据存储系统的预充电策略设置方法，所述数据存储系统包括存储器装置，所述存储器装置包括耦合到多个行线的多个存储器单元并且通过至少一个端口与主机装置通信，所述方法包括：
根据预充电控制信号来选择第一预充电策略和第二预充电策略中的一个；以及
根据所选择的预充电策略、基于所述行线的访问地址来控制所述行线，
其中在所述第一预充电策略下，应用第一预充电方案和第二预充电方案中的一个，并且在所述第二预充电策略下，在不同的时间应用所述第一预充电方案和所述第二预充电方案两者。
13.根据权利要求12所述的预充电策略设置方法，其中所述控制包括：基于所述访问地址是否被改变来将当前预充电方案更改为另一预充电方案。
14.根据权利要求12所述的预充电策略设置方法，其中所述控制包括：在所述第二预充电策略被选择的情况下，动态地改变当前预充电方案。
15.根据权利要求12所述的预充电策略设置方法，
其中所述存储器装置包括多个端口，并且
其中所述控制包括：基于针对所述端口中的对应端口所述访问地址是否被改变来动态地改变针对所述多个端口中的每个端口设置的当前预充电方案。
16.根据权利要求12所述的预充电策略设置方法，其中所述第一预充电方案是将特定行线维持为激活状态的开放式预充电方案，并且所述第二预充电方案是将特定行线预充电到激活状态的封闭式预充电方案。
17.一种存储器系统，包括：
存储器装置，包括由交叉的行线和列线限定的单元阵列；以及
控制器，被配置为控制所述存储器装置，以根据对从所述行线之中选择的行线的访问模式和最初在所选择的行线上执行的初始预充电方案、根据第一预充电方案和第二预充电方案中的一个来在所选择的行线上进行操作，所述初始预充电方案是所述第一预充电方案和所述第二预充电方案中的一个。
18.根据权利要求17所述的存储器系统，其中所述控制器被配置为基于所述访问模式是否被改变来维持或改变当前预充电方案。
CN201911133470.4A 2019-01-18 2019-11-19 数据存储系统及其预充电策略设置方法 Active CN111462793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0006686 2019-01-18
KR1020190006686A KR20200089886A (ko) 2019-01-18 2019-01-18 데이터 저장 시스템 및 이를 위한 프리차지 정책 설정 방법

Publications (2)

Publication Number Publication Date
CN111462793A true CN111462793A (zh) 2020-07-28
CN111462793B CN111462793B (zh) 2023-09-26

Family

ID=71608980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133470.4A Active CN111462793B (zh) 2019-01-18 2019-11-19 数据存储系统及其预充电策略设置方法

Country Status (3)

Country Link
US (1) US11347633B2 (zh)
KR (1) KR20200089886A (zh)
CN (1) CN111462793B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580017B2 (en) * 2020-04-27 2023-02-14 Silicon Motion, Inc. Method and apparatus and computer program product for preparing logical-to-physical mapping information for host side
US11347504B2 (en) * 2020-07-10 2022-05-31 Korea Electronics Technology Institute Memory management method and apparatus for processing-in-memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613064A (zh) * 2002-01-03 2005-05-04 英特尔公司 用于动态调整存储器页面关闭策略的方法
CN101639817A (zh) * 2009-03-13 2010-02-03 青岛海信信芯科技有限公司 一种存储器的控制方法、存储器控制器和存储器控制系统
CN103136120A (zh) * 2012-12-31 2013-06-05 北京北大众志微系统科技有限责任公司 行缓冲管理策略确定方法和装置、bank划分方法和装置
US20130173864A1 (en) * 2012-01-04 2013-07-04 Elpida Memory, Inc. Semiconductor device including row cache register
CN107274926A (zh) * 2016-03-01 2017-10-20 马维尔国际贸易有限公司 具有自适应预充电策略的dram控制器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035699A (ko) * 2003-10-14 2005-04-19 삼성전자주식회사 메모리 시스템의 에너지 절감 방법 및 장치
US8627009B2 (en) 2008-09-16 2014-01-07 Mosaid Technologies Incorporated Cache filtering method and apparatus
KR20140028618A (ko) * 2012-08-29 2014-03-10 삼성전자주식회사 쓰기 페일을 줄이는 메모리 장치, 이를 포함하는 메모리 시스템 및 그 쓰기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613064A (zh) * 2002-01-03 2005-05-04 英特尔公司 用于动态调整存储器页面关闭策略的方法
CN101639817A (zh) * 2009-03-13 2010-02-03 青岛海信信芯科技有限公司 一种存储器的控制方法、存储器控制器和存储器控制系统
US20130173864A1 (en) * 2012-01-04 2013-07-04 Elpida Memory, Inc. Semiconductor device including row cache register
CN103136120A (zh) * 2012-12-31 2013-06-05 北京北大众志微系统科技有限责任公司 行缓冲管理策略确定方法和装置、bank划分方法和装置
CN107274926A (zh) * 2016-03-01 2017-10-20 马维尔国际贸易有限公司 具有自适应预充电策略的dram控制器

Also Published As

Publication number Publication date
CN111462793B (zh) 2023-09-26
US20200233795A1 (en) 2020-07-23
US11347633B2 (en) 2022-05-31
KR20200089886A (ko) 2020-07-28

Similar Documents

Publication Publication Date Title
US9025376B2 (en) Nonvolatile memory device and related method of operation
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
US20100082881A1 (en) Solid state storage device controller with expansion mode
KR102527265B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10838653B2 (en) Electronic device and operating method thereof
US10942681B2 (en) Memory system and operation method thereof
US11726690B2 (en) Independent parallel plane access in a multi-plane memory device
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
KR20160024546A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11681462B2 (en) Memory system, operating method thereof and computing system
CN111462793B (zh) 数据存储系统及其预充电策略设置方法
US20240311307A1 (en) Concurrent page cache resource access in a multi-plane memory device
CN110782938A (zh) 非易失性存储器装置、操作方法及存储器控制器操作方法
KR20160024550A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
US8954662B2 (en) SSD controller, and method for operating an SSD controller
CN101562039A (zh) 多通道内存储存装置及其控制方法
CN105589810B (zh) 数据储存器件及其操作方法
KR20190106008A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
US20210263670A1 (en) Memory system
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
US10318186B2 (en) Semiconductor device and semiconductor system with word line copy
US20240282381A1 (en) Hybrid dynamic word line start voltage
KR20230019716A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant