CN111459739A - 一种qdr sram应用验证板及验证方法 - Google Patents

Abstract

本发明属于集成电路应用验证和应用开发领域，公开了一种QDR SRAM应用验证板及验证方法，包括PCB板，在PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块，抗辐照处理器设计了第一QDR SRAM控制器，FPGA上设计了第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器用于连接待验证QDR SRAM，抗辐照处理器和FPGA的编译调试接口用于待验证QDR SRAM的配置和读/写。解决了现有QDR SRAM应用验证板仅可以验证QDR SRAM与特定单一处理器的匹配性以及不能进行宇航用QDR SRAM抗辐照性能的应用验证的缺点，本发明不仅可以验证QDR SRAM与特定种类处理器的匹配性，可以验证QDR SRAM与不同种类控制器之间的匹配性和兼容性，可以进行宇航用QDR SRAM的应用验证，提高了应用验证的覆盖性。

Description

一种QDR SRAM应用验证板及验证方法

技术领域

本发明属于集成电路应用验证和应用开发领域，涉及一种QDR SRAM应用验证板及验证方法。

背景技术

宇航用QDR SRAM是一款具备抗辐照性能的高速QDRII+SRAM存储器，属于宇航用高可靠大容量高速QDR SRAM，集成36Mbit和72Mbit两种封装兼容的存储器颗粒，常温工作主频333MHz，可以与各类带QDRII+SRAM控制器的处理器兼容，并具备抗辐照性能。

当宇航用QDR SRAM完成流片、中测、封装和成测后，需要进行应用验证，目前通常使用的QDR SRAM应用验证板的原理框图如图1所示，在应用验证中利用某种特定的处理器与QDR SRAM相连，但是，这样的设计使得现有应用验证板仅可以验证QDR SRAM与特定的单一处理器的匹配性，不能验证QDR SRAM对不同处理器的QDR SRAM控制器的兼容性，不能参加单粒子试验以验证抗辐照QDR SRAM的抗辐照性能，不能实时监测控制器与存储器之间的高速信号以分析验证结果，以及不能同时对比验证对标器件。

发明内容

本发明的目的在于克服上述现有技术中现有QDR SRAM应用验证板仅可以验证QDRSRAM与特定种类处理器的匹配性的缺点，提供一种QDR SRAM应用验证板及验证方法。

为达到上述目的，本发明采用以下技术方案予以实现：

本发明一方面，一种QDR SRAM应用验证板，包括PCB板，PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块；抗辐照处理器上集成编译调试接口和第一QDRSRAM控制器，FPGA上集成编译调试接口和第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器均用于连接待验证QDR SRAM，抗辐照处理器的编译调试接口用于通过第一QDR SRAM控制器进行待验证QDR SRAM的配置和读/写，FPGA的编译调试接口用于通过第二QDR SRAM控制器进行待验证QDR SRAM的配置和读/写；FPGA以及抗辐照处理器与供电模块、时钟模块和复位模块均连接；供电模块用于分别给FPGA和抗辐照处理器提供供电电压；时钟模块用于分别给FPGA和抗辐照处理器提供工作主频；复位模块用于分别给FPGA和抗辐照处理器提供复位信号，还用于给应用验证板提供全局复位信号。

本发明QDR SRAM应用验证板进一步的改进在于：

所述抗辐照处理器为Revealer1601ARH。

所述FPGA内部还集成配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块；配置控制模块与第二QDR SRAM控制器、单粒子试验通讯模块和单粒子试验过程控制模块均连接，单粒子试验通讯模块和单粒子试验过程控制模块均与第二QDR SRAM控制器连接；配置控制模块，用于配置和控制单粒子试验通讯模块、单粒子试验过程控制模块和第二QDR SRAM控制器；单粒子试验过程控制模块，用于获取第二QDR SRAM控制器连接的待验证QDR SRAM的读/写数据，根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果并发送至单粒子试验通讯模块；单粒子试验通讯模块，用于接收单粒子试验测试结果并发送至上位机，还用于接收待验证QDR SRAM的测试指令并发送至第二QDRSRAM控制器。

所述FPGA上还集成第三QDR SRAM控制器，第三QDR SRAM控制器用于连接待验证QDR SRAM的对标器件，FPGA的编译调试接口还用于通过第三QDR SRAM控制器进行待验证QDR SRAM的对标器件的配置和读/写。

还包括BGA监测板，BGA监测板与第二QDR SRAM控制器连接，BGA监测板上预留信号测试点，用于应用验证过程中监测第二QDR SRAM控制器与待验证QDR SRAM之间的高频信号。

还包括第一测试插座和第二测试插座，第一QDR SRAM控制器通过第一测试插座与待验证QDR SRAM连接，第二QDR SRAM控制器通过第二测试插座与待验证QDR SRAM连接。

本发明另一方面，一种QDR SRAM应用验证方法，包括以下步骤：

S1：将待验证QDR SRAM与第一QDR SRAM控制器连接，通过抗辐照处理器的编译调试接口，利用第一QDR SRAM控制器进行待验证QDR SRAM的配置和读/写，完成待验证QDRSRAM与抗辐照处理器之间的应用验证；

S2：将待验证QDR SRAM与第二QDR SRAM控制器连接，基于FPGA的可编辑性调整第二QDR SRAM控制器的时序范围，并在每次调整后通过FPGA的编译调试接口，利用第二QDRSRAM控制器进行待验证QDR SRAM的配置和读/写，完成待验证QDR SRAM与不同时序范围的处理器之间的应用验证；

S3：通过单粒子试验过程控制模块获取第二QDR SRAM控制器连接的待验证QDRSRAM的读/写数据，根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果，并发送至单粒子试验通讯模块；通过单粒子试验通讯模块将接收的单粒子试验测试结果发送至上位机，并接收上位机发送的待验证QDR SRAM的测试指令，发送至第二QDR SRAM控制器，完成待验证QDR SRAM的单粒子试验验证。

本发明QDR SRAM应用验证方法进一步的改进在于：

还包括：S4：将BGA监测板与第二QDR SRAM控制器连接，在BGA监测板上预留信号测试点，通过预留信号测试点在应用验证过程中实时监测第二QDR SRAM控制器与待验证QDRSRAM之间的高频信号。

还包括：S5：在FPGA上集成第三QDR SRAM控制器，将第三QDR SRAM控制器与待验证QDR SRAM的对标器件连接，通过FPGA的编译调试接口利用第三QDR SRAM控制器进行待验证QDR SRAM的对标器件的配置和读/写，完成待验证QDR SRAM的对标测试。

与现有技术相比，本发明具有以下有益效果：

本发明QDR RAM应用验证板，通过在单块PCB板上集成抗辐照处理器和FPGA，在抗辐照处理器上集成第一QDR SRAM控制器，第一QDR SRAM控制器与待验证QDR SRAM相连，实现典型的特定处理器与QDR SRAM的应用集成，以验证QDR SRAM与特定处理器之间的数据交互，实现QDR SRAM与特定专用处理器的匹配性验证。同时，在FPGA上集成第二QDR SRAM控制器，验证时将第二QDR SRAM控制器与待验证QDR SRAM相连，根据FPGA可灵活修改的特点，在验证过程中通过调整第二QDR SRAM控制器时序范围，以模拟不同种类处理器的QDR SRAM控制器，实现QDR SRAM对不同类型处理器进行系统集成的兼容性验证，解决了现有QDR SRAM应用验证板仅可以验证QDR SRAM与单一处理器的匹配性的缺点，极大地提高了应用验证的覆盖性。

进一步的，FPGA内部还设置配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块，可以在应用验证的同时兼顾单粒子试验验证，完成宇航用QDR SRAM的抗辐照性能的评估，解决了现有QDR SRAM应用验证板只能进行QDR SRAM的基本功能验证，无法完成抗辐照性能的考核，不能完成宇航用QDR SRAM设计功能和性能的全面验证的问题，扩大了应用验证适用范围。

进一步的，FPGA上还设置互相连接的第三QDR SRAM控制器，第三QDR SRAM控制器接口用于连接待验证QDR SRAM的对标器件，实现QDR SRAM与对标器件的对比测试，进行对标器件的对比测试，便于发现待验证器件的设计问题，加速调试过程和加快器件成熟。

进一步的，还设置BGA监测板，BGA监测板可通过第二QDR SRAM控制器连接，在BGA监测板上预留信号测试点，用于应用验证过程中控制器与存储器之间高速信号的监测，使得高速验证过程可监测。

进一步的，还设置测试插座，待验证QDR SRAM通过测试插座与对应控制器接口连接，通过测试插座的设计，不用在验证中因更换器件而频繁焊接，有效防止多次高温焊接对应用验证板的损害，便于待验证器件的更换，保护验证板。

本发明QDR SRAM应用验证方法，不仅可以验证待验证QDR SRAM与特定抗辐照处理器之间的应用验证，还可以实现待验证QDR SRAM与不同时序范围的处理器之间的应用验证，解决了现有QDR SRAM应用验证板仅可以验证QDR SRAM与特定单一处理器的匹配性的缺点，极大地提高了应用验证的覆盖性。同时，实现了待验证QDR SRAM的单粒子试验验证设计，能够完成宇航用QDR SRAM设计的抗辐照性能的评估，使得该方法可以进行宇航用QDRSRAM的应用验证，扩大了应用验证方法的适用对象。

进一步的，进行实时高速信号可监测设计和对标测试设计，使得控制器与存储器之间的高速信号实时可监测，进行对标器件的对比测试，便于发现待验证器件的设计问题，加速调试过程和加快器件成熟。

附图说明

图1为现有商用QDR SRAM应用验证板原理框图；

图2为本发明实施例的QDR SRAM应用验证板原理框图；

图3为本发明实施例的QDR SRAM与特定处理器的应用验证原理框图；

图4为本发明实施例的QDR SRAM与FPGA互联的应用验证原理框图；

图5为本发明实施例的QDR SRAM单粒子试验设计原理框图；

图6为本发明实施例的FPGA集成设计框图；

图7为本发明实施例的对标器件对比测试示意框图；

图8为本发明实施例的应用验证可监测示意框图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

参见图2，本发明QDR SRAM应用验证板，包括PCB板，PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块。

抗辐照处理器上集成第一QDR SRAM控制器，FPGA上集成第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器均用于连接待验证QDR SRAM，抗辐照处理器和FPGA的编译调试接口用于待验证QDR SRAM的配置和读/写，其中，FPGA上设置的第二QDRSRAM控制器数量可以是一个也可以是两个。

供电模块为整板的其他器件提供不同的电源，主要分为抗辐照处理器模块供电部分和FPGA模块供电部分，两个部分分开供电保证了供电的隔离和独立性，便于系统的集成和分模块的功能调试。时钟模块分为抗辐照处理器模块部分和FPGA模块部分，分别为抗辐照处理器和FPGA提供工作主频。复位模块分为全局复位、处理器模块复位和FPGA模块复位，其中全局复位为整板的复位，当有效时为整板的所有器件提供复位信号；处理器模块复位信号仅为处理器及与其互连的外围器件提供复位操作；FPGA模块复位仅为FPGA及与其互连的外围器件提供复位操作。

参见图3和4，本实施例中，抗辐照处理器选择Revealer1601ARH，常态的处理器也可以选择IXP2800，但其工作主频仅为200-223MHz，不能验证待验证QDR SRAM的高频工作特性。其中，Revealer1601ARH工作主频为400MHz在集成包括外围器件的最小系统后，QDRSRAM控制器接口与QDR SRAM相连，形成专用处理器访问QDR SRAM的应用验证。为了验证QDRSRAM与不同处理器的适配性，在FPGA中设计了QDR SRAM控制器，可以调整FPGA中集成的QDRSRAM控制器的时序以验证。具体方法是，首先在一块PCB板上设计Revealer1601ARH的最小系统，并将其QDR SRAM控制器与QDR SRAM相连，实现典型的特定处理器与QDR SRAM的集成，以验证宇航用QDR SRAM与特定处理器之间的数据交互；其次，设计FPGA器件XC6VSX475T的最小系统，在FPGA上集成QDR SRAM控制器，基于V6_FPGA_QDR测试bank选择及管脚分布规则进行管脚分配，在FPGA外部连接QDR SRAM，并根据FPGA可灵活修改的特点，调整各个控制管脚的时序范围，实现在验证过程中模拟不同种类处理器的QDR SRAM控制器，实现QDR SRAM对不同类型处理器进行系统集成的兼容性验证。

参见图5和6，FPGA内部还设计了配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块；配置控制模块与第二QDR SRAM控制器、单粒子试验通讯模块和单粒子试验过程控制模块均连接，单粒子试验通讯模块和单粒子试验过程控制模块均与第二QDRSRAM控制器连接；配置控制模块，用于对单粒子试验通讯模块、单粒子试验过程控制模块和第二QDR SRAM控制器的配置和调试，完成模块功能的使能、模式选择等；单粒子试验过程控制模块，用于获取第二QDR SRAM控制器连接的待验证QDR SRAM的读/写数据，并根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果，并发送至单粒子试验通讯模块；单粒子试验通讯模块，用于接收单粒子试验测试结果并发送至上位机，还用于接收上位机发送的待验证QDR SRAM的测试指令并发送至第二QDR SRAM控制器。

通过在FPGA中设计配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块，实现QDR SRAM的抗辐照性能验证，使得本发明QDR SRAM应用验证板可以用于宇航用QDRSRAM的应用验证，具体方法为：针对宇航用QDR SRAM设计的抗辐照性能，在与宇航用QDRSRAM相连的FPGA中集成单粒子试验通讯模块和单粒子试验过程控制模块，实现对抗辐照性能的考核。首先，在与宇航用QDR SRAM之相连的FPGA中集成有第二QDR SRAM控制器，可以完成对宇航用QDR SRAM的配置和读/写等操作；其次，在FPGA中集成单粒子试验过程控制模块，实现在单粒子试验过程中对宇航用QDR SRAM不同工作模式的测试，实现不同的测试算法，并将测试结果整理、保存和统计；最后，在FPGA中集成单粒子试验通讯模块，将单粒子试验结果通过UART口传至远程上位机，并将上位机的操作指令传至第二QDR SRAM控制器，实现对宇航用QDR SRAM测试模式的实时监控和测试结果的实时分析，并保存试验信息和试验结果完成对宇航用QDR SRAM设计的抗辐照性能的考核和应用验证，解决了现有QDR SRAM应用验证板只能进行基本功能的验证，无法完成抗辐照性能的考核，不适配宇航员QDR SRAM的缺陷。

参见图7，将第三QDR SRAM控制器连接待验证QDR SRAM的对标器件，使得第三QDRSRAM控制器用于待验证QDR SRAM的对标器件的配置和读/写，将第二QDR SRAM控制器接口的工位落焊待验证QDR SRAM，第三QDR SRAM控制器接口的工位安装QDR SRAM的高速插座，完成待验证QDR SRAM与其对标器件的对比测试与验证，解决了现有QDR SRAM应用验证板对于对比测试没有预留相应的接口导致无法对比验证的问题，满足QDR SRAM与其对标器件的对比测试要求。

在本实施中，应用验证板上还设置了若干的测试插座，测试插座与应用验证板上的所有的第一QDR SRAM控制器、第二QDR SRAM控制器和第三QDR SRAM控制器均连接，在进行应用验证时，QDR SRAM或其对标器件就可以通过测试插座与对应的接口连接，虽然QDRSRAM或其对标器件可通过焊接的方式直接与对应接口连接，但是这样会导致多次高温对应用验证板造成极大的损伤，每个应用验证板可验证的QDR SRAM数量大幅下降，通过测试插座的设计，不用在每次验证中均进行焊接，有效防止多次焊接对应用验证板的损害。

参见图8，应用验证板上还设置了通过信号完整性仿真后设计的BGA监测板，BGA监测板与第二QDR SRAM控制器连接，BGA监测板上预留信号测试点，用于应用验证过程中信号的监测，完成QDR SRAM功能验证过程中的高速信号可监测设计。

本发明应用验证板可应用在商用以及宇航用QDR SRAM的应用验证和应用开发中，当商用/宇航用QDR SRAM完成流片、中测、封装和成测后，可通过本发明的应用验证实现方法完成应用验证、单粒子试验和与对标器件的对比测试，也可为潜在用户提供学习和开发的环境，为宇航用QDR SRAM的用户应用提供技术支撑。其中，针对特定处理器与QDR SRAM的应用验证设计提供了宇航用QDR SRAM与特定处理器的集成设计，已经应用于工程实际，可直接应用于系统集成；与FPGA相连的QDR SRAM控制器接口设计可以模拟更多处理器的QDRSRAM控制器时序，为后续的应用提供了参考；针对抗辐照性能考核的FPGA设计，在完成功能验证的基础上设计了配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块，为众多器件的单粒子试验提供设计范本；其对标器件的对比测试和可监测设计，为QDR SRAM的对比测试和可监测设计提供技术参考，以上的设计均可应用于具有相同接口的相关器件的应用验证和应用开发中。

本发明还公开了一种QDR SRAM应用验证方法，通过上述应用验证板实现，具体包括以下步骤：

S1：将待验证QDR SRAM与第一QDR SRAM控制器连接，通过第一QDR SRAM控制器进行待验证QDR SRAM的配置和读/写，完成待验证QDR SRAM与抗辐照处理器集成的应用验证。

S2：将待验证QDR SRAM与第二QDR SRAM控制器连接，基于FPGA的可编辑性调整第二QDR SRAM控制器的时序范围，并在每次调整后通过第二QDR SRAM控制器进行待验证QDRSRAM的配置和读/写，完成待验证QDR SRAM与不同时序范围的处理器集成的应用验证。

S3：通过单粒子试验过程控制模块获取第二QDR SRAM控制器连接的待验证QDRSRAM的读/写数据，根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果并发送至单粒子试验通讯模块；通过单粒子试验通讯模块将接收的单粒子试验测试结果发送至上位机，并接收上位机发送的待验证QDR SRAM的测试指令并发送至第二QDR SRAM控制器，完成待验证QDR SRAM的单粒子试验。

S4：将BGA监测板与第二QDR SRAM控制器连接，在BGA监测板上预留信号测试点，通过预留信号测试点在应用验证过程中实时监测第二QDR SRAM控制器与待验证QDR SRAM之间的高频信号。

S5：在FPGA上集成第三QDR SRAM控制器，将第三QDR SRAM控制器与待验证QDRSRAM的对标器件连接，通过FPGA的编译调试接口进行待验证QDR SRAM的对标器件的配置和读/写，完成待验证QDR SRAM的对标测试。

本实施对基于核高基项目“宇航用高可靠大容量高速QDR SRAM”芯片QDR II+SRAM的设计功能进行了应用验证设计，该QDR SRAM为集成36Mbit和72Mbit两种封装兼容的存储器颗粒，常温工作主频333MHz，可以与各类带QDR SRAM控制器的处理器兼容，并具备抗辐照性能。根据其设计功能和性能，应用本发明的应用验证板和应用验证方法进行应用验证设计，可全覆盖其设计功能，评估其设计的抗辐照性能，验证了其与各种处理器的兼容性，并进行了与对标电路的对比测试和验证过程的监测，为单片电路的用户推广和应用开发提供了参考依据和开发环境。通过对基于宇航用QDR SRAM的应用验证板的调试和使用，应用验证实现方法全面验证了宇航用QDR SRAM的设计功能，完成了对设计的抗辐照性能的测试，并完成了与对标电路的对比测试，将应用验证板推广至应用软件开发人员和国内用户单位，可以在应用验证板上进行应用软件的开发和验证，可以根据用户的需求进行基于宇航用QDR SRAM的应用开发，为QDR SRAM的应用验证和应用开发提供了优良的平台，也为后续用户的使用提供了设计范例。

综上，本发明提供的应用验证板通过特定种类处理器和FPGA的集成，替代某种特定单一处理器与QDR SRAM的互联，相较于常规，该种设计方式不仅可以验证QDR SRAM与特定处理器的匹配性，还可以通过调整FPGA中集成的QDR SRAM控制器的时序范围以验证QDRSRAM与不同种类控制器之间的匹配性和兼容性，极大地提高了应用验证的覆盖性；通过在与QDR SRAM相连的FPGA中集成单粒子试验过程控制模块和单粒子试验通讯模块，可以在应用验证的同时兼顾单粒子试验设计，完成宇航用QDR SRAM设计的抗辐照性能的评估，使得该应用验证板可以使用到宇航用QDR SRAM的应用验证中；通过在应用验证板上预留一个工位进行对标器件的对比测试，以及在设计中利用测试插座和通过信号完整性设计的BGA监测板，不仅可以进行对标器件的对比测试，还使高速验证过程可监测，最大程度发挥应用验证板的功能。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (9)

1.一种QDR SRAM应用验证板，其特征在于，包括PCB板，PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块；

抗辐照处理器上集成编译调试接口和第一QDR SRAM控制器，FPGA上集成编译调试接口和第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器均用于连接待验证QDR SRAM，抗辐照处理器的编译调试接口用于通过第一QDR SRAM控制器进行待验证QDRSRAM的配置和读/写，FPGA的编译调试接口用于通过第二QDR SRAM控制器进行待验证QDRSRAM的配置和读/写；

FPGA以及抗辐照处理器与供电模块、时钟模块和复位模块均连接；供电模块用于分别给FPGA和抗辐照处理器提供供电电压；时钟模块用于分别给FPGA和抗辐照处理器提供工作主频；复位模块用于分别给FPGA和抗辐照处理器提供复位信号，还用于给应用验证板提供全局复位信号。

2.根据权利要求1所述的QDR SRAM应用验证板，其特征在于，所述抗辐照处理器为Revealer1601ARH。

3.根据权利要求1所述的QDR SRAM应用验证板，其特征在于，所述FPGA内部还集成配置控制模块、单粒子试验通讯模块和单粒子试验过程控制模块；

配置控制模块与第二QDR SRAM控制器、单粒子试验通讯模块和单粒子试验过程控制模块均连接，单粒子试验通讯模块和单粒子试验过程控制模块均与第二QDR SRAM控制器连接；

配置控制模块，用于配置和控制单粒子试验通讯模块、单粒子试验过程控制模块和第二QDR SRAM控制器；

单粒子试验过程控制模块，用于获取第二QDR SRAM控制器连接的待验证QDR SRAM的读/写数据，根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果并发送至单粒子试验通讯模块；

单粒子试验通讯模块，用于接收单粒子试验测试结果并发送至上位机，还用于接收待验证QDR SRAM的测试指令并发送至第二QDR SRAM控制器。

4.根据权利要求1所述的QDR SRAM应用验证板，其特征在于，所述FPGA上还集成第三QDR SRAM控制器，第三QDR SRAM控制器用于连接待验证QDR SRAM的对标器件，FPGA的编译调试接口还用于通过第三QDR SRAM控制器进行待验证QDR SRAM的对标器件的配置和读/写。

5.根据权利要求1所述的QDR SRAM应用验证板，其特征在于，还包括BGA监测板，BGA监测板与第二QDR SRAM控制器连接，BGA监测板上预留信号测试点，用于应用验证过程中监测第二QDR SRAM控制器与待验证QDR SRAM之间的高频信号。

6.根据权利要求1所述的QDR SRAM应用验证板，其特征在于，还包括第一测试插座和第二测试插座，第一QDR SRAM控制器通过第一测试插座与待验证QDR SRAM连接，第二QDRSRAM控制器通过第二测试插座与待验证QDR SRAM连接。

7.一种基于权利要求3所述应用验证板的QDR SRAM应用验证方法，其特征在于，包括以下步骤：

S1：将待验证QDR SRAM与第一QDR SRAM控制器连接，通过抗辐照处理器的编译调试接口，利用第一QDR SRAM控制器进行待验证QDR SRAM的配置和读/写，完成待验证QDR SRAM与抗辐照处理器之间的应用验证；

S2：将待验证QDR SRAM与第二QDR SRAM控制器连接，基于FPGA的可编辑性调整第二QDRSRAM控制器的时序范围，并在每次调整后通过FPGA的编译调试接口，利用第二QDR SRAM控制器进行待验证QDR SRAM的配置和读/写，完成待验证QDR SRAM与不同时序范围的处理器之间的应用验证；

S3：通过单粒子试验过程控制模块获取第二QDR SRAM控制器连接的待验证QDR SRAM的读/写数据，根据待验证QDR SRAM的读/写数据得到单粒子试验测试结果，并发送至单粒子试验通讯模块；通过单粒子试验通讯模块将接收的单粒子试验测试结果发送至上位机，并接收上位机发送的待验证QDR SRAM的测试指令，发送至第二QDR SRAM控制器，完成待验证QDR SRAM的单粒子试验验证。

8.根据权利要求7所述的QDR SRAM应用验证方法，其特征在于，还包括：

S4：将BGA监测板与第二QDR SRAM控制器连接，在BGA监测板上预留信号测试点，通过预留信号测试点在应用验证过程中实时监测第二QDR SRAM控制器与待验证QDR SRAM之间的高频信号。

9.根据权利要求8所述的QDR SRAM应用验证方法，其特征在于，还包括：

S5：在FPGA上集成第三QDR SRAM控制器，将第三QDR SRAM控制器与待验证QDR SRAM的对标器件连接，通过FPGA的编译调试接口利用第三QDR SRAM控制器进行待验证QDR SRAM的对标器件的配置和读/写，完成待验证QDR SRAM的对标测试。

Images