CN111431525A - 一种有源相控阵雷达的pll - Google Patents

Abstract

本发明公开了一种有源相控阵雷达的PLL，包括：鉴相器、压控振荡器、LNA放大器、分频器1/N和四阶带通滤波器；所述鉴相器的输入端INPUT1输入待倍频的频率信号，其输入端INPUT2与四阶带通滤波器的输出端OUTPUT3连接，其输出端OUTPUT1与压控振荡器的输入端INPUT3连接；所述压控振荡器的输出端OUTPUT2与LNA放大器的输入端INPUT5连接；所述LNA放大器的输出端OUTPUT4与分频器1/N的输入端连接；所述分频器1/N的输出端与四阶带通滤波器的输入端INPUT4连接；本发明解决了现有技术中，锁相环相位锁定不精确，易受环境噪声印象的问题。

Description

一种有源相控阵雷达的PLL

技术领域

本发明涉及相控雷达技术领域，具体涉及一种有源相控阵雷达的PLL。

背景技术

集成电路技术的不断发展和工艺的进步，对频率合成器提出了更高要求，频率合成器是现代电子系统的关键电路，决定电子系统的性能。频率合成可以采用直接频率合成、锁相环频率合成、直接数字式频率合成和混合频率合成4种不同方法，目的都是为了生成信号，但只有锁相环能生成射频信号。

锁相环广泛用于通信和雷达，其包括：鉴相器、低通滤波器、压控振荡器、分频器等模块，但现有技术中，锁相环相位锁定不精确，易受环境噪声印象。

发明内容

针对现有技术中的上述不足，本发明提供的一种有源相控阵雷达的PLL解决了现有技术中，锁相环相位锁定不精确，易受环境噪声印象的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种有源相控阵雷达的PLL，包括：鉴相器、压控振荡器、LNA放大器、分频器1/N和四阶带通滤波器；

所述鉴相器的输入端INPUT1输入待倍频的频率信号，其输入端INPUT2与四阶带通滤波器的输出端OUTPUT3连接，其输出端OUTPUT1与压控振荡器的输入端INPUT3连接；所述压控振荡器的输出端OUTPUT2与LNA放大器的输入端INPUT5连接；所述LNA放大器的输出端OUTPUT4与分频器1/N的输入端连接；所述分频器1/N的输出端与四阶带通滤波器的输入端INPUT4连接。

进一步地，鉴相器包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电阻R1、接地电容C1、接地电容C2、电阻R2、电阻R3、电阻R5、接地电容C4、电阻R6、接地电阻R7、电阻R4、电阻R8、电阻R12、接地电容C5、接地电阻R9、电容C3、电阻R10、电阻R11、三极管Q1、三极管Q2和接地电阻R13；

所述PMOS管M12的源极与PMOS管M11的源极连接，并与电源VCC连接，其栅极分别与PMOS管M11的栅极、PMOS管M12的漏极和NMOS管M13的漏极连接；所述PMOS管M11的漏极分别与电阻R1的一端、电阻R6的一端、NMOS管M14的漏极、PMOS管M4的栅极、PMOS管M7的栅极、PMOS管M3的栅极和PMOS管M9的栅极连接；所述电阻R2的另一端分别与电阻R3的一端和电阻R5的一端连接；所述电阻R5的另一端与接地电容C4连接；所述NMOS管M13的栅极分别与电阻R3的另一端和电阻R6的另一端连接，其源极分别与NMOS管M15的漏极和NMOS管M14的源极连接；所述NMOS管M14的栅极分别与接地电阻R7和电阻R4的一端连接；所述电阻R4的另一端分别与电容C3的一端和电阻R8的一端连接；所述电阻R8的另一端分别与电阻R12的一端、接地电阻R9和接地电容C5连接；所述电容C3的另一端作为鉴相器的输入端INPUT1；所述电阻R12的另一端与电源VCC连接；所述三极管Q2的集电极分别与电阻R10的一端、三极管Q2的基极和三极管Q1的基极连接，其发射极与接地电阻R13连接；所述三级管Q1的发射极与电阻R11的一端连接，其集电极分别与NMOS管M15的栅极、NMOS管M16的栅极和NMOS管M16的漏极连接；所述NMOS管M15的源极和NMOS管M16的源极接地；所述PMOS管M6的源极与PMOS管M7的源极连接，其栅极分别与PMOS管M10的栅极、PMOS管M2的栅极和PMOS管M1的栅极连接，并作为鉴相器的输入端INPUT2，其漏极分别与PMOS管M4的漏极、PMOS管M7的漏极、PMOS管M5的栅极和PMOS管M8的栅极连接；所述PMOS管M1的源极分别与PMOS管M2的源极和PMOS管M3的源极连接，并与电源VCC连接，其漏极与PMOS管M4的源极连接；所述PMOS管M2的漏极分别与PMOS管M3的漏极和PMOS管M5的源极连接；所述PMOS管M5的漏极分别与PMOS管M8的漏极、PMOS管M9的漏极、接地电阻R1的一端和接地电容C1连接；所述PMOS管M9的源极与PMOS管M10的漏极连接；所述PMOS管M10的源极和PMOS管M8的源极接地；所述电阻R1的另一端与接地电容C2连接，并作为鉴相器的输出端OUTPUT1。

进一步地，压控振荡器包括：PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22和电流源I1；

所述PMOS管M17的栅极与NMOS管M21的栅极连接，并作为压控振荡器的输入端INPUT3、其源极分别与PMOS管M18的源极、PMOS管M19的源极和PMOS管M20的源极连接，并与电源VCC连接，其漏极分别与PMOS管M18的漏极、PMOS管M18的栅极和NMOS管M21的源极连接；所述PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M19的漏极和NMOS管M22的源极连接；所述PMOS管M18的栅极和PMOS管M20的栅极还作为压控振荡器的输出端OUTPUT2；所述PMOS管M19的栅极与NMOS管M22的栅极连接；所述NMOS管M21的漏极分别与NMOS管M22的漏极和电流源I1的正极连接；所述电流源I1的负极接地。

上述进一步方案的有益效果为：驱动PMOS管M17和PMOS管M19将每个输出节点拉至VCC，即使在尾电流有较大变化时也产生相对恒定的摆幅。

进一步地，LNA放大器包括：电流源I2、NMOS管M35、NMOS管M36、PMOS管M37、PMOS管M38、PMOS管M39、PMOS管M40、电阻R36、电阻R37、NMOS管M41、NMOS管M42、NMOS管M43、NMOS管M44、NMOS管M45、NMOS管M46、PMOS管M47、PMOS管M48、PMOS管M49、PMOS管M50、NMOS管M51、NMOS管M52、电阻R38、电容C10、PMOS管M53、PMOS管M54、NMOS管M55和NMOS管M56；

所述NMOS管M35的漏极分别与电流源I2的负极、NMOS管M35的栅极和NMOS管M36的栅极连接，其源极和NMOS管M36的源极接地；所述电流源I2的正极与电源VCC连接；所述NMOS管M36的漏极分别与电阻R36的一端、PMOS管M37的栅极和PMOS管M40的栅极连接；所述PMOS管M37的漏极分别与电阻R36的另一端、PMOS管M39的栅极、PMOS管M38的栅极和PMOS管M53的栅极连接，其源极与PMOS管M38的漏极连接；所述PMOS管M40的源极与PMOS管M39的漏极连接，其漏极分别与电阻R37的一端、NMOS管M41的栅极、NMOS管M46的栅极和NMOS管M51的栅极连接；所述PMOS管M38的源极与PMOS管M39的源极连接，并与电源VCC连接；所述NMOS管M41的漏极分别与电阻R37的另一端和NMOS管M42的栅极连接，其源极与NMOS管M42的漏极连接；所述NMOS管M43的漏极与NMOS管M42的源极、NMOS管M43的栅极、NMOS管M44的栅极和NMOS管M56的栅极连接，其源极、NMOS管M44的源极和NMOS管M56的源极接地；所述NMOS管M44的漏极分别与NMOS管M45的源极和NMOS管M52的源极连接；所述NMOS管M45的漏极与NMOS管M46的源极连接；所述NMOS管M45的栅极和NMOS管M52的栅极作为LNA放大器的输入端INPUT5；所述NMOS管M52的漏极与NMOS管M51的源极连接；所述NMOS管M46的漏极分别与PMOS管M47的漏极、PMOS管M47的栅极和PMOS管M50的栅极连接；所述NMOS管M51的漏极分别与PMOS管M50的漏极、电阻R38的一端、PMOS管M54的栅极和NMOS管M55的栅极连接；所述PMOS管M48的漏极分别与PMOS管M47的源极、PMOS管M48的栅极和PMOS管M49的栅极连接，其源极与PMOS管M49的源极连接，并与电源VCC连接；所述PMOS管M49的漏极与PMOS管M50的源极连接；所述电阻R38的另一端与电容C10的一端连接；所述PMOS管M54的源极与PMOS管M53的漏极连接，其漏极分别与NMOS管M55的漏极和电容C10的另一端连接，并作为LNA放大器的输出端OUTPUT4；所述PMOS管M53的源极与电源VCC连接；所述NMOS管M55的源极与NMOS管M56的漏极连接。

上述进一步方案的有益效果为：NMOS管M35将电流转换为电压，并将NMOS管M35漏源之间的电流成倍数映射到NMOS管M36的漏源之间所在支路，电阻R38和电容C10连接LAN放大器的前后级，用于提高相位裕度，实现频率补偿，增大通频带，增强系统的稳定性；NMOS管M43的漏源之间所在支路、NMOS管M45的漏源之间所在支路和NMOS管M56的漏源之间所在支路也均是在映射NMOS管M35漏源之间的电流，且LNA放大器所有管子均处于饱和区。

进一步地，四阶带通滤波器包括：电阻R14、电阻R15、三极管Q3、三极管Q4、接地电阻R8、NMOS管M23、NMOS管M25、接地电阻R20、电阻R22、电阻R23、电阻R31、NMOS管M28、NMOS管M27、PMOS管M31、PMOS管M32、电阻R24、接地电阻R32、接地电容C6、电阻R25、接地电阻R21、电阻R26、电容C8、电容C9、电容C7、电阻R35、电阻R29、接地电阻R28、NMOS管M30、PMOS管M33、PMOS管M34、NMOS管M29、电阻R33、电阻R30、接地电阻R27、电阻R34、NMOS管M26、NMOS管M24、接地电阻R19、三极管Q5、三极管Q6、电阻R16和电阻R17；

所述三极管Q3的集电极分别与三极管Q3的基极、电阻R14的一端和三极管Q4的基极连接，其发射极与接地电阻R18连接；所述三极管Q4的发射极与电阻R15的一端连接，其集电极与NMOS管M23的漏极连接；所述电阻R14的另一端与电阻R15的另一端连接，并与电源VCC连接；所述NMOS管M23的栅极与NMOS管M25的栅极连接，其源极和NMOS管M25的源极接地；所述NMOS管M25的漏极分别与NMOS管M28的源极和NMOS管M27的源极连接；所述NMOS管M28的栅极分别与电阻R23的一端和电阻R31的一端连接，其漏极分别与PMOS管的M31的漏极、PMOS管的M31的栅极和PMOS管的M32的栅极连接；所述电阻R23的另一端分别与接地电阻R20和电阻R22的一端连接；所述NMOS管M27的栅极分别与接地电阻R32和电阻R24的一端连接，其漏极分别与电阻R31的另一端、电阻R22的另一端、PMOS管M32的漏极、电容C8的一端和电容C9的一端连接；所述PMOS管的M31的源极和PMOS管的M32的源极与电源VCC连接；所述电阻R24的另一端分别与接地电容C6和电阻R25的一端连接；所述电阻R25的另一端分别与电容C8的另一端、接地电阻R21和电阻R26的一端连接；所述电阻R26的另一端作为四阶带通滤波器的输入端INPUT4；所述NMOS管M30的栅极分别与接地电阻R28和电阻R29的一端连接，其源极分别与NMOS管M26的漏极和NMOS管M29的源极连接，其漏极分别与电阻R35的一端、PMOS管M33的漏极、电阻R33的一端和电阻R34的一端；连接，并作为四阶带通滤波器的输出端OUTPUT3；所述电阻R29的另一端与电容C7的一端连接；所述电容C7的另一端分别与电容C9的另一端和电阻R35的另一端连接；所述NMOS管M29的栅极分别与电阻R33的另一端和电阻R30的一端连接；所述电阻R30的另一端分别与电阻R34的另一端和接地电阻R27连接；所述PMOS管M33的源极和PMOS管M34的源极与电源VCC连接；所述PMOS管M33的栅极分别与PMOS管M34的栅极、PMOS管M34的漏极和NMOS管M29的漏极连接；所述三极管Q5的发射极与电阻R16的一端连接，其基极分别与三极管Q6的集电极、三极管Q6的基极和电阻R17的一端连接，其集电极与NMOS管M24的漏极连接；所述电阻R16的另一端与电阻R17的另一端连接，并与电源VCC连接；所述三极管Q6的发射极与接地电阻R19连接；所述NMOS管M24的栅极与NMOS管M26的栅极连接，其源极和NMOS管M26的源极接地。

综上，本发明的有益效果为：通过LNA放大器、分频器1/N和四阶带通滤波器将压控振荡器的输出信号反馈回鉴相器，鉴相器判断两个输入信号，为同相时，输出低电平，为反相时输出高电平，形成高低电平信号，对压控振荡器进行控制，同相为正反馈，反相为负反馈，实现相位的精确锁定，由于在经过MOS管逻辑运算后，高低电平信号会有毛刺，因此，通过电阻R1、电容C1、电容C2形成的Π型网络进行滤波；由于经过LNA放大器和分频器1/N的信号受到环境噪声的影响，因此在鉴相器和分频器1/N之间加入四阶带通滤波器，用于消除环境噪声的影响。

附图说明

图1为一种有源相控阵雷达的PLL的系统框图；

图2为鉴相器的电路图；

图3为压控振荡器的电路图；

图4为LNA放大器的电路图；

图5为四阶带通滤波器的电路图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，一种有源相控阵雷达的PLL，包括：鉴相器、压控振荡器、LNA放大器、分频器1/N和四阶带通滤波器；

所述鉴相器的输入端INPUT1输入待倍频的频率信号，其输入端INPUT2与四阶带通滤波器的输出端OUTPUT3连接，其输出端OUTPUT1与压控振荡器的输入端INPUT3连接；所述压控振荡器的输出端OUTPUT2与LNA放大器的输入端INPUT5连接；所述LNA放大器的输出端OUTPUT4与分频器1/N的输入端连接；所述分频器1/N的输出端与四阶带通滤波器的输入端INPUT4连接。

如图2所示，鉴相器包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电阻R1、接地电容C1、接地电容C2、电阻R2、电阻R3、电阻R5、接地电容C4、电阻R6、接地电阻R7、电阻R4、电阻R8、电阻R12、接地电容C5、接地电阻R9、电容C3、电阻R10、电阻R11、三极管Q1、三极管Q2和接地电阻R13；

所述PMOS管M12的源极与PMOS管M11的源极连接，并与电源VCC连接，其栅极分别与PMOS管M11的栅极、PMOS管M12的漏极和NMOS管M13的漏极连接；所述PMOS管M11的漏极分别与电阻R1的一端、电阻R6的一端、NMOS管M14的漏极、PMOS管M4的栅极、PMOS管M7的栅极、PMOS管M3的栅极和PMOS管M9的栅极连接；所述电阻R2的另一端分别与电阻R3的一端和电阻R5的一端连接；所述电阻R5的另一端与接地电容C4连接；所述NMOS管M13的栅极分别与电阻R3的另一端和电阻R6的另一端连接，其源极分别与NMOS管M15的漏极和NMOS管M14的源极连接；所述NMOS管M14的栅极分别与接地电阻R7和电阻R4的一端连接；所述电阻R4的另一端分别与电容C3的一端和电阻R8的一端连接；所述电阻R8的另一端分别与电阻R12的一端、接地电阻R9和接地电容C5连接；所述电容C3的另一端作为鉴相器的输入端INPUT1；所述电阻R12的另一端与电源VCC连接；所述三极管Q2的集电极分别与电阻R10的一端、三极管Q2的基极和三极管Q1的基极连接，其发射极与接地电阻R13连接；所述三级管Q1的发射极与电阻R11的一端连接，其集电极分别与NMOS管M15的栅极、NMOS管M16的栅极和NMOS管M16的漏极连接；所述NMOS管M15的源极和NMOS管M16的源极接地；所述PMOS管M6的源极与PMOS管M7的源极连接，其栅极分别与PMOS管M10的栅极、PMOS管M2的栅极和PMOS管M1的栅极连接，并作为鉴相器的输入端INPUT2，其漏极分别与PMOS管M4的漏极、PMOS管M7的漏极、PMOS管M5的栅极和PMOS管M8的栅极连接；所述PMOS管M1的源极分别与PMOS管M2的源极和PMOS管M3的源极连接，并与电源VCC连接，其漏极与PMOS管M4的源极连接；所述PMOS管M2的漏极分别与PMOS管M3的漏极和PMOS管M5的源极连接；所述PMOS管M5的漏极分别与PMOS管M8的漏极、PMOS管M9的漏极、接地电阻R1的一端和接地电容C1连接；所述PMOS管M9的源极与PMOS管M10的漏极连接；所述PMOS管M10的源极和PMOS管M8的源极接地；所述电阻R1的另一端与接地电容C2连接，并作为鉴相器的输出端OUTPUT1。

如图3所示，压控振荡器包括：PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22和电流源I1；

所述PMOS管M17的栅极与NMOS管M21的栅极连接，并作为压控振荡器的输入端INPUT3、其源极分别与PMOS管M18的源极、PMOS管M19的源极和PMOS管M20的源极连接，并与电源VCC连接，其漏极分别与PMOS管M18的漏极、PMOS管M18的栅极和NMOS管M21的源极连接；所述PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M19的漏极和NMOS管M22的源极连接；所述PMOS管M18的栅极和PMOS管M20的栅极还作为压控振荡器的输出端OUTPUT2；所述PMOS管M19的栅极与NMOS管M22的栅极连接；所述NMOS管M21的漏极分别与NMOS管M22的漏极和电流源I1的正极连接；所述电流源I1的负极接地。

驱动PMOS管M17和PMOS管M19将每个输出节点拉至VCC，即使在尾电流有较大变化时也产生相对恒定的摆幅。

如图4所示，LNA放大器包括：电流源I2、NMOS管M35、NMOS管M36、PMOS管M37、PMOS管M38、PMOS管M39、PMOS管M40、电阻R36、电阻R37、NMOS管M41、NMOS管M42、NMOS管M43、NMOS管M44、NMOS管M45、NMOS管M46、PMOS管M47、PMOS管M48、PMOS管M49、PMOS管M50、NMOS管M51、NMOS管M52、电阻R38、电容C10、PMOS管M53、PMOS管M54、NMOS管M55和NMOS管M56；

所述NMOS管M35的漏极分别与电流源I2的负极、NMOS管M35的栅极和NMOS管M36的栅极连接，其源极和NMOS管M36的源极接地；所述电流源I2的正极与电源VCC连接；所述NMOS管M36的漏极分别与电阻R36的一端、PMOS管M37的栅极和PMOS管M40的栅极连接；所述PMOS管M37的漏极分别与电阻R36的另一端、PMOS管M39的栅极、PMOS管M38的栅极和PMOS管M53的栅极连接，其源极与PMOS管M38的漏极连接；所述PMOS管M40的源极与PMOS管M39的漏极连接，其漏极分别与电阻R37的一端、NMOS管M41的栅极、NMOS管M46的栅极和NMOS管M51的栅极连接；所述PMOS管M38的源极与PMOS管M39的源极连接，并与电源VCC连接；所述NMOS管M41的漏极分别与电阻R37的另一端和NMOS管M42的栅极连接，其源极与NMOS管M42的漏极连接；所述NMOS管M43的漏极与NMOS管M42的源极、NMOS管M43的栅极、NMOS管M44的栅极和NMOS管M56的栅极连接，其源极、NMOS管M44的源极和NMOS管M56的源极接地；所述NMOS管M44的漏极分别与NMOS管M45的源极和NMOS管M52的源极连接；所述NMOS管M45的漏极与NMOS管M46的源极连接；所述NMOS管M45的栅极和NMOS管M52的栅极作为LNA放大器的输入端INPUT5；所述NMOS管M52的漏极与NMOS管M51的源极连接；所述NMOS管M46的漏极分别与PMOS管M47的漏极、PMOS管M47的栅极和PMOS管M50的栅极连接；所述NMOS管M51的漏极分别与PMOS管M50的漏极、电阻R38的一端、PMOS管M54的栅极和NMOS管M55的栅极连接；所述PMOS管M48的漏极分别与PMOS管M47的源极、PMOS管M48的栅极和PMOS管M49的栅极连接，其源极与PMOS管M49的源极连接，并与电源VCC连接；所述PMOS管M49的漏极与PMOS管M50的源极连接；所述电阻R38的另一端与电容C10的一端连接；所述PMOS管M54的源极与PMOS管M53的漏极连接，其漏极分别与NMOS管M55的漏极和电容C10的另一端连接，并作为LNA放大器的输出端OUTPUT4；所述PMOS管M53的源极与电源VCC连接；所述NMOS管M55的源极与NMOS管M56的漏极连接。

NMOS管M35将电流转换为电压，并将NMOS管M35漏源之间的电流成倍数映射到NMOS管M36的漏源之间所在支路，电阻R38和电容C10连接LAN放大器的前后级，用于提高相位裕度，实现频率补偿，增大通频带，增强系统的稳定性；NMOS管M43的漏源之间所在支路、NMOS管M45的漏源之间所在支路和NMOS管M56的漏源之间所在支路也均是在映射NMOS管M35漏源之间的电流，且LNA放大器所有管子均处于饱和区。

如图5所示，四阶带通滤波器包括：电阻R14、电阻R15、三极管Q3、三极管Q4、接地电阻R8、NMOS管M23、NMOS管M25、接地电阻R20、电阻R22、电阻R23、电阻R31、NMOS管M28、NMOS管M27、PMOS管M31、PMOS管M32、电阻R24、接地电阻R32、接地电容C6、电阻R25、接地电阻R21、电阻R26、电容C8、电容C9、电容C7、电阻R35、电阻R29、接地电阻R28、NMOS管M30、PMOS管M33、PMOS管M34、NMOS管M29、电阻R33、电阻R30、接地电阻R27、电阻R34、NMOS管M26、NMOS管M24、接地电阻R19、三极管Q5、三极管Q6、电阻R16和电阻R17；

所述三极管Q3的集电极分别与三极管Q3的基极、电阻R14的一端和三极管Q4的基极连接，其发射极与接地电阻R18连接；所述三极管Q4的发射极与电阻R15的一端连接，其集电极与NMOS管M23的漏极连接；所述电阻R14的另一端与电阻R15的另一端连接，并与电源VCC连接；所述NMOS管M23的栅极与NMOS管M25的栅极连接，其源极和NMOS管M25的源极接地；所述NMOS管M25的漏极分别与NMOS管M28的源极和NMOS管M27的源极连接；所述NMOS管M28的栅极分别与电阻R23的一端和电阻R31的一端连接，其漏极分别与PMOS管的M31的漏极、PMOS管的M31的栅极和PMOS管的M32的栅极连接；所述电阻R23的另一端分别与接地电阻R20和电阻R22的一端连接；所述NMOS管M27的栅极分别与接地电阻R32和电阻R24的一端连接，其漏极分别与电阻R31的另一端、电阻R22的另一端、PMOS管M32的漏极、电容C8的一端和电容C9的一端连接；所述PMOS管的M31的源极和PMOS管的M32的源极与电源VCC连接；所述电阻R24的另一端分别与接地电容C6和电阻R25的一端连接；所述电阻R25的另一端分别与电容C8的另一端、接地电阻R21和电阻R26的一端连接；所述电阻R26的另一端作为四阶带通滤波器的输入端INPUT4；所述NMOS管M30的栅极分别与接地电阻R28和电阻R29的一端连接，其源极分别与NMOS管M26的漏极和NMOS管M29的源极连接，其漏极分别与电阻R35的一端、PMOS管M33的漏极、电阻R33的一端和电阻R34的一端；连接，并作为四阶带通滤波器的输出端OUTPUT3；所述电阻R29的另一端与电容C7的一端连接；所述电容C7的另一端分别与电容C9的另一端和电阻R35的另一端连接；所述NMOS管M29的栅极分别与电阻R33的另一端和电阻R30的一端连接；所述电阻R30的另一端分别与电阻R34的另一端和接地电阻R27连接；所述PMOS管M33的源极和PMOS管M34的源极与电源VCC连接；所述PMOS管M33的栅极分别与PMOS管M34的栅极、PMOS管M34的漏极和NMOS管M29的漏极连接；所述三极管Q5的发射极与电阻R16的一端连接，其基极分别与三极管Q6的集电极、三极管Q6的基极和电阻R17的一端连接，其集电极与NMOS管M24的漏极连接；所述电阻R16的另一端与电阻R17的另一端连接，并与电源VCC连接；所述三极管Q6的发射极与接地电阻R19连接；所述NMOS管M24的栅极与NMOS管M26的栅极连接，其源极和NMOS管M26的源极接地。

综上，本发明的有益效果为：通过LNA放大器、分频器1/N和四阶带通滤波器将压控振荡器的输出信号反馈回鉴相器，鉴相器判断两个输入信号，为同相时，输出低电平，为反相时输出高电平，形成高低电平信号，对压控振荡器进行控制，同相为正反馈，反相为负反馈，实现相位的精确锁定，由于在经过MOS管逻辑运算后，高低电平信号会有毛刺，因此，通过电阻R1、电容C1、电容C2形成的Π型网络进行滤波；由于经过LNA放大器和分频器1/N的信号受到环境噪声的影响，因此在鉴相器和分频器1/N之间加入四阶带通滤波器，用于消除环境噪声的影响。

Claims (5)

1.一种有源相控阵雷达的PLL，其特征在于，包括：鉴相器、压控振荡器、LNA放大器、分频器1/N和四阶带通滤波器；

所述鉴相器的输入端INPUT1输入待倍频的频率信号，其输入端INPUT2与四阶带通滤波器的输出端OUTPUT3连接，其输出端OUTPUT1与压控振荡器的输入端INPUT3连接；所述压控振荡器的输出端OUTPUT2与LNA放大器的输入端INPUT5连接；所述LNA放大器的输出端OUTPUT4与分频器1/N的输入端连接；所述分频器1/N的输出端与四阶带通滤波器的输入端INPUT4连接。

2.根据权利要求1所述的有源相控阵雷达的PLL，其特征在于，所述鉴相器包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电阻R1、接地电容C1、接地电容C2、电阻R2、电阻R3、电阻R5、接地电容C4、电阻R6、接地电阻R7、电阻R4、电阻R8、电阻R12、接地电容C5、接地电阻R9、电容C3、电阻R10、电阻R11、三极管Q1、三极管Q2和接地电阻R13；

所述PMOS管M12的源极与PMOS管M11的源极连接，并与电源VCC连接，其栅极分别与PMOS管M11的栅极、PMOS管M12的漏极和NMOS管M13的漏极连接；所述PMOS管M11的漏极分别与电阻R1的一端、电阻R6的一端、NMOS管M14的漏极、PMOS管M4的栅极、PMOS管M7的栅极、PMOS管M3的栅极和PMOS管M9的栅极连接；所述电阻R2的另一端分别与电阻R3的一端和电阻R5的一端连接；所述电阻R5的另一端与接地电容C4连接；所述NMOS管M13的栅极分别与电阻R3的另一端和电阻R6的另一端连接，其源极分别与NMOS管M15的漏极和NMOS管M14的源极连接；所述NMOS管M14的栅极分别与接地电阻R7和电阻R4的一端连接；所述电阻R4的另一端分别与电容C3的一端和电阻R8的一端连接；所述电阻R8的另一端分别与电阻R12的一端、接地电阻R9和接地电容C5连接；所述电容C3的另一端作为鉴相器的输入端INPUT1；所述电阻R12的另一端与电源VCC连接；所述三极管Q2的集电极分别与电阻R10的一端、三极管Q2的基极和三极管Q1的基极连接，其发射极与接地电阻R13连接；所述三级管Q1的发射极与电阻R11的一端连接，其集电极分别与NMOS管M15的栅极、NMOS管M16的栅极和NMOS管M16的漏极连接；所述NMOS管M15的源极和NMOS管M16的源极接地；所述PMOS管M6的源极与PMOS管M7的源极连接，其栅极分别与PMOS管M10的栅极、PMOS管M2的栅极和PMOS管M1的栅极连接，并作为鉴相器的输入端INPUT2，其漏极分别与PMOS管M4的漏极、PMOS管M7的漏极、PMOS管M5的栅极和PMOS管M8的栅极连接；所述PMOS管M1的源极分别与PMOS管M2的源极和PMOS管M3的源极连接，并与电源VCC连接，其漏极与PMOS管M4的源极连接；所述PMOS管M2的漏极分别与PMOS管M3的漏极和PMOS管M5的源极连接；所述PMOS管M5的漏极分别与PMOS管M8的漏极、PMOS管M9的漏极、接地电阻R1的一端和接地电容C1连接；所述PMOS管M9的源极与PMOS管M10的漏极连接；所述PMOS管M10的源极和PMOS管M8的源极接地；所述电阻R1的另一端与接地电容C2连接，并作为鉴相器的输出端OUTPUT1。

3.根据权利要求1所述的有源相控阵雷达的PLL，其特征在于，所述压控振荡器包括：PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22和电流源I1；

所述PMOS管M17的栅极与NMOS管M21的栅极连接，并作为压控振荡器的输入端INPUT3、其源极分别与PMOS管M18的源极、PMOS管M19的源极和PMOS管M20的源极连接，并与电源VCC连接，其漏极分别与PMOS管M18的漏极、PMOS管M18的栅极和NMOS管M21的源极连接；所述PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M19的漏极和NMOS管M22的源极连接；所述PMOS管M18的栅极和PMOS管M20的栅极还作为压控振荡器的输出端OUTPUT2；所述PMOS管M19的栅极与NMOS管M22的栅极连接；所述NMOS管M21的漏极分别与NMOS管M22的漏极和电流源I1的正极连接；所述电流源I1的负极接地。

4.根据权利要求1所述的有源相控阵雷达的PLL，其特征在于，所述LNA放大器包括：电流源I2、NMOS管M35、NMOS管M36、PMOS管M37、PMOS管M38、PMOS管M39、PMOS管M40、电阻R36、电阻R37、NMOS管M41、NMOS管M42、NMOS管M43、NMOS管M44、NMOS管M45、NMOS管M46、PMOS管M47、PMOS管M48、PMOS管M49、PMOS管M50、NMOS管M51、NMOS管M52、电阻R38、电容C10、PMOS管M53、PMOS管M54、NMOS管M55和NMOS管M56；

所述NMOS管M35的漏极分别与电流源I2的负极、NMOS管M35的栅极和NMOS管M36的栅极连接，其源极和NMOS管M36的源极接地；所述电流源I2的正极与电源VCC连接；所述NMOS管M36的漏极分别与电阻R36的一端、PMOS管M37的栅极和PMOS管M40的栅极连接；所述PMOS管M37的漏极分别与电阻R36的另一端、PMOS管M39的栅极、PMOS管M38的栅极和PMOS管M53的栅极连接，其源极与PMOS管M38的漏极连接；所述PMOS管M40的源极与PMOS管M39的漏极连接，其漏极分别与电阻R37的一端、NMOS管M41的栅极、NMOS管M46的栅极和NMOS管M51的栅极连接；所述PMOS管M38的源极与PMOS管M39的源极连接，并与电源VCC连接；所述NMOS管M41的漏极分别与电阻R37的另一端和NMOS管M42的栅极连接，其源极与NMOS管M42的漏极连接；所述NMOS管M43的漏极与NMOS管M42的源极、NMOS管M43的栅极、NMOS管M44的栅极和NMOS管M56的栅极连接，其源极、NMOS管M44的源极和NMOS管M56的源极接地；所述NMOS管M44的漏极分别与NMOS管M45的源极和NMOS管M52的源极连接；所述NMOS管M45的漏极与NMOS管M46的源极连接；所述NMOS管M45的栅极和NMOS管M52的栅极作为LNA放大器的输入端INPUT5；所述NMOS管M52的漏极与NMOS管M51的源极连接；所述NMOS管M46的漏极分别与PMOS管M47的漏极、PMOS管M47的栅极和PMOS管M50的栅极连接；所述NMOS管M51的漏极分别与PMOS管M50的漏极、电阻R38的一端、PMOS管M54的栅极和NMOS管M55的栅极连接；所述PMOS管M48的漏极分别与PMOS管M47的源极、PMOS管M48的栅极和PMOS管M49的栅极连接，其源极与PMOS管M49的源极连接，并与电源VCC连接；所述PMOS管M49的漏极与PMOS管M50的源极连接；所述电阻R38的另一端与电容C10的一端连接；所述PMOS管M54的源极与PMOS管M53的漏极连接，其漏极分别与NMOS管M55的漏极和电容C10的另一端连接，并作为LNA放大器的输出端OUTPUT4；所述PMOS管M53的源极与电源VCC连接；所述NMOS管M55的源极与NMOS管M56的漏极连接。

5.根据权利要求1所述的有源相控阵雷达的PLL，其特征在于，所述四阶带通滤波器包括：电阻R14、电阻R15、三极管Q3、三极管Q4、接地电阻R8、NMOS管M23、NMOS管M25、接地电阻R20、电阻R22、电阻R23、电阻R31、NMOS管M28、NMOS管M27、PMOS管M31、PMOS管M32、电阻R24、接地电阻R32、接地电容C6、电阻R25、接地电阻R21、电阻R26、电容C8、电容C9、电容C7、电阻R35、电阻R29、接地电阻R28、NMOS管M30、PMOS管M33、PMOS管M34、NMOS管M29、电阻R33、电阻R30、接地电阻R27、电阻R34、NMOS管M26、NMOS管M24、接地电阻R19、三极管Q5、三极管Q6、电阻R16和电阻R17；

所述三极管Q3的集电极分别与三极管Q3的基极、电阻R14的一端和三极管Q4的基极连接，其发射极与接地电阻R18连接；所述三极管Q4的发射极与电阻R15的一端连接，其集电极与NMOS管M23的漏极连接；所述电阻R14的另一端与电阻R15的另一端连接，并与电源VCC连接；所述NMOS管M23的栅极与NMOS管M25的栅极连接，其源极和NMOS管M25的源极接地；所述NMOS管M25的漏极分别与NMOS管M28的源极和NMOS管M27的源极连接；所述NMOS管M28的栅极分别与电阻R23的一端和电阻R31的一端连接，其漏极分别与PMOS管的M31的漏极、PMOS管的M31的栅极和PMOS管的M32的栅极连接；所述电阻R23的另一端分别与接地电阻R20和电阻R22的一端连接；所述NMOS管M27的栅极分别与接地电阻R32和电阻R24的一端连接，其漏极分别与电阻R31的另一端、电阻R22的另一端、PMOS管M32的漏极、电容C8的一端和电容C9的一端连接；所述PMOS管的M31的源极和PMOS管的M32的源极与电源VCC连接；所述电阻R24的另一端分别与接地电容C6和电阻R25的一端连接；所述电阻R25的另一端分别与电容C8的另一端、接地电阻R21和电阻R26的一端连接；所述电阻R26的另一端作为四阶带通滤波器的输入端INPUT4；所述NMOS管M30的栅极分别与接地电阻R28和电阻R29的一端连接，其源极分别与NMOS管M26的漏极和NMOS管M29的源极连接，其漏极分别与电阻R35的一端、PMOS管M33的漏极、电阻R33的一端和电阻R34的一端；连接，并作为四阶带通滤波器的输出端OUTPUT3；所述电阻R29的另一端与电容C7的一端连接；所述电容C7的另一端分别与电容C9的另一端和电阻R35的另一端连接；所述NMOS管M29的栅极分别与电阻R33的另一端和电阻R30的一端连接；所述电阻R30的另一端分别与电阻R34的另一端和接地电阻R27连接；所述PMOS管M33的源极和PMOS管M34的源极与电源VCC连接；所述PMOS管M33的栅极分别与PMOS管M34的栅极、PMOS管M34的漏极和NMOS管M29的漏极连接；所述三极管Q5的发射极与电阻R16的一端连接，其基极分别与三极管Q6的集电极、三极管Q6的基极和电阻R17的一端连接，其集电极与NMOS管M24的漏极连接；所述电阻R16的另一端与电阻R17的另一端连接，并与电源VCC连接；所述三极管Q6的发射极与接地电阻R19连接；所述NMOS管M24的栅极与NMOS管M26的栅极连接，其源极和NMOS管M26的源极接地。

Images