CN111430451B - 一种氮化镓生长衬底及其制备方法 - Google Patents

一种氮化镓生长衬底及其制备方法 Download PDF

Info

Publication number
CN111430451B
CN111430451B CN202010246884.4A CN202010246884A CN111430451B CN 111430451 B CN111430451 B CN 111430451B CN 202010246884 A CN202010246884 A CN 202010246884A CN 111430451 B CN111430451 B CN 111430451B
Authority
CN
China
Prior art keywords
substrate
gallium nitride
sputtering
target
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010246884.4A
Other languages
English (en)
Other versions
CN111430451A (zh
Inventor
谈逊
谈谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaxia Semiconductor Shenzhen Co ltd
Original Assignee
Huaxia Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaxia Semiconductor Shenzhen Co ltd filed Critical Huaxia Semiconductor Shenzhen Co ltd
Priority to CN202010246884.4A priority Critical patent/CN111430451B/zh
Publication of CN111430451A publication Critical patent/CN111430451A/zh
Application granted granted Critical
Publication of CN111430451B publication Critical patent/CN111430451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种氮化镓生长衬底及其制备方法,生长衬底包括逐层叠加的基板、晶格转化层和缓冲层;基板为多晶氮化镓板,晶格转化层为Pt和/或Ti,具有六方密堆结构;缓冲层为具有C轴取向的六方结构薄膜层。在制备生长衬底时,先将多晶氮化镓板加工成为厚度为0.5~3mm的基板,表面激光非晶化处理,然后在基板上沉积一层厚度为20~200nm的Pt和/或Ti晶格转化层,然后再溅射一层缓冲层,即得。采用本发明中的方法,可有效解决生长氮化镓基半导体材料存在的晶格不匹配及热失配等问题,从而降低了现有氮化镓基半导体生长衬底的成本,提高了效率,同时提高了其后续生长的氮化镓基半导体材料的质量。

Description

一种氮化镓生长衬底及其制备方法
技术领域
本发明涉及一种薄膜生长衬底,具体涉及一种氮化镓生长衬底及其制备方法。
背景技术
氮化镓(GaN)生长最普遍的衬底是蓝宝石衬底,蓝宝石具有化学稳定性好、价格适中、制造技术相对成熟等优点。但是使用蓝宝石作为衬底也存在一些问题,主要是晶格失配和热应力失配,导致导热性能不好,而对于大功率器件,导热性能是一个非常重要的考虑因素,如散热不良,将导致芯片的温度升高,从而直接影响器件寿命,甚至导致的性能下降失效等;而且晶格失配会导致氮化镓薄膜生长中晶格缺陷,影响质量。
发明内容
针对上述现有技术,本发明提供一种氮化镓生长衬底及其制备方法,以解决现有生长衬底由于异质衬底产生热应力而导致生长的薄膜中存在晶格缺陷进而影响元器件性能的问题。
为了达到上述目的,本发明所采用的技术方案是:提供一种氮化镓生长衬底,本发明中的衬底包括逐层叠加的基板、晶格转化层和缓冲层;基板为多晶氮化镓板,晶格转化层为具有六方密堆结构的薄膜,其材质为Pt和/或Ti,缓冲层的为具有C轴取向的六方结构晶体。
本发明中的氮化镓生长衬底以多晶氮化镓为基板,多晶氮化镓基板的构成粒子在大致法线方向上沿特定结晶方位取向,而且,这些构成粒子的取向方位以特定范围内的平均倾斜角来倾斜,使得因与制造时使用的基底基板(典型的是取向多晶烧结体)的晶格不匹配而产生的缺陷彼此缔合,在粒子内容易消失;而且,取向方位发生若干倾斜使得缺陷也相对于法线方向倾斜发展,在晶界部消失。由于多晶氮化镓基板内部不存在晶格失配的问题,所以在其表面上生长的功能层不存在晶格缺陷,最终所制得的元器件性能优良。
本发明在缓冲层与基底之间设置有用金属制成的晶格转化层,晶格转化层的材质为Pt和/或Ti,所用金属不仅可以增强缓冲层与基底之间的结合能力,而且所构形成的晶格转化层的晶格失配参数与基底(氮化镓)的晶格失配参数相近,可以避免缓冲层与基底晶格适配参数相差较大而造成最终产品中存在较多晶格缺陷的问题。同时,在晶格转化层上溅射缓冲层,有利于缓冲层的形成,所形成的缓冲层更加均匀,并且可以得到具有特定取向的结晶缓冲层。
本发明中的缓冲层为具有C轴取向的六方结构薄膜,C轴取向的缓冲层有利于后续的氮化镓生长呈具有相同取向的晶体薄膜,晶体薄膜质量高,缺陷少,由此制得的元器件性能更加优良。
在上述技术方案的基础上,本发明中的衬底还可以做如下改进。
进一步,基板的厚度为0.5~3mm。
进一步,晶格转化层的厚度为20~200nm。
进一步,缓冲层为氮化铝、氮化铝镓、氮化镓或氮化镓铟。
本发明还要求保护氮化镓生长衬底的制备方法,本发明中氮化镓生长衬底的制备方法包括以下步骤:
S1:取多晶氮化镓板,将其加工成厚度为1~5mm的基板,表面非晶化处理后清洗干净;
S2:在基板上沉积一层厚度为20~200nm、具有六方密堆结构的Pt和/或Ti的晶格转化层,得转化基板;
S3:将转化基板放入溅射装置的溅射腔中,并安装靶材,使靶材与基板之间的距离为1~10cm;然后抽真空至溅射腔内部气压为0.2~0.8Pa,再启动加热程序将溅射腔加热至100~400℃;然后通入混合气体,同时打开靶材的控制电源,进行靶材溅射,在Pt和/或Ti晶格转化层上形成缓冲层,完成生长衬底的制备;混合气体包括氮气和氩气,并且氮气和氩气的体积比为1:1~10:1。
本发明将氮化镓多晶基板用激光进行表面非晶化处理,然后研磨光滑,有利于六方密堆结构的晶格转化层的沉积。
本发明通过溅射的方式在晶格转化层上生长缓冲层,溅射是一种物理气相沉积技术,指固体靶中的原子被高能量离子(通常来自等离子体)撞击而离开固体进入气体的物理过程;溅射能够在较低的温度下制备高熔点材料的薄膜,在制备合金和化合物薄膜的过程中保持原组成不变。本发明中在溅射装置中通入混合气体,混合气体包括氩气和氮气,氩气作为溅射气体,其冲击靶材,将靶材原子撞离靶材,氮气作为反应气体,与靶材原子进行反应声场相应的化合物,并均匀沉积附着到晶格转化层上,形成厚度均匀、无缺陷且具有C轴取向的结晶缓冲层,为后续氮化镓薄膜的生长提供良好的支撑。
本发明中制备方法在上述技术方案的基础上,还可以做如下改进。
进一步,多晶氮化镓板经过以下步骤制得:将氮化镓多晶粉末压制成板状,然后在18~22MPa、950~1050℃条件下烧结24~48h,得多晶氮化镓板材。
本发明中通过挤压、烧结的方式将多晶氮化镓粉末制成多晶氮化镓板,可使板材内部的构成粒子在大致法线方向上沿特定结晶方位取向,所得到的板材内部粒子排列规整,内部缺陷较少,不存在晶格失配的问题,在此基板上进行后续功能层的生长,功能层不会出现晶格缺陷,所得到的生长衬底性能更加优良。
进一步,S2中Pt和/或Ti晶格转化层通过溅射的方式沉积到基板上,溅射包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Pt靶材和/或Ti靶材,并将溅射装置内部压力抽至1.0~1.5Pa;
SS2:向溅射装置中通入氩气,同时打开Pt靶材和Ti靶材对应的控制电源,进行Pt和Ti同时溅射,完成Pt和/或Ti晶格转化层的沉积。
本发明采用溅射的方式沉积晶格转化层,可以保证晶格转化层在基底上均匀分布,附着更加牢靠,所得到的晶格转化层能够为后续C轴取向的缓冲层提供良好的生长场地。
进一步,S3中溅射腔内部气压为0.4Pa,温度为250℃。
进一步,混合气体中氮气与氩气的比例为2:1。
进一步,靶材为铝靶、镓靶和铟靶中的至少一种。
本发明的有益效果是:
本发明解决了生长氮化镓基半导体材料存在的晶格不匹配及热失配等问题,从而降低了现有氮化镓基半导体生长衬底的成本,同时提高石了其后续生长的氮化镓基半导体材料的质量。
附图说明
图1为本发明氮化镓生长衬底的结构示意图;
其中,100、基板;110、晶格转化层;120、缓冲层。
具体实施方式
下面结合实施例对本发明的具体实施方式做详细的说明。
实施例一
一种氮化镓生长衬底,从下到上依次为多晶氮化镓基板、Pt/Ti晶格转化层和氮化铝缓冲层;本实施例中的氮化镓生长衬底经过以下步骤制得:
S1:将氮化镓多晶粉末压制成板状,然后在20MPa、1000℃条件下烧结36h,得多晶氮化镓板材;
S2:取多晶氮化镓板,将其打磨成厚度为3mm左右的基板,激光非晶化处理、研磨表面,再清洗干净;
S3:通过溅射的方式在基板上沉积一层厚度为100nm左右的Pt/Ti晶格转化层,得转化基板;转化基板的制备包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Pt靶材和Ti靶材,并将溅射装置内部压力抽至1.3Pa;
SS2:向溅射装置中通入氩气,氩气流量为55sccm;同时打开Pt靶材和Ti靶材对应的控制电源,进行Pt和Ti同时溅射,完成Pt/Ti晶格转化层的沉积;
S4:将转化基板放入溅射装置的溅射腔中,并安装铝靶,使铝靶与转化基板之间的距离为5cm左右;然后抽真空至溅射腔内部气压为0.4Pa,再启动加热程序将溅射腔加热至250℃;然后通入由氮气和氩气组成的混合气体,混合气体中氮气和氩气的体积比为2:1,同时打开靶材的控制电源,进行靶材溅射,在Pt/Ti晶格转化层上形成氮化铝缓冲层,完成生长衬底的制备。
实施例二
一种氮化镓生长衬底,从下到上依次为多晶氮化镓基板、Pt晶格转化层和氮化镓缓冲层;本实施例中的氮化镓生长衬底经过以下步骤制得:
S1:将氮化镓多晶粉末压制成板状,然后在22MPa、950℃条件下烧结48h,得多晶氮化镓板材;
S2:取多晶氮化镓板,将其打磨成厚度为3mm左右的基板,激光非晶化处理、研磨表面,再清洗干净;
S3:通过溅射的方式在基板上沉积一层厚度为200nm左右的Pt晶格转化层,得转化基板;转化基板的制备包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Pt靶材,并将溅射装置内部压力抽至1.5Pa;
SS2:向溅射装置中通入氩气,氩气流量为55sccm;打开Pt靶材对应的控制电源,进行Pt溅射,完成Pt晶格转化层的沉积;
S4:将转化基板放入溅射装置的溅射腔中,并安装镓靶,使镓靶与转化基板之间的距离为1cm左右;然后抽真空至溅射腔内部气压为0.2Pa,再启动加热程序将溅射腔加热至300℃;然后通入由氮气和氩气组成的混合气体,混合气体中氮气和氩气的体积比为1:1,同时打开靶材的控制电源,进行靶材溅射,在Pt晶格转化层上形成氮化镓缓冲层,完成生长衬底的制备。
实施例三
一种氮化镓生长衬底,从下到上依次为多晶氮化镓基板、Ti晶格转化层和氮化铝镓缓冲层;本实施例中的氮化镓生长衬底经过以下步骤制得:
S1:将氮化镓多晶粉末压制成板状,然后在18MPa、1050℃条件下烧结24h,得多晶氮化镓板材;
S2:取多晶氮化镓板,将其打磨成厚度为1mm左右的基板,激光非晶化处理、研磨表面,再清洗干净;
S3:通过溅射的方式在基板上沉积一层厚度为100nm左右的Ti晶格转化层,得转化基板;转化基板的制备包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Ti靶材,并将溅射装置内部压力抽至1.0Pa;
SS2:向溅射装置中通入氩气,氩气流量为55sccm;打开Ti靶材对应的控制电源,进行Ti溅射,完成Ti晶格转化层的沉积;
S4:将转化基板放入溅射装置的溅射腔中,并安装铝靶和镓靶,使铝靶和镓靶与转化基板之间的距离为10cm左右;然后抽真空至溅射腔内部气压为0.8Pa,再启动加热程序将溅射腔加热至400℃;然后通入由氮气和氩气组成的混合气体,混合气体中氮气和氩气的体积比为10:1,同时打开靶材的控制电源,进行靶材溅射,在Ti晶格转化层上形成氮化铝镓缓冲层,完成生长衬底的制备。
对比例一
一种氮化镓生长衬底,从下到上依次为多晶氮化镓基板和氮化铝缓冲层;本对比例中的氮化镓生长衬底经过以下步骤制得:
S1:将氮化镓多晶粉末压制成板状,然后在20MPa、1000℃条件下烧结36h,得多晶氮化镓板材;
S2:取多晶氮化镓板,将其打磨成厚度为5mm左右的基板,激光非晶化处理、研磨表面,再清洗干净;
S3:将清洗干净的基板放入溅射装置的溅射腔中,并安装铝靶,使铝靶与基板之间的距离为5cm左右;然后抽真空至溅射腔内部气压为0.4Pa,再启动加热程序将溅射腔加热至250℃;然后通入由氮气和氩气组成的混合气体,混合气体中氮气和氩气的体积比为2:1,同时打开靶材的控制电源,进行靶材溅射,在基板上形成氮化铝缓冲层,完成生长衬底的制备。
对比例二
一种氮化镓生长衬底,从下到上依次为多晶氮化镓基板和Pt/Ti晶格转化层;本对比例中的氮化镓生长衬底经过以下步骤制得:
S1:将氮化镓多晶粉末压制成板状,然后在20MPa、1000℃条件下烧结36h,得多晶氮化镓板材;
S2:取多晶氮化镓板,将其打磨成厚度为5mm左右的基板,并用去离子水清洗干净;
S3:通过溅射的方式在基板上沉积一层厚度为100nm左右的Pt/Ti晶格转化层,得生长衬底;Pt/Ti晶格转化层的沉积包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Pt靶材和Ti靶材,并将溅射装置内部压力抽至1.3Pa;
SS2:向溅射装置中通入氩气,氩气流量为55sccm;同时打开Pt靶材和Ti靶材对应的控制电源,进行Pt和Ti同时溅射,完成Pt/Ti晶格转化层的沉积。
结果分析
分别采用平坦度测试仪和翘曲度测试仪测试所得生长衬底的总厚度偏差和翘曲度;再将然后采用MOCVD或HVPE方法分别在制得的生长衬底表面生长氮化镓薄膜,并用阴级荧光显微镜法分析生长衬底表面的位错密度,以考察氮化镓薄膜的性能,结果如表1所示。
表1生长衬底及薄膜性能测试
总厚度偏差TTV(μm) 翘曲度BOW(μm) 薄膜位错密度(/cm<sup>2</sup>)
实施例一 7 3 5.5×10<sup>7</sup>
实施例二 9 4 4.7×10<sup>7</sup>
实施例三 8 4 5.3×10<sup>7</sup>
对比例一 9 5 8.2×10<sup>9</sup>
对比例二 11 6 5.5×10<sup>10</sup>
从表1中可以看出,采用本发明中的方式制得的生长衬底总厚度偏差在10μm以下,翘曲度在5μm以下,生长衬底整体上较为平整,后续在其表面上进行薄膜生长时可以得到晶格更加完整且内部无缺陷的薄膜,薄膜的错位密度可以达到107的量级,由此可以得到高性能的元器件。
对比例一中的生长衬底只包括基板和缓冲层,不存在晶格转化层,虽然整体上的平整度也较好,但是缓冲层和基板之间结合能力较差,且由于两者的晶格适配参数差别较大,会对后续薄膜的生长造成不利影响,所得到的薄膜位错密度在109的量级,性能显著降低。
对比例二中的生长衬底只包括基板和晶格转化层,不存在缓冲层,由于没有结构规整的缓冲层进行覆盖,因此其整体平整度较差;而且取消缓冲层,缓冲层C轴取向的特点也随之消失,在进行氮化镓薄膜的生长时,薄膜中的晶体不会沿特定方向取向,薄膜中存在较多的晶格缺陷,薄膜的错密度在1010的量级,性能显著降低。
虽然结合实施例对本发明的具体实施方式进行了详细地描述,但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内,本领域技术人员不经创造性劳动即可作出的各种修改和变形仍属本专利的保护范围。

Claims (9)

1.一种氮化镓生长衬底,其特征在于:所述生长衬底包括逐层叠加的基板(100)、晶格转化层(110)和缓冲层(120);所述基板(100)为多晶氮化镓板,所述晶格转化层(110)为具有六方密堆结构的薄膜,其材质为Pt和/或Ti,所述晶格转化层(110)的厚度为20~200nm,所述缓冲层(120)为具有C轴取向的六方结构晶体。
2.根据权利要求1所述的氮化镓生长衬底,其特征在于:所述基板(100)的厚度为0.5~3mm。
3.根据权利要求1所述的氮化镓生长衬底,其特征在于:所述缓冲层(120)为氮化铝、氮化铝镓、氮化镓或氮化镓铟。
4.如权利要求1~3任一项所述的氮化镓生长衬底的制备方法,其特征在于,包括以下步骤:
S1:取多晶氮化镓板,将其加工成厚度为1~5mm的基板,表面非晶化处理后清洗干净;
S2:在基板上沉积一层厚度为20~200nm、具有六方密堆结构的Pt和/或Ti的晶格转化层,得转化基板;
S3:将转化基板放入溅射装置的溅射腔中,并安装靶材,使靶材与基板之间的距离为1~10cm;然后抽真空至溅射腔内部气压为0.2~0.8Pa,再启动加热程序将溅射腔加热至100~400℃;然后通入混合气体,同时打开靶材的控制电源,进行靶材溅射,在Pt和/或Ti晶格转化层上形成缓冲层,完成生长衬底的制备;所述混合气体包括氮气和氩气,并且氮气和氩气的体积比为1:1~10:1。
5.根据权利要求4所述的制备方法,其特征在于,所述多晶氮化镓板经过以下步骤制得:将氮化镓多晶粉末压制成板状,然后在18~22MPa、950~1050℃条件下烧结24~48h,得多晶氮化镓板材。
6.根据权利要求4所述的制备方法,其特征在于,S2中Pt和/或Ti晶格转化层通过溅射的方式沉积到基板上,溅射包括以下步骤:
SS1:将清洗干净的基板放入溅射装置中,安装Pt靶材和/或Ti靶材,并将溅射装置内部压力抽至1.0~1.5Pa;
SS2:向溅射装置中通入氩气,打开Pt靶材和/或Ti靶材对应的控制电源,进行Pt和/或Ti的溅射,完成Pt和/或Ti晶格转化层的沉积。
7.根据权利要求4所述的制备方法,其特征在于:S3中溅射腔内部气压为0.4Pa,温度为250℃。
8.根据权利要求4所述的制备方法,其特征在于:所述混合气体中氮气与氩气的比例为2:1。
9.根据权利要求4所述的制备方法,其特征在于:所述靶材为铝靶、镓靶和铟靶中的至少一种。
CN202010246884.4A 2020-03-31 2020-03-31 一种氮化镓生长衬底及其制备方法 Active CN111430451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010246884.4A CN111430451B (zh) 2020-03-31 2020-03-31 一种氮化镓生长衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010246884.4A CN111430451B (zh) 2020-03-31 2020-03-31 一种氮化镓生长衬底及其制备方法

Publications (2)

Publication Number Publication Date
CN111430451A CN111430451A (zh) 2020-07-17
CN111430451B true CN111430451B (zh) 2020-12-15

Family

ID=71550275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010246884.4A Active CN111430451B (zh) 2020-03-31 2020-03-31 一种氮化镓生长衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN111430451B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078046B (zh) * 2021-03-26 2022-07-29 华厦半导体(深圳)有限公司 一种氮化镓同质衬底及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333435C (zh) * 2004-11-17 2007-08-22 金芃 准氮化铝和准氮化镓基生长衬底及其生长方法
CN100372138C (zh) * 2005-07-13 2008-02-27 晶能光电(江西)有限公司 在硅衬底上制备铟镓铝氮材料的方法
JP2012119569A (ja) * 2010-12-02 2012-06-21 Ulvac Japan Ltd 窒化物半導体素子
CN105633234A (zh) * 2012-03-15 2016-06-01 安徽三安光电有限公司 氮化镓基半导体生长衬底及其制作方法
CN108330536B (zh) * 2018-03-20 2020-04-21 南京大学 PA-MBE同质外延高质量GaN单晶薄膜的制备方法

Also Published As

Publication number Publication date
CN111430451A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
US9200379B2 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
KR102551587B1 (ko) 다이아몬드 제막용 하지기판 및 이것을 이용한 다이아몬드기판의 제조방법
US20130220214A1 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JP7461851B2 (ja) 半導体膜
US9076653B2 (en) Substrate for growing single crystal diamond layer and method for producing single crystal diamond substrate
JP7289357B2 (ja) 半導体膜
CN210120127U (zh) 一种复合硅衬底
CN111886368B (zh) 13族元素氮化物层、自立基板、功能元件以及13族元素氮化物层的制造方法
CN105190842A (zh) 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
CN113078046B (zh) 一种氮化镓同质衬底及其制备方法
CN111430451B (zh) 一种氮化镓生长衬底及其制备方法
CN103996610B (zh) 一种生长在金属铝衬底上的AlN薄膜及其制备方法和应用
EP3597797B1 (en) Group iii nitride semiconductor substrate
KR101119019B1 (ko) 질화갈륨 반도체 및 이의 제조 방법
WO2020194803A1 (ja) 下地基板及びその製造方法
Shervin et al. Flexible single-crystalline GaN substrate by direct deposition of III-N thin films on polycrystalline metal tape
CN115377196A (zh) 一种以金刚石为衬底的外延GaN及其制备方法
JP2022109306A (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
CN105483617A (zh) 一种在非硅衬底上制备Mg2Si薄膜的方法
CN106910807A (zh) 一种用于生长外延片的复合衬底及其制备方法
CN101958236B (zh) 一种半导体衬底及其制备方法
CN114267757B (zh) 一种双抛薄衬底氮化物外延层的制备方法及其外延层
US8026517B2 (en) Semiconductor structures
JP7439117B2 (ja) 下地基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant