CN111430415B - 一种显示面板及显示装置 - Google Patents

一种显示面板及显示装置 Download PDF

Info

Publication number
CN111430415B
CN111430415B CN202010245818.5A CN202010245818A CN111430415B CN 111430415 B CN111430415 B CN 111430415B CN 202010245818 A CN202010245818 A CN 202010245818A CN 111430415 B CN111430415 B CN 111430415B
Authority
CN
China
Prior art keywords
substrate
orthographic projection
area
sub
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010245818.5A
Other languages
English (en)
Other versions
CN111430415A (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010245818.5A priority Critical patent/CN111430415B/zh
Publication of CN111430415A publication Critical patent/CN111430415A/zh
Application granted granted Critical
Publication of CN111430415B publication Critical patent/CN111430415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Abstract

本发明公开了一种显示面板及显示装置，通过将栅极驱动电路设置在显示区内，并使栅极驱动电路所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影互不交叠，以及使发光单元所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影具有交叠区域；且发光单元在衬底基板的正投影覆盖栅极驱动电路所在区域在衬底基板的正投影。这样可以保证在显示区中栅极驱动电路和像素驱动电路均有足够布线空间的情况下，省去周边区域中用于设置栅极驱动电路的空间，从而可以实现超窄边框甚至是无边框设计。

Description

一种显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板及显示装置。
背景技术
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极驱动电路集成在显示装置的阵列基板上以形成对显示装置的扫描驱动。一般栅极驱动电路设置在显示面板的周边区域中，从而造成显示面板的周边区域占用面积较多，不利于实现窄边框。
发明内容
本发明实施例提供了一种显示面板及显示装置，用以使显示面板实现窄边框。
本发明实施例提供的一种显示面板，包括显示区以及位于所述显示区中的多个子像素，所述显示面板还包括：
衬底基板；
薄膜晶体管阵列层，位于所述衬底基板上，且所述薄膜晶体管阵列层具有位于所述显示区中的栅极驱动电路和多个像素驱动电路；其中，一个所述子像素设置一个所述像素驱动电路，所述栅极驱动电路所在区域在所述衬底基板的正投影与所述像素驱动电路所在区域在所述衬底基板的正投影互不交叠；
电致发光器件层，位于所述薄膜晶体管阵列层背离所述衬底基板一侧，且所述电致发光器件层包括多个发光单元；其中，一个所述子像素设置一个所述发光单元，且同一所述子像素中，所述发光单元所在区域在所述衬底基板的正投影与所述像素驱动电路所在区域在所述衬底基板的正投影具有交叠区域；以及，所述发光单元在所述衬底基板的正投影覆盖所述栅极驱动电路所在区域在所述衬底基板的正投影。
可选地，在发明实施例中，所述栅极驱动电路包括级联的多个移位寄存器；其中，一个所述移位寄存器与一行子像素对应设置；
针对同一行子像素对应的所述移位寄存器和所述发光单元，至少两个所述发光单元在所述衬底基板的正投影覆盖所述移位寄存器所在区域在所述衬底基板的正投影。
可选地，在发明实施例中，针对同一行子像素对应的所述移位寄存器和所述发光单元，相邻的多个所述发光单元在所述衬底基板的正投影覆盖所述移位寄存器所在区域在所述衬底基板的正投影。
可选地，在发明实施例中，所述子像素包括：第一布局区和第二布局区；其中，所述第一布局区和所述第二布局区沿所述子像素的列方向排列；所述第一布局区包括：沿所述子像素的行方向排列的第一子布局区和第二子布局区；
所述像素驱动电路在所述衬底基板的正投影位于所述第一子布局区，且同一行子像素中，所述移位寄存器所在区域在所述衬底基板的正投影位于相邻的多个所述第二布局区内。
可选地，在发明实施例中，所述移位寄存器包括多个晶体管；
一个所述晶体管所在区域在所述衬底基板的正投影位于至少一个所述第二布局区内。
可选地，在发明实施例中，所述多个晶体管包括输出晶体管和下拉晶体管；
所述输出晶体管的有源层包括至少三个第一有源部；其中，一个所述第一有源部在所述衬底基板的正投影位于一个所述第二布局区内；
所述下拉晶体管的有源层包括至少三个第二有源部；其中，一个所述第二有源部在所述衬底基板的正投影位于一个所述第二布局区内。
可选地，在发明实施例中，针对同一所述移位寄存器单元中的输出晶体管和下拉晶体管，一个所述第一有源部与一个所述第二有源部对应设置，且对应设置的所述第一有源部与所述第二有源部在所述衬底基板的正投影位于同一个所述第二布局区内。
可选地，在发明实施例中，所述薄膜晶体管阵列层还包括位于所述显示区中的多条时钟信号线，所述时钟信号线与所述栅极驱动电路电连接；
所述发光单元在所述衬底基板的正投影还覆盖所述时钟信号线在所述衬底基板的正投影，且所述时钟信号线在所述衬底基板的正投影位于所述栅极驱动电路在所述衬底基板的正投影的至少一侧。
可选地，在发明实施例中，所述时钟信号线在所述衬底基板的正投影位于同一列中的第二子布局区和第二布局区内。
本发明实施例还提供了一种显示装置，包括上述显示面板。
本发明有益效果如下：
本发明实施例提供的显示面板及显示装置，通过将栅极驱动电路设置在显示区内，并使栅极驱动电路所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影互不交叠，以及使发光单元所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影具有交叠区域；且发光单元在衬底基板的正投影覆盖栅极驱动电路所在区域在衬底基板的正投影。这样可以保证在显示区中栅极驱动电路和像素驱动电路均有足够布线空间的情况下，省去周边区域中用于设置栅极驱动电路的空间，从而可以实现超窄边框甚至是无边框设计。
附图说明
图1为本发明实施例中的一些显示面板的结构示意图；
图2为本发明实施例中的一些像素驱动电路的结构示意图；
图3为本发明实施例中的一些栅极驱动电路的结构示意图；
图4为本发明实施例中的一些移位寄存器的结构示意图；
图5为本发明实施例中的一些显示面板的局部剖视结构示意图；
图6为本发明实施例中的一些显示面板的具体结构示意图；
图7为本发明实施例中的一些显示面板的局部具体结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供了一种显示面板，如图1所示，包括显示区AA以及位于显示区AA中的多个子像素spx。示例性地，结合图1与图2所示，多个子像素spx中的至少一个子像素spx可以包括：像素驱动电路12和发光器件L。其中，像素驱动电路12具有晶体管和电容，并通过晶体管和电容的相互作用产生电信号，产生的电信号输入到发光器件L的第一电极中。并且对发光器件L的第二电极加载相应的电压，可以驱动发光器件L发光。
示例性地，结合图2所示，像素驱动电路12可以包括驱动晶体管M1、数据写入晶体管M2、检测晶体管M3以及存储电容Cst。需要说明的是，该像素驱动电路的工作过程和原理可以与现有技术中的基本相同，在此不作赘述。
当然，在本发明实施例中，子像素中的像素驱动电路除了可以为图2所示的结构之外，还可以为包括其他数量的晶体管的结构，本发明实施例对此不作限定。
在具体实施时，在本发明实施例中，显示区还可以包括多条扫描线和多条数据线。其中，一行子像素对应电连接至少一条扫描线，一列子像素对应电连接至少一条数据线。示例性地，若像素驱动电路设置为图2所示的结构时，可以使一列子像素对应电连接一条数据线DA，即一列子像素中的数据写入晶体管M2均与该数据线DA电连接。多条扫描线可以包括多条第一扫描线和多条第二扫描线，一行子像素对应电连接两条扫描线，即一行子像素对应电连接一条第一扫描线和一条第二扫描线。其中，一行子像素中的数据写入晶体管M2均与对应的第一扫描线G1电连接，一行子像素中的检测晶体管M3均与对应的第二扫描线G2电连接。需要说明的是，每相邻两行中，第一行对应电连接的第二扫描线和第二行对应电连接的第一扫描线电连接，以传输相同的信号。
为了是第一扫描线和第二扫描线上可以传输信号，在具体实施时，在本发明实施例中，如图1与图3所示，显示面板还可以包括：栅极驱动电路11。示例性地，栅极驱动电路11可以包括：级联的多个移位寄存器SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)；其中，第一级移位寄存器SR(1)的输入信号端IP与帧触发信号端STV电连接；并且，每相邻两级移位寄存器中，下一级移位寄存器SR(n)的输入信号端IP与上一级移位寄存器SR(n-1)的输出信号端OP电连接。以及，每相邻两级移位寄存器中，上一级移位寄存器SR(n)的复位信号端RE与下一级移位寄存器SR(n+1)的输出信号端OP电连接。
示例性地，若像素驱动电路设置为图2所示的结构时，第一行子像素电连接的第一扫描线可以与第一级移位寄存器SR(1)的输出信号端OP电连接，最后一行子像素电连接的第二扫描线可以与第N级移位寄存器SR(N)的输出信号端OP电连接。其余行子像素中，相互电连接的第一扫描线和第二扫描线与同一个移位寄存器的输出信号端OP电连接。例如，第一行子像素电连接的第二扫描线和第二行子像素电连接的第一扫描线与第二级移位寄存器SR(2)的输出信号端OP电连接。其余同理，在此不作赘述。
在具体实施时，在本发明实施例中，如图4所示，移位寄存器可以包括：多个晶体管；多个晶体管可以包括：第一晶体管T1、第二晶体管T2、输出晶体管T3、下拉晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第一电容C1以及第二电容C2。需要说明的是，该移位寄存器的工作过程和原理可以与现有技术中的基本相同，在此不作赘述。当然，在本发明实施例中，移位寄存器除了可以为图4所示的结构之外，还可以为包括其他数量的晶体管的结构，本发明实施例对此不作限定。
在具体实施时，为了降低显示面板的周边区域的占用面积，在本发明实施例中，如图1与图5所示，显示面板还可以包括：衬底基板10；位于衬底基板10上的薄膜晶体管阵列层100，位于薄膜晶体管阵列层100背离衬底基板10一侧的电致发光器件层210。其中，薄膜晶体管阵列层100具有位于显示区AA中的栅极驱动电路11和多个像素驱动电路12，电致发光器件层210包括多个发光单元210。示例性地，一个子像素设置一个像素驱动电路12和一个发光单元210。示例性地，发光单元210可以为上述发光器件L。其中，发光器件可以为顶发射型发光器件。例如，发光器件可以为有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至少一种，在此不作限定。
在具体实施时，在本发明实施例中，如图1与图5所示，栅极驱动电路11所在区域在衬底基板10的正投影与像素驱动电路12所在区域在衬底基板10的正投影互不交叠。并且，同一子像素中，发光单元210所在区域在衬底基板10的正投影与像素驱动电路所在区域在衬底基板10的正投影具有交叠区域；以及，发光单元210在衬底基板10的正投影覆盖栅极驱动电路所在区域在衬底基板10的正投影。
本发明实施例提供的上述显示面板，通过将栅极驱动电路设置在显示区内，并使栅极驱动电路所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影互不交叠，以及使发光单元所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影具有交叠区域；且发光单元在衬底基板的正投影覆盖栅极驱动电路所在区域在衬底基板的正投影。这样可以保证在显示区中栅极驱动电路和像素驱动电路均有足够布线空间的情况下，省去周边区域中用于设置栅极驱动电路的空间，从而可以实现超窄边框甚至是无边框设计。
在具体实施时，如图3至图6所示，栅极驱动电路11可以包括级联的多个移位寄存器；其中，一个移位寄存器SR(n)与一行子像素01对应设置。并且，针对同一行子像素对应的移位寄存器SR(n)和发光单元210，至少两个发光单元210210在衬底基板10的正投影覆盖移位寄存器所在区域QB在衬底基板10的正投影。示例性地，针对同一行子像素对应的移位寄存器和发光单元210，可以使相邻的多个发光单元210210在衬底基板10的正投影覆盖移位寄存器所在区域QB在衬底基板10的正投影。这样可以使移位寄存器中的晶体管和电容分散设置在一行中的多个子像素中。并且，通过使多个发光单元210210在衬底基板10的正投影覆盖移位寄存器所在区域QB在衬底基板10的正投影，这样可以在将移位寄存器设置在显示区内的同时实现显示。
在具体实施时，如图6与图7所示，子像素可以包括：第一布局区L10和第二布局区L20；其中，第一布局区L10和第二布局区L20沿子像素的列方向F2排列；第一布局区L10可以包括：沿子像素的行方向F1排列的第一子布局区L11和第二子布局区L12。并且，像素驱动电路在衬底基板10的正投影位于第一子布局区L11，且同一行子像素中，移位寄存器所在区域在衬底基板10的正投影位于相邻的多个第二布局区L20内。以及同一子像素中，发光单元210210在衬底基板10的正投影覆盖第一布局区L10和第二布局区L20。这样可以将像素驱动电路和移位寄存器进行分区域放置，避免短路。
在具体实施时，在移位寄存器包括多个晶体管时，如图6与图7所示，可以使一个晶体管所在区域在衬底基板10的正投影位于至少一个第二布局区L20内。示例性地，可以使一个晶体管所在区域在衬底基板10的正投影位于一个第二布局区L20内。也可以使一个晶体管所在区域在衬底基板10的正投影位于多个第二布局区L20内。也可以使多个晶体管所在区域在衬底基板10的正投影位于一个第二布局区L20内。当然，这可以根据实际应用的需求来设计确定，在此不作限定。
在具体实施时，如图7所示，可以使输出晶体管T3的有源层包括至少三个第一有源部T3-A；其中，一个第一有源部T3-A在衬底基板10的正投影位于一个第二布局区L20内。这样可以提高输出晶体管T3的驱动能力。示例性地，可以使输出晶体管T3的有源层包括三个第一有源部T3-A，并且，一个第一有源部T3-A在衬底基板10的正投影位于一个第二布局区L20内。也可以使输出晶体管T3的有源层包括四个或更多个第一有源部T3-A，这可以根据实际应用的需求来设计确定，在此不作限定。
在具体实施时，如图7所示，可以使下拉晶体管T4的有源层包括至少三个第二有源部T4-A；其中，一个第二有源部T4-A在衬底基板10的正投影位于一个第二布局区L20内。这样可以提高下拉晶体管T4的驱动能力。示例性地，可以使下拉晶体管T4的有源层包括三个第二有源部T4-A，并且，一个第二有源部T4-A在衬底基板10的正投影位于一个第二布局区L20内。也可以使下拉晶体管T4的有源层包括四个或更多个第二有源部T4-A，这可以根据实际应用的需求来设计确定，在此不作限定。
在具体实施时，如图7所示，针对同一移位寄存器中的输出晶体管T3和下拉晶体管T4，可以使一个第一有源部T3-A与一个第二有源部T4-A对应设置，且对应设置的第一有源部T3-A与第二有源部T4-A在衬底基板10的正投影位于同一个第二布局区L20内。
在具体实施时，如图6所示，薄膜晶体管阵列层100还包括位于显示区中的多条时钟信号线13，时钟信号线13与栅极驱动电路11电连接。其中，发光单元210在衬底基板10的正投影还覆盖时钟信号线13在衬底基板10的正投影，且时钟信号线13在衬底基板10的正投影位于栅极驱动电路在衬底基板10的正投影的至少一侧。示例性地，薄膜晶体管阵列层100可以包括四条时钟信号线13，这四条时钟信号线中的两条时钟信号线设置在栅极驱动电路的一侧，这四条时钟信号线中的另两条时钟信号线设置在栅极驱动电路的另一侧。当然，可以根据实际应用的需求来设计确定，在此不作限定。
在具体实施时，如图6所示，可以使时钟信号线13在衬底基板10的正投影位于同一列中的第二子布局区L12和第二布局区L20内。这样可以将时钟信号线与像素驱动电路进行分区域设置，从而可以避免时钟信号线与像素驱动电路短路。
需要说明的是，薄膜晶体管阵列层100可以包括形成上述晶体管、电容的各个膜层。示例性地，以形成上述晶体管为例进行说明，薄膜晶体管阵列层100可以包括位于衬底基板10上的晶体管的有源层，位于有源层背离衬底基板10一侧的栅绝缘层，位于栅绝缘层背离衬底基板10一侧的栅极，位于栅极背离衬底基板10一侧的层间介质层，位于层间介质层背离衬底基板10一侧的电容电极，位于电容电极背离衬底基板10一侧的层间绝缘层，位于层间绝缘层背离衬底基板10一侧的源极和漏极，位于源极和漏极所在层背离衬底基板10一侧的平坦化层，位于平坦化层背离衬底基板10一侧的阳极层，位于阳极层背离衬底基板10一侧的像素限定层，位于像素限定层背离衬底基板10一侧的发光层和阴极层。其中，阳极层包括多个发光器件L的第一电极，像素限定层具有开口，该开口暴露出第一电极，从而可以限定出发光器件L的发光区域。第一电极通过贯穿平坦化层的阳极过孔与晶体管的漏极电连接。为了使发光器件L的发光区域，可以使阳极过孔在衬底基板的正投影与像素限定层的开口所在区域不交叠，即可以使阳极过孔在衬底基板的正投影位于像素限定层所在区域在衬底基板的正投影内。并且，电容电极和栅线形成了电容，上述晶体管的栅极、第一扫描线以及第二扫描线设置于同一层。时钟信号线和数据线设置于同一层。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的显示面板及显示装置，通过将栅极驱动电路设置在显示区内，并使栅极驱动电路所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影互不交叠，以及使发光单元所在区域在衬底基板的正投影与像素驱动电路所在区域在衬底基板的正投影具有交叠区域；且发光单元在衬底基板的正投影覆盖栅极驱动电路所在区域在衬底基板的正投影。这样可以保证在显示区中栅极驱动电路和像素驱动电路均有足够布线空间的情况下，省去周边区域中用于设置栅极驱动电路的空间，从而可以实现超窄边框甚至是无边框设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种显示面板，包括显示区以及位于所述显示区中的多个子像素，其特征在于，所述显示面板还包括：
衬底基板；
薄膜晶体管阵列层，位于所述衬底基板上，且所述薄膜晶体管阵列层具有位于所述显示区中的栅极驱动电路和多个像素驱动电路；其中，一个所述子像素设置一个所述像素驱动电路，所述栅极驱动电路所在区域在所述衬底基板的正投影与所述像素驱动电路所在区域在所述衬底基板的正投影互不交叠；
电致发光器件层，位于所述薄膜晶体管阵列层背离所述衬底基板一侧，且所述电致发光器件层包括多个发光单元；其中，一个所述子像素设置一个所述发光单元，且同一所述子像素中，所述发光单元所在区域在所述衬底基板的正投影与所述像素驱动电路所在区域在所述衬底基板的正投影具有交叠区域；以及，所述发光单元在所述衬底基板的正投影覆盖所述栅极驱动电路所在区域在所述衬底基板的正投影；
所述栅极驱动电路包括级联的多个移位寄存器；其中，一个所述移位寄存器与一行子像素对应设置；
针对同一行子像素对应的所述移位寄存器和所述发光单元，至少两个所述发光单元在所述衬底基板的正投影覆盖所述移位寄存器所在区域在所述衬底基板的正投影；
针对同一行子像素对应的移位寄存器和发光单元，相邻的多个所述发光单元在所述衬底基板的正投影覆盖所述移位寄存器所在区域在所述衬底基板的正投影；
所述子像素包括：第一布局区和第二布局区；其中，所述第一布局区和所述第二布局区沿所述子像素的列方向排列；所述第一布局区包括：沿所述子像素的行方向排列的第一子布局区和第二子布局区；
所述像素驱动电路在所述衬底基板的正投影位于所述第一子布局区，且同一行子像素中，所述移位寄存器所在区域在所述衬底基板的正投影位于相邻的多个所述第二布局区内；
所述移位寄存器包括多个晶体管；
一个所述晶体管所在区域在所述衬底基板的正投影位于至少一个所述第二布局区内；
所述多个晶体管包括输出晶体管和下拉晶体管；
所述输出晶体管的有源层包括至少三个第一有源部；其中，一个所述第一有源部在所述衬底基板的正投影位于一个所述第二布局区内；
所述下拉晶体管的有源层包括至少三个第二有源部；其中，一个所述第二有源部在所述衬底基板的正投影位于一个所述第二布局区内。
2.如权利要求1所述的显示面板，其特征在于，针对同一所述移位寄存器中的输出晶体管和下拉晶体管，一个所述第一有源部与一个所述第二有源部对应设置，且对应设置的所述第一有源部与所述第二有源部在所述衬底基板的正投影位于同一个所述第二布局区内。
3.如权利要求1-2任一项所述的显示面板，其特征在于，所述薄膜晶体管阵列层还包括位于所述显示区中的多条时钟信号线，所述时钟信号线与所述栅极驱动电路电连接；
所述发光单元在所述衬底基板的正投影还覆盖所述时钟信号线在所述衬底基板的正投影，且所述时钟信号线在所述衬底基板的正投影位于所述栅极驱动电路在所述衬底基板的正投影的至少一侧。
4.如权利要求3所述的显示面板，其特征在于，所述时钟信号线在所述衬底基板的正投影位于同一列中的第二子布局区和第二布局区内。
5.一种显示装置，其特征在于，包括如权利要求1-4任一项所述的显示面板。
CN202010245818.5A 2020-03-31 2020-03-31 一种显示面板及显示装置 Active CN111430415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010245818.5A CN111430415B (zh) 2020-03-31 2020-03-31 一种显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010245818.5A CN111430415B (zh) 2020-03-31 2020-03-31 一种显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111430415A CN111430415A (zh) 2020-07-17
CN111430415B true CN111430415B (zh) 2023-01-10

Family

ID=71549391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010245818.5A Active CN111430415B (zh) 2020-03-31 2020-03-31 一种显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111430415B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
CN112259595B (zh) * 2020-10-30 2022-10-11 武汉天马微电子有限公司 一种阵列基板以及显示面板
CN115104145B (zh) * 2020-12-26 2023-11-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
GB2609580A (en) * 2021-01-13 2023-02-08 Boe Technology Group Co Ltd Display substrate and preparation method therefor, and display device
US11900875B2 (en) 2021-04-30 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and preparation method thereof, and display device
CN113327536B (zh) * 2021-06-11 2022-09-27 合肥维信诺科技有限公司 显示面板和显示设备
CN113809141B (zh) * 2021-10-22 2024-03-19 合肥维信诺科技有限公司 显示面板及显示装置
CN113920940A (zh) * 2021-10-29 2022-01-11 Oppo广东移动通信有限公司 显示模组、显示屏组件及电子设备
CN114122051B (zh) * 2021-11-04 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置
CN116169155A (zh) * 2021-11-25 2023-05-26 成都辰显光电有限公司 显示面板和显示装置
CN114664245B (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 驱动基板及其显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125785B1 (ko) * 2013-12-16 2020-06-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN104464533B (zh) * 2014-12-10 2017-03-15 京东方科技集团股份有限公司 一种显示面板、显示装置
CN105139806B (zh) * 2015-10-21 2018-05-01 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN115425052A (zh) * 2017-06-29 2022-12-02 京东方科技集团股份有限公司 显示面板及显示装置
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法

Also Published As

Publication number Publication date
CN111430415A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN111430415B (zh) 一种显示面板及显示装置
CN110767665B (zh) 一种显示面板、其制备方法及显示装置
CN107633812B (zh) 一种显示面板及显示装置
US10147767B2 (en) Display device
US20210159299A1 (en) Array substrate and manufacturing method thereof, display panel and display device
US11645977B2 (en) Pixel circuit, display panel, display device and driving method
CN107768545B (zh) 一种有机电致发光显示面板及显示装置
EP4068260A1 (en) Display substrate and display device
EP4095924A1 (en) Display substrate and display apparatus
US11450270B2 (en) Pixel circuit and method of driving the same, display device
CN113362762B (zh) 一种显示面板及其控制方法、显示装置
US11929030B2 (en) Display panel, driving method, and display device
US11657756B2 (en) Display panel and display apparatus
CN113410269B (zh) 显示面板及显示装置
CN113972237A (zh) 一种显示面板及显示装置
CN114639328A (zh) 显示面板及显示装置
CN113571021A (zh) 显示面板及显示装置
EP4131235A1 (en) Array substrate, display panel, and display device
US11783772B2 (en) Array substrate, display panel, and display device
US11804183B2 (en) Display panel, driving method, and display device with real time switch of forward and reverse scanning
CN111816127B (zh) Goa单元及其驱动方法、goa电路和显示面板
CN112071273A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
CN112785978B (zh) 一种阵列基板
US20230180557A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant