CN111426940B - 雷达芯片的测试系统 - Google Patents

Abstract

本发明揭示了一种雷达芯片的测试系统。所述测试系统包括：信号源，用于为待测雷达芯片提供射频信号；频谱仪，用于测量待测雷达芯片的发射信号；测试板，用于支持待测雷达芯片工作，并将待测雷达芯片的射频输出端口和射频输入端口引出；射频接口模块，包括用于将测试板上待测雷达芯片的射频输入端口连接至信号源的第一功分器、以及将测试板上待测雷达芯片的射频输出端口连接至频谱仪的第二功分器；ATE机台，用于获取所述频谱仪和/或待测雷达芯片的测量数据，以判断待测雷达芯片的发射性能和/或接收性能是否达到设定目标。本发明的优点包括能够实现多路相同信号的串行测试以及多路不同信号的并行测试，提高测试效率，将低测试成本。

Description

雷达芯片的测试系统

技术领域

本发明属于雷达芯片的测试技术领域，具体涉及一种雷达芯片的测试系统。

背景技术

芯片量产测试是一项占芯片成本比重较大的部分，也是对产品质量要求很高的一环。量产芯片测试是指芯片在经过流片、划片、封装后进行的一种出厂前测试，目的是筛查出不良品，并对良品的测试结果进行记录和监测，避免不良品流向客户的同时也保证良品达到产品设计的目标。

毫米波雷达芯片内部有锁相环PLL，以产生本振信号，通过倍频功能模块将本振信号上变频至发射频点上，通过内部功率放大器放大后至发射端 PA_out脚再通过天线发射出去，这条链路为发射链路。

毫米波雷达芯片内同时还具备接收链路，接收天线收到发射信号遇到障碍物返回的信号后，通过低噪声放大器LNA放大后与本振信号倍频后的信号进行混频，解调出中频信号。经过滤波、放大、模数转换后，到达数字处理模块进行信息提取和分析。

毫米波雷达芯片一般都具备多个发射和接收通路，用于对目标的距离、速度、角度做精确的定位。每条通路都需要对其性能做准确的测试，以保证整颗芯片的功能达标。

毫米波雷达芯片的工作频率比较高，达到30GHz。与本发明相关的部分主要是测试射频信号的发射和接收质量。为了实现准确的测量信号，除了要使用精确的仪器来提供或测量信号，也需要控制个链路中的损耗，从而根据测试值反推出芯片实际的性能。

为提高测试效率，在量产中通常会将多颗芯片同时测试，以降低测试成本，减少使用外部的资源。为满足以上要求，常规的做法是准备一套测试资源，使用高性能的射频开关组成矩阵，通过不同的开关连接使待测芯片的管脚连通到对应的测试资源上。

采用上述方法的优点是结构简单，利于维护，性能较好，隔离度高，适用于射频端口较少的测试条件。

然而上述方法在具体应用中也存在一些问题。首先，高性能的高频开关通常采用机械式，单颗成本高且寿命有限，如果待测芯片的端口较多时，对开关的数量需求更大，因而成本更高。其次，机械开关使用过程中会逐渐损耗，无法保证测试过程中的一致性，需要经常校准。再次，采用开关矩阵的测试方式为每项测试串行执行，当端口和测试项目较多时，测试效率会比较低。

因此，针对上述技术问题，有必要提供一种雷达芯片的测试系统以提高测试效率并降低测试成本。

发明内容

本发明的目的在于提供一种雷达芯片的测试系统，以解决现有技术中雷达芯片的测试效率低成本高的问题。

为了实现上述目的，本发明 一实施例提供的技术方案如下：

一实施例中，本申请提供一种雷达芯片的测试系统，所述测试系统包括：

信号源，用于为待测雷达芯片提供射频信号；

频谱仪，用于测量待测雷达芯片的发射信号；

测试板，用于支持待测雷达芯片工作，并将待测雷达芯片的射频输出端口和射频输入端口引出；

射频接口模块，包括用于将所述测试板上待测雷达芯片的射频输入端口连接至所述信号源的第一功分器、以及将所述测试板上待测雷达芯片的射频输出端口连接至所述频谱仪的第二功分器；

ATE机台，用于获取所述频谱仪和/或待测雷达芯片的测量数据，以判断待测雷达芯片的发射性能和/或接收性能是否达到设定目标。

可选的，所述测试板用于支持至少两颗待测雷达芯片工作。

可选的，所述ATE机台用于比较所述频谱仪的测量数据与第一门限值以判断待测雷达芯片的发射性能是否达到设定目标；和/或，所述ATE机台用于比较待测雷达芯片的测试数据与第二门限值以判断待测雷达芯片的接收性能是否达到设定目标。

可选的，所述信号源通过同轴射频线缆连接至所述第一功分器的输入端，所述第一功分器用于将所述信号源产生的信号等分为多路信号；

所述频谱仪通过同轴射频线缆连接至所述第二功分器的输出端，所述第二功分器用于将待测雷达芯片输出的多路信号合并为一路信号。

可选的，所述射频接口模块还包括与所述第一功分器以及所述第二功分器连接的衰减器。

可选的，所述第一功分器的输出端通过同轴射频线缆与所述衰减器的输入端连接，所述衰减器的输出端与待测雷达芯片的射频输入端口连接；所述第二功分器的输入端通过同轴射频线缆与所述衰减器的输出端口连接，所述衰减器的输入端与待测雷达芯片的射频输出端口连接。

可选的，所述ATE机台通过网线与交换机连接，所述交换机通过网线分别与所述信号源以及所述频谱仪连接。

可选的，所述ATE机台与所述测试板通过测试线缆连接，所述ATE机台还用于向待测雷达芯片提供电源，数字接口以及逻辑控制功能。

可选的，所述频谱仪的测量数据包括所述发射信号的信号强度、相位噪声、杂散以及谐波。

可选的，所述待测雷达芯片的测量数据包括接收增益、接收灵敏度以及噪声系数。

与现有技术相比，本发明雷达芯片的测试系统通过采用射频接口模块，该射频接口模块包括用于将测试板上待测雷达芯片的射频输入端口连接至信号源的第一功分器、以及将测试板上待测雷达芯片的射频输出端口连接至频谱仪的第二功分器。从而实现多路相同信号的串行测试以及多路不同信号的并行测试，提高测试效率，降低测试成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施方式中雷达芯片的测试系统的结构示意图；

图2是本申请一实施方式中雷达芯片的测试系统的应用场景示意图之一；

图3是本申请一实施方式中雷达芯片的测试系统的应用场景示意图之二。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本申请提供一种雷达芯片的测试系统，该测试系统包括：信号源、频谱仪、测试板、射频接口模块以及ATE机台。

参照图1所示，信号源通过射频接口模块与待测雷达芯片的射频输入接口连接，用于为待测雷达芯片提供射频信号。应理解，由于在实际使用中，雷达芯片的接收链路需要接收到物体返回的射频信号，因此测试雷达芯片的接收性能需要提供一个信号源以发出指定的频率和功率的射频信号，并通过 ATE机台控制待测雷达芯片对该射频信号进行滤波、放大、解调、模数转换，从而测试雷达芯片接收的性能。

频谱仪通过射频接口模块与待测雷达芯片的射频输出接口连接，用于测量待测雷达芯片的发射信号。应理解，由于雷达芯片发射链路从锁相环PLL 到发射端PA_out脚都内置在待测雷达芯片内，从待测雷达芯片端口输出的即为毫米波频段的射频信号，因此需要通过频谱仪对其发射信号进行测量。

测试板用于支持待测雷达芯片工作，并将待测雷达芯片的射频输出端口和射频输入端口引出。应理解，本申请方案中的测试板可以是一种专门为测试设计的印刷电路板，印刷电路板上可以安装多个测试插座，板上包含待测雷达芯片工作所需的各种电路和器件，同时将待测雷达芯片所有的引脚全部引出并连接到对应的资源上。其中，供电、数字、模拟类引脚通过接头和排线与ATE机台连接，接头和排线规格由ATE机台决定。除此之外的射频引脚通过PCB走线连接到板上专用的K型连接器上，再由同轴电缆连接至向上接口模块的输入/输出端口上。应理解，本申请提供的雷达芯片的测试系统可用于提供多颗芯片同时进行测试，其具体测试数量可根据实际需求确定，在此不作限定。

射频接口模块，包括用于将测试板上待测雷达芯片的射频输入端口连接至信号源的第一功分器、以及将测试板上待测雷达芯片的射频输出端口连接至频谱仪的第二功分器。信号源通过同轴射频线缆连接至第一功分器的输入端，第一功分器用于将信号源产生的信号等分为多路信号；频谱仪通过同轴射频线缆连接至第二功分器的输出端，第二功分器用于将待测雷达芯片输出的多路信号合并为一路信号。

射频接口模块还包括与第一功分器以及第二功分器连接的衰减器。第一功分器的输出端通过同轴射频线缆与衰减器的输入端连接，该衰减器的输出端与待测雷达芯片的射频输入端口连接；第二功分器的输入端通过同轴射频线缆与衰减器的输出端口连接，该衰减器的输入端与待测雷达芯片的射频输出端口连接。应理解，在本申请实施例中，第一功分器以及第二功分器分别连接四个衰减器，在实际测试过程中，可以根据需要增加或者减少衰减器的数量，在此不作限定。

通过在第一功分器以及第二功分器的每个分路端口安装衰减器，可以增加端口间的隔离度，减少端口串挠，避免生产测试时，由于不同待测雷达芯片间的差异导致负载不匹配的待测雷达芯片影响了其它正常的待测雷达芯片。此外，通过衰减器，还可以更好地保护各仪表的安全性，同时更大限度地提高测试的稳定性。在具体运用中，还可以通过定制功分器，使功分器的频率范围更适用于所需要测试的频率，同时可以使得功分器的尺寸更小，并在频率范围内得到更平滑的性能表现，进而测试的准确性更有保障。

除此之外，本发明的方案中，由于整个射频接口模块中的各器件通过机构件固定在一起，内部连接的线缆使用半刚性射频电缆连接，因而一次性安装调试好后，后续在使用过程中无需拆装维护，从而减少出问题的概率，同时也提高了使用过程中的稳定性，减少需要校准的次数。

ATE机台通过网线与交换机连接，交换机通过网线分别与信号源以及频谱仪连接。应理解，由于测试毫米波频段所需要的射频资源要求比较高，一般的 ATE机台不具备测试毫米波射频信号的能力，因此需要引入外置仪表资源。例如，在本申请实施例中引入了信号源与频谱仪。ATE机台同时也是一台工作站，具有扩展外设的能力，本申请实施例中使用的ATE机台开发了相应的软件功能，使其可以通过LAN网线去扩展不同的测试仪表，配合芯片状态控制仪表进行测量，并获得测试结果，以实现判断测试项是否达到设定目标的目的。

在本申请方案中，ATE机台通过获取频谱仪以及待测雷达芯片的测量数据，以判断待测雷达芯片的发射性能或者接收性能是否达到设定目标。具体的，频谱仪的测量数据可以包括信号强度、相位噪声、杂散以及谐波。ATE机台通过比较频谱仪的测量数据与第一门限值的大小从而判断待测雷达芯片的发射性能是否达到设定目标。第一门限值根据实际使用中对于实现待测雷达芯片各项性能所需的参数设定。如果频谱仪的测量数据与第一门限值的差值在误差允许的范围内，则说明待测雷达芯片的发射性能达到设定目标。相应的，ATE机台通过比较待测雷达芯片的测量数据与第二门限值的大小从而判断待测雷达芯片的接收性能是否达到设定目标。其中，待测雷达芯片的测量数据包括接收增益、接收灵敏度以及噪声系数。如果待测雷达芯片的测量数据与第二门限值的差值在误差允许的范围内，则说明待测雷达芯片的接收性能达到设定目标。

除此之外，ATE机台与测试板通过测试线缆连接，还用于向待测雷达芯片提供电源，数字接口以及逻辑控制功能。

以下为在两个不同的测试应用场景中，针对本申请提供的雷达芯片测试系统的应用流程进行的具体描述。

本实施例为雷达芯片的测试系统对待测雷达芯片的发射信号进行的测试流程以及控制方式。

参照图2所示，待测雷达芯片的发射信号进行的测试流程具体包含以下步骤。

步骤1：ATE机台通过数字接口给待测雷达芯片发送指令以配置多颗待测雷达芯片进入载波发射模式。

待测雷达芯片接收ATE机台的控制指令，并根据该控制指令发送固定频率、固定功率的毫米波信号。各待测雷达芯片的不同射频端口可以发出不同频率的载波信号，例如，射频输出端口1与射频输出端口2的输出的信号频率不同。

步骤2：ATE机台通过网络接口和交换机发送控制指令，根据当前待测雷达芯片发送的载波信号的频率功率等配置频谱仪。

步骤3：不同待测雷达芯片的多路不同频率的载波信号通过第二功分器合并为一路毫米波信号，到达频谱仪。

步骤4：ATE机台通过网络接口和交换机发送控制指令，根据当前待测雷达芯片发送的载波信号的频率和功率，分别读取各路信号准确的频率值、功率值。

步骤5：ATE机台的测试程序根据读回的频率、功率值，配合程序中的第一门限值，判断待测雷达芯片的发射性能是否达到设定目标。

本实施例为雷达芯片的测试系统对待测雷达芯片的接收信号的测试流程以及控制方式。

参照图3所示，待测雷达芯片的接收信号进行的测试流程具体包含以下步骤。

步骤1：ATE机台通过网络接口和交换机发送控制指令，控制信号源发出固定频率、功率的载波信号。

步骤2：ATE机台通过数字接口给待测雷达芯片发送指令配置多颗待测雷达芯片进入载波接收模式，配置内部锁相环PLL产生固定频率的本振信号做输入信号解调所用。

步骤3：信号源产生的毫米波信号通过第一功分器，平均分成多路到达不同待测雷达芯片的不同输入端口。

步骤4：ATE机台通过数字接口发送控制指令，控制每颗待测雷达芯片对输入信号进行放大、滤波、混频、模数转换等，最终通过待测雷达芯片逻辑接口实时将结果送出到达ATE机。

步骤5：ATE收到待测雷达芯片传来的处理后的数据后，计算出相关的性能参数，例如：接收增益、接收灵敏度、噪声系数等，并配合程序中的第二门限值，判断待测雷达芯片的接收性能是否达到设定目标。

本发明雷达芯片的测试系统通过采用射频接口模块，该射频接口模块包括用于将测试板上待测雷达芯片的射频输入端口连接至信号源的第一功分器、以及将测试板上待测雷达芯片的射频输出端口连接至频谱仪的第二功分器。从而实现多路相同信号的串行测试以及多路不同信号的并行测试，提高测试效率，将低测试成本。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种雷达芯片的测试系统，其特征在于，所述测试系统包括：

信号源，用于为待测雷达芯片提供射频信号；

频谱仪，用于测量待测雷达芯片的发射信号；

测试板，用于支持待测雷达芯片工作，并将待测雷达芯片的射频输出端口和射频输入端口引出；

射频接口模块，包括用于将所述测试板上待测雷达芯片的射频输入端口连接至所述信号源的第一功分器、以及将所述测试板上待测雷达芯片的射频输出端口连接至所述频谱仪的第二功分器；

ATE机台，用于获取所述频谱仪和/或待测雷达芯片的测量数据，以判断待测雷达芯片的发射性能和接收性能是否达到设定目标，所述待测雷达芯片的测量数据包括接收增益、接收灵敏度以及噪声系数；

其中所述ATE机台用于比较所述频谱仪的测量数据与第一门限值以判断待测雷达芯片的发射性能是否达到设定目标；以及所述ATE机台用于比较待测雷达芯片的测试数据与第二门限值以判断待测雷达芯片的接收性能是否达到设定目标。

2.如权利要求1所述的测试系统，其特征在于，所述测试板用于支持至少两颗待测雷达芯片工作。

3.如权利要求1所述的测试系统，其特征在于，所述信号源通过同轴射频线缆连接至所述第一功分器的输入端，所述第一功分器用于将所述信号源产生的信号等分为多路信号；

所述频谱仪通过同轴射频线缆连接至所述第二功分器的输出端，所述第二功分器用于将待测雷达芯片输出的多路信号合并为一路信号。

4.如权利要求1所述的测试系统，其特征在于，所述射频接口模块还包括与所述第一功分器以及所述第二功分器连接的衰减器。

5.如权利要求4所述的测试系统，其特征在于，所述第一功分器的输出端通过同轴射频线缆与所述衰减器的输入端连接，所述衰减器的输出端与待测雷达芯片的射频输入端口连接；所述第二功分器的输入端通过同轴射频线缆与所述衰减器的输出端口连接，所述衰减器的输入端与待测雷达芯片的射频输出端口连接。

6.如权利要求1所述的测试系统，其特征在于，所述ATE机台通过网线与交换机连接，所述交换机通过网线分别与所述信号源以及所述频谱仪连接。

7.如权利要求1所述的测试系统，其特征在于，所述ATE机台与所述测试板通过测试线缆连接，所述ATE机台还用于向待测雷达芯片提供电源，数字接口以及逻辑控制功能。

8.如权利要求1所述的测试系统，其特征在于，所述频谱仪的测量数据包括所述发射信号的信号强度、相位噪声、杂散以及谐波。

Images