CN111426701A - 一种晶圆缺陷检测方法及其装置 - Google Patents

一种晶圆缺陷检测方法及其装置 Download PDF

Info

Publication number
CN111426701A
CN111426701A CN201910552496.6A CN201910552496A CN111426701A CN 111426701 A CN111426701 A CN 111426701A CN 201910552496 A CN201910552496 A CN 201910552496A CN 111426701 A CN111426701 A CN 111426701A
Authority
CN
China
Prior art keywords
wafer
area
circuit layout
detection
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910552496.6A
Other languages
English (en)
Other versions
CN111426701B (zh
Inventor
丁百龙
蔡俊郎
李发君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN201910552496.6A priority Critical patent/CN111426701B/zh
Publication of CN111426701A publication Critical patent/CN111426701A/zh
Application granted granted Critical
Publication of CN111426701B publication Critical patent/CN111426701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/888—Marking defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明公开了一种晶圆缺陷检测方法及其装置，所述检测方法及其装置属于晶圆检测技术领域。所述检测方法包括：依据待检测的电路布局区域，形成相应的图形；依据所述图形，获取所述晶圆上符合所述图形的区域，设定为相应的所述电路布局区域的晶圆待检区；依据不同的所述电路布局区域设定至少一检测参数；依据所述至少一检测参数，对所述电路布局区域的晶圆待检区进行检测；依据预设的判断方法，判断所述电路布局区域的晶圆待检区中是否存在晶圆缺陷区。本发明解决了现有的矩形检测区域对不同电路布局区域难以达到同时聚焦的焦距条件的问题。

Description

一种晶圆缺陷检测方法及其装置
技术领域
本发明属于晶圆检测技术领域，特别是涉及一种晶圆缺陷检测方法及其装置。
背景技术
在半导体器件的制作过程中，光刻的质量非常重要，直接影响了器件的性能，成品率和可靠性。一般对于光刻的晶圆有如下要求：获得的图形完整性好、尺寸准确、边缘整齐、线条陡直、图形内无针孔、图形外无小岛、不染色、硅片表面清洁、无底膜和图形套刻准确。
在晶圆缺陷的检测中，数字图像处理技术是一种较为常见的技术形式，其能够通过采样与幅值量化的图像，结合计算机信息技术与相关算法，进行具体计算，这使其具有精度高、处理灵活的特点。
目前基于数字图像处理技术的缺陷检测仪器中，对晶圆缺陷的检测区域都只能设定为矩形的区域，而矩形检测区域的设定，存在着极大的弊端，主要包括以下几点：不能满足晶圆面内设计复杂度较高的晶圆缺陷检测需求；对不同的晶圆形态区域难以达到同时聚焦的焦距条件无法同时对于不同的晶圆形态区域给予最佳焦距条件。
发明内容
针对以上存在的问题，本发明的目的在于提供一种晶圆缺陷检测方法及其装置，通过在缺陷检测过程中进行非矩形检测区域的设计，解决了现有的矩形检测区域对不同电路布局区域难以达到同时聚焦的焦距条件，不能同时适应不同电路布局区域的焦距需求，无法对于不同的电路布局区域给予最佳焦距条件的问题。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种晶圆缺陷检测方法，所述方法至少包括：
依据待检测的至少一电路布局区域，形成至少一相应的图形；
依据所述图形，获取所述晶圆上符合所述图形的区域，设定为相应的所述电路布局区域的晶圆待检区；
依据不同的所述电路布局区域设定至少一检测参数；
依据所述至少一检测参数，对所述电路布局区域的晶圆待检区进行检测；
依据预设的判断方法，判断所述电路布局区域的晶圆待检区中是否存在晶圆缺陷区。
在一实施例中，所述至少一检测参数包括检测焦距参数、分辨率参数、感光参数或白平衡参数。
在一实施例中，所述预设的判断方法包括：采集所述电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，所述多个晶粒的其中至少一者与其周围的其它所述晶粒之间存在差异。
在一实施例中，所述电路布局区域为晶圆电路图案区域。
在一实施例中，所述电路布局区域为晶圆沟槽图案区域。
在一实施例中，在形成所述至少一相应的图形的步驟中，依据待检测的多个不同的所述电路布局区域，形成多个不同的相应的所述图形。
本发明还提供了一种晶圆缺陷检测装置，包括：
图像处理单元，用于采集所述晶圆上待检测的至少一电路布局区域，并依此形成至少一相应的图形；
判断单元，与所述图像处理单元连接，依据图像处理单元所形成的图形，获取所述晶圆上符合所述图形的区域，并将其设定为电路布局区域的晶圆待检区；依据不同的所述电路布局区域设定至少一检测参数，对所述电路布局区域的晶圆待检区进行检测，并依据预设的判断方法，判断所述晶圆待检区中是否存在晶圆缺陷区；
光学检测单元，与所述判断单元连接，用于对所述晶圆缺陷区进行检测。
在一实施例中，所述至少一检测参数包括检测焦距参数、分辨率参数、感光参数或白平衡参数。
在一实施例中，所述预设的判断方法包括：采集所述电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，所述多个晶粒的其中至少一者与其周围的其它所述晶粒之间存在差异。
本发明通过在晶圆缺陷检测过程中进行非矩形电路布局区域的设计，对不同的电路布局区域，设定相应的检测参数，使晶圆面内各电路布局区域达到最佳的检测效果，解决了现有技术中无法对不同电路布局区域实现同时聚焦检测的问题，以及现有技术中矩形电路布局区域无法对不同的电路布局区域进行单独检测的问题。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为采用矩形检测区域的待检测晶圆片的结构示意图；
图2为本发明一种晶圆缺陷检测方法的步骤流程图；
图3为本发明待检测晶圆片的结构示意图；
图4为本发明一种晶圆缺陷检测装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在半导体器件的制作过程中，光刻的质量非常重要，直接影响了器件的性能，成品率和可靠性。一般对于光刻有如下要求：获得的图形完整性好、尺寸准确、边缘整齐、线条陡直、图形内无针孔、图形外无小岛、不染色、基片表面清洁、无底膜和图形套刻准确。通过光刻与蚀刻制程在基片表面形成各种电路布局区域。经过几次光刻与蚀刻步骤，在基片表面叠加成多层不同的电路布局区域。
本发明所采用的基片材料主要包括：陶瓷基片、玻璃陶瓷基片、金刚石、树脂基片、硅基片以及金属或金属基复合材料等。本实施例中是以硅基片制成的硅晶圆为例，在其他实施例中，也可以采用适合的其它基片材料。
随着半导体科技的高速发展，线宽变得越来越小，缺陷检测的控制要求也变得越来越精细。目前半导体的缺陷检测区域都只能设定为矩形的区域，在现有的90nm，110nm和150nm的制程中，矩形检测区域的设定已经暴露了极大的弊端，主要包括以下几点：不能满足晶圆面内设计复杂度较高的晶圆缺陷检测需求；对不同的电路布局区域难以达到同时聚焦的焦距条件无法同时对于不同的电路布局区域给予最佳焦距条件。这主要是因为当面内设计复杂度较高时，往往检测的精度要求就比较高，且检测难度增大。若单纯以矩形区域进行框选来做检测，会因为各种电路布局区域混合在一起，从而导致检测焦距无法兼顾，继而使得检测的清晰度无法达到最佳，影响检测效果。
如图1所示，当需要对待检测电路布局区域1进行缺陷检测时，若选取矩形检测区域2进行缺陷检测，对不同的电路布局区域难以达到同时聚焦的焦距条件，例如所选矩形检测区域2内大多为晶圆电路图案区域3，但仍无可避免的存在部分晶圆沟槽图案区域4或其他图案区域，在对晶圆电路图案区域3设定检测焦距参数时，对晶圆沟槽图案区域4及其他图案区域的焦距无法兼顾，例如晶圆沟槽图案区域4由于距晶圆表面的距离大于晶圆电路图案区域3距晶圆表面的距离，因此需要设定略长于晶圆电路图案区域3的检测焦距。
请一并参阅图2及图3所示，针对以上存在的问题，本发明提供一种晶圆缺陷检测方法，其至少包括以下步骤：
在步骤S101中，依据待检测至少一电路布局区域1形成至少一相应的图形。其中待检测的电路布局区域1可以为多种形态，例如可以为单一的晶圆电路图案区域3、单一的晶圆沟槽图案区域4或者单一的其他图案区域，即对每一种电路布局区域1进行单独检测。本实施例中电路布局区域1仅包括晶圆电路图案区域3或晶圆沟槽图案区域4，且采用对电路布局区域1单独进行检测的方式对晶圆电路图案区域3或晶圆沟槽图案区域4进行检测。所述的晶圆电路图案区域3可以包括单个晶圆电路图案，也可以包括多个晶圆电路图案，同样的所述的晶圆沟槽图案区域4可以包括单个晶圆沟槽图案，也可以包括多个晶圆沟槽图案。所述的晶圆电路图案区域3可以为距离晶圆表面同一深度上的晶圆电路图案，也可以为距离晶圆表面不同深度上的晶圆电路图案，同样的所述的晶圆沟槽图案区域4可以为距离晶圆表面同一深度上的晶圆沟槽图案，也可以为距离晶圆表面不同深度上的晶圆沟槽图案。
本发明适用于所有晶圆缺陷的检测，本实施例中为针对刻蚀后的晶圆片，对刻蚀在同一刻蚀层上的多个晶圆电路图案区域3和多个晶圆沟槽图案区域4进行检测。其中形成的图形包括晶圆电路图案图形和晶圆沟槽图案图形。
请一并参阅图2及图3所示，在步骤S102中，依据图形，通过比较，获取晶圆上符合图形的区域，设定为电路布局区域1的晶圆待检区。晶圆缺陷检测仪器将形成的图形与晶圆上的各电路布局区域1作比较，将符合该图形的电路布局区域1设定为相应的所述电路布局区域的晶圆待检区。本实施例中通过比较，将符合晶圆电路图案图形的区域，设定为晶圆电路图案待检区，将符合晶圆沟槽图案图形的区域，设定为晶圆沟槽图案待检区。
请一并参阅图2及图3所示，在步骤S103中，依据不同的所述电路布局区域设定至少一检测参数。所述参数包括检测焦距参数、分辨率参数、感光参数及白平衡参数中的一种或几种。本实施例中为晶圆电路图案区域3设定第一检测焦距参数，为晶圆沟槽图案区域4设定第二检测焦距参数。之所以为晶圆电路图案区域3和晶圆沟槽图案区域4分别设定不同的检测焦距参数，是因为即使是在同一刻蚀层上，晶圆电路图案区域3和晶圆沟槽图案区域4距离晶圆表面的深度也是不一样的，例如在同一刻蚀层上，晶圆电路图案区域3距晶圆表面距离较近，需要采用相对较短的检测焦距来检测才能获得清晰的检测效果，而晶圆沟槽图案区域4距晶圆表面距离较远，需要采用相对较长的检测焦距来检测才能获得清晰的检测效果。
在步骤S104中，依据所述至少一检测参数，对所述电路布局区域的晶圆待检区进行检测。本实施例中依据第一检测焦距参数和第二检测焦距参数分别对晶圆电路图案区域3和晶圆沟槽图案区域4进行检测。
在步骤S105中，依据预设的判断方法，判断所述晶圆待检区中是否存在晶圆缺陷区。本实施例中采用的预设判断方法为：采集电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，多个晶粒的其中至少一者与其周围的其它晶粒之间存在差异，则认定该区域存在晶圆缺陷区。在其他实施例中，预设判断方法还可以为：采集已知晶圆非缺陷区的参数或影像，将电路布局区域的晶圆待检区内相应的参数或影像与之作对比，若存在差异，则认定该区域存在晶圆缺陷区。这里的参数包括晶圆电路线宽、晶粒尺寸和针孔数量等可以表征晶圆质量的参数。
对晶圆缺陷区进行检测获得所需信息，藉此全面了解和迅速调试复杂的晶圆生产工艺问题。本实施例中采集晶圆缺陷区的图像及参数，其中参数包括位置参数、尺寸参数、类别参数等一切可以对晶圆缺陷区进行标记的参数。工作人员可以通过所采集的图像及参数，对存在缺陷的晶圆进行后续处理。
具体地，本实施例中对晶圆缺陷的检测方法为：在晶圆缺陷的检测过程中，我们提供的待检测电路布局区域1为同一刻蚀层中的多个晶圆电路图案区域3和多个晶圆沟槽图案区域4，对晶圆电路图案区域3和晶圆沟槽图案区域4形成相应的A图形和B图形，将符合A图形的区域确定为A晶圆电路图案待检区，将符合B图形的区域确定为B晶圆沟槽图案待检区。本实施例中可以对该层所有的晶圆电路图案区域3和晶圆沟槽图案区域4进行检测，即所形成的A图形和B图形符合该层所有的晶圆电路图案区域3和晶圆沟槽图案区域4，在其他实施例中也可以对特定的晶圆电路图案区域3或晶圆沟槽图案区域4进行检测，即所形成的A图形或B图形仅与部分特定的晶圆电路图案区域3或晶圆沟槽图案区域4相符合。本实施例中，A晶圆电路图案待检区可以包含多个晶圆电路图案区域3，可以为这些晶圆电路图案区域3设定第一检测焦距参数，则在检测完一个晶圆电路图案区域3后，直接用相同的第一检测焦距参数去检测另一个晶圆电路图案区域3，直到检测完所有的A晶圆电路图案待检区内的晶圆电路图案区域3，即完成一个A检测流程。接着采用第二检测焦距参数去检测B晶圆沟槽图案待检区，B晶圆沟槽图案待检区也可以包含多个晶圆沟槽图案区域4，在检测完一个晶圆沟槽图案区域4后，直接采用相同的第二检测焦距参数去检测另一个晶圆沟槽图案区域4，直到完成所有的B晶圆沟槽图案待检区内晶圆沟槽图案区域4的检测，即完成一个B检测流程。继续判断是否还有其他检测流程，若有则采用同样的方法进行后续的流程，若没有则判断晶圆缺陷检测结束。
请一并参阅图2及图3所示，本实施例中，在A检测流程中，获取每一条晶圆电路中连续相邻晶粒的相同位置图像，并进行差异比对，相邻晶粒的其中至少一个与其周围的其它晶粒之间存在形态差异，则该晶粒所在区域为A晶圆缺陷区。在B检测流程中，获取每一条晶圆沟槽中连续相邻晶粒的相同位置图像，并进行差异比对，相邻晶粒的其中至少一个与其周围的其它晶粒之间存在形态差异，则该晶粒所在区域为B晶圆缺陷区。
在其他实施例中，待检测的电路布局区域1也可以包括多个不同的电路布局区域1，例如同时包括晶圆电路图案区域3、晶圆沟槽图案区域4和其他图案区域，即在晶圆缺陷的检测过程中，可以同时对多个不同的电路布局区域1进行检测，并且能够依据待检测的多个不同的电路布局区域1，形成多个不同的相应的图形，依据图形，通过比较，获取晶圆上符合图形的区域，设定为电路布局区域1的晶圆待检区，依据多个不同的电路布局区域1设定至少一检测参数，依据至少一检测参数，同时对多个不同的电路布局区域1的晶圆待检区进行检测。
进一步地，本实施例中电路布局区域1同时包括晶圆电路图案区域3和晶圆沟槽图案区域4，通过比较，将符合晶圆电路图案图形的区域，设定为晶圆电路图案待检区，将符合晶圆沟槽图案图形的区域，设定为晶圆沟槽图案待检区。为晶圆电路图案区域3和晶圆沟槽图案区域4分别设定不同的检测焦距参数，依据相应的检测焦距参数同时对晶圆电路图案区域3和晶圆沟槽图案区域4进行检测，依据预设的判断方法，判断晶圆电路图案待检区和晶圆沟槽图案待检区中是否存在晶圆缺陷区。
请参阅图4所示，本发明还提供了一种晶圆缺陷检测装置，包括图像处理单元5、判断单元6和光学检测单元7。
请参阅图4所示，图像处理单元5，可以采用工业相机、摄像机、扫描仪等设备采集晶圆上待检测电路布局区域1，并利用康耐视系统、图智能系统等对所采集的图像进行匹配、描述和识别，依此形成相应的图形。
请参阅图4所示，判断单元6与图像处理单元5连接，可以包括第一判断单元和第二判断单元，例如采用第一判断单元判断晶圆上符合图形的区域，并将其设定为晶圆待检区。依据不同的所述晶圆待检区设定的不同检测参数，对所述晶圆待检区进行检测，例如采用第二判断单元判断晶圆待检区中是否存在晶圆缺陷区。这里的判断单元可以采用单片机、处理器等执行计算机程序的装置。本实施例中，第一判断单元所采用的判断方法是将待检测电路布局区域1内的各类型图案区域与所形成的图形做比较，以此获得晶圆上符合图形的区域，并确定电路布局区域的晶圆待检区。本实施例中，第二判断单元所采用的判断方法是采集电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，多个晶粒的其中至少一者与其周围的其它晶粒之间存在差异，则认定该区域存在晶圆缺陷区。
请参阅图4所示，光学检测单元7与判断单元6连接，用于对所述晶圆缺陷区进行检测。例如本实施例中采用的宽频段等离子光学缺陷检测仪，采用超分辨率深紫外线波长范围和高级别的光学分辨率，可以侦测10纳米以下的缺陷，还可以采用DUV/UV波段，作为对于上述波长范围的补充，确保在所有刻蚀层上的缺陷侦测均能达到最佳清晰度和对比度，并对缺陷数据进行采集。
请参阅图4所示，当晶圆缺陷检测装置进行检测时，图像处理单元5可以通过摄像头、工业相机或扫描仪扫描晶圆上的待检测电路布局区域1，采集图像，并依此形成相应的图形，利用判断单元6判断晶圆上符合图形的区域，并将其设定为晶圆待检区，接着依据不同的晶圆待检区设定的不同检测参数，对晶圆待检区进行检测，依据预设的判断方法判断晶圆待检区中是否存在晶圆缺陷区。利用光学检测单元7对晶圆缺陷区进行检测，并对晶圆缺陷区的缺陷数据进行采集，并通过显示器或自动标志把缺陷显示/标示出来，藉此全面了解和迅速调试复杂的晶圆刻蚀工艺问题。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种晶圆缺陷检测方法，其特征在于，所述方法至少包括：
依据待检测的至少一电路布局区域，形成至少一相应的图形；
依据所述图形，获取所述晶圆上符合所述图形的区域，设定为相应的所述电路布局区域的晶圆待检区；
依据不同的所述电路布局区域设定至少一检测参数；
依据所述至少一检测参数，对所述电路布局区域的晶圆待检区进行检测；
依据预设的判断方法，判断所述电路布局区域的晶圆待检区中是否存在晶圆缺陷区。
2.根据权利要求1所述一种晶圆缺陷检测方法，其特征在于，所述至少一检测参数包括检测焦距参数、分辨率参数、感光参数或白平衡参数。
3.根据权利要求1所述一种晶圆缺陷检测方法，其特征在于，所述预设的判断方法包括：采集所述电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，所述多个晶粒的其中至少一者与其周围的其它所述晶粒之间存在差异。
4.根据权利要求1所述一种晶圆缺陷检测方法，其特征在于，所述电路布局区域为晶圆电路图案区域。
5.根据权利要求1所述一种晶圆缺陷检测方法，其特征在于，所述电路布局区域为晶圆沟槽图案区域。
6.根据权利要求1所述一种晶圆缺陷检测方法，其特征在于，在形成所述至少一相应的图形的步骤中，依据待检测的多个不同的所述电路布局区域，形成多个不同的相应的所述图形。
7.一种晶圆缺陷检测装置，采用如权利要求1-6中任一项所述晶圆缺陷检测方法，其特征在于，其包括：
图像处理单元，用于采集所述晶圆上待检测的至少一电路布局区域，并依此形成至少一相应的图形；
判断单元，与所述图像处理单元连接，依据图像处理单元所形成的图形，获取所述晶圆上符合所述图形的区域，并将其设定为电路布局区域的晶圆待检区；依据不同的所述电路布局区域设定至少一检测参数，对所述电路布局区域的晶圆待检区进行检测，并依据预设的判断方法，判断所述电路布局区域的晶圆待检区中是否存在晶圆缺陷区；
光学检测单元，与所述判断单元连接，用于对所述晶圆缺陷区进行检测。
8.根据权利要求7所述一种晶圆缺陷检测装置，其特征在于，所述至少一检测参数包括检测焦距参数、分辨率参数、感光参数或白平衡参数。
9.根据权利要求7所述一种晶圆缺陷检测装置，其特征在于，在形成所述至少一相应的图形的步骤中，依据待检测的多个不同的所述电路布局区域，形成多个不同的相应的所述图形。
10.根据权利要求7所述一种晶圆缺陷检测装置，其特征在于，所述预设的判断方法包括：采集所述电路布局区域的晶圆待检区内多个晶粒的相同位置图像，并进行差异比对，所述多个晶粒的其中至少一者与其周围的其它所述晶粒之间存在差异。
CN201910552496.6A 2019-06-25 2019-06-25 一种晶圆缺陷检测方法及其装置 Active CN111426701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910552496.6A CN111426701B (zh) 2019-06-25 2019-06-25 一种晶圆缺陷检测方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910552496.6A CN111426701B (zh) 2019-06-25 2019-06-25 一种晶圆缺陷检测方法及其装置

Publications (2)

Publication Number Publication Date
CN111426701A true CN111426701A (zh) 2020-07-17
CN111426701B CN111426701B (zh) 2024-01-30

Family

ID=71546781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910552496.6A Active CN111426701B (zh) 2019-06-25 2019-06-25 一种晶圆缺陷检测方法及其装置

Country Status (1)

Country Link
CN (1) CN111426701B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114130709A (zh) * 2021-10-14 2022-03-04 佛山市国星半导体技术有限公司 一种led晶粒外观检测方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177559A (en) * 1991-05-17 1993-01-05 International Business Machines Corporation Dark field imaging defect inspection system for repetitive pattern integrated circuits
TW396481B (en) * 1995-10-04 2000-07-01 Hyundai Electronics Ind Method for inspecting process defects occurring in semiconductor devices
JP2000193594A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 回路パターン検査方法およびその装置
US20020113234A1 (en) * 2001-02-21 2002-08-22 Hirohito Okuda Method and system for inspecting electronic circuit pattern
US20040032581A1 (en) * 2002-01-15 2004-02-19 Mehrdad Nikoonahad Systems and methods for inspection of specimen surfaces
JP2005214980A (ja) * 2005-01-31 2005-08-11 Miyazaki Oki Electric Co Ltd ウエハのマクロ検査方法および自動ウエハマクロ検査装置
JP2006017744A (ja) * 2005-09-14 2006-01-19 Toshiba Corp 欠陥検査レシピ作成方法
JP2008014717A (ja) * 2006-07-04 2008-01-24 Matsushita Electric Ind Co Ltd 欠陥検査システムおよび欠陥検査方法
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101738400A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(上海)有限公司 判断晶圆表面重复缺陷的方法及装置
JP2010212359A (ja) * 2009-03-09 2010-09-24 Hitachi High-Technologies Corp ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法
CN102623368A (zh) * 2012-03-31 2012-08-01 上海集成电路研发中心有限公司 一种晶圆缺陷检测方法
CN103247548A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 一种晶圆缺陷检测装置及方法
US20140037187A1 (en) * 2012-08-01 2014-02-06 Kla-Tencor Corporation Inspecting a Wafer and/or Predicting One or More Characteristics of a Device Being Formed on a Wafer
CN103604814A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种芯片缺陷的检测方法
CN104122272A (zh) * 2014-08-01 2014-10-29 上海华力微电子有限公司 半导体器件缺陷的光学检测方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177559A (en) * 1991-05-17 1993-01-05 International Business Machines Corporation Dark field imaging defect inspection system for repetitive pattern integrated circuits
TW396481B (en) * 1995-10-04 2000-07-01 Hyundai Electronics Ind Method for inspecting process defects occurring in semiconductor devices
JP2000193594A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 回路パターン検査方法およびその装置
US20020113234A1 (en) * 2001-02-21 2002-08-22 Hirohito Okuda Method and system for inspecting electronic circuit pattern
US20040032581A1 (en) * 2002-01-15 2004-02-19 Mehrdad Nikoonahad Systems and methods for inspection of specimen surfaces
JP2005214980A (ja) * 2005-01-31 2005-08-11 Miyazaki Oki Electric Co Ltd ウエハのマクロ検査方法および自動ウエハマクロ検査装置
JP2006017744A (ja) * 2005-09-14 2006-01-19 Toshiba Corp 欠陥検査レシピ作成方法
JP2008014717A (ja) * 2006-07-04 2008-01-24 Matsushita Electric Ind Co Ltd 欠陥検査システムおよび欠陥検査方法
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101738400A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(上海)有限公司 判断晶圆表面重复缺陷的方法及装置
JP2010212359A (ja) * 2009-03-09 2010-09-24 Hitachi High-Technologies Corp ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法
CN103247548A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 一种晶圆缺陷检测装置及方法
CN102623368A (zh) * 2012-03-31 2012-08-01 上海集成电路研发中心有限公司 一种晶圆缺陷检测方法
US20140037187A1 (en) * 2012-08-01 2014-02-06 Kla-Tencor Corporation Inspecting a Wafer and/or Predicting One or More Characteristics of a Device Being Formed on a Wafer
CN103604814A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种芯片缺陷的检测方法
CN104122272A (zh) * 2014-08-01 2014-10-29 上海华力微电子有限公司 半导体器件缺陷的光学检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
丘志春: "深沟槽工艺产品晶片周边硅针缺陷的解决方法", 《电子与封装》, vol. 13, no. 07 *
刘西锋: "基于图像处理的晶圆表面缺陷检测", 《通信电源技术》, vol. 33, no. 05 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114130709A (zh) * 2021-10-14 2022-03-04 佛山市国星半导体技术有限公司 一种led晶粒外观检测方法
CN114130709B (zh) * 2021-10-14 2023-06-02 佛山市国星半导体技术有限公司 一种led晶粒外观检测方法

Also Published As

Publication number Publication date
CN111426701B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
TWI608554B (zh) 使用經程式化缺陷設定一晶圓檢查流程
US10074036B2 (en) Critical dimension uniformity enhancement techniques and apparatus
JP4095621B2 (ja) 光学画像取得装置、光学画像取得方法、及びマスク検査装置
US9778205B2 (en) Delta die and delta database inspection
EP1850176A2 (en) Pattern Defect Inspection Method, Photomask Manufacturing Method, and Display Device Substrate Manufacturing Method
JP2008112178A (ja) マスク検査装置
US7359546B2 (en) Defect inspection apparatus and defect inspection method
JP6904943B2 (ja) 半導体マスク検査のためのポリゴンベースの幾何学的分類
JP2002162729A (ja) パターン検査方法、パターン検査装置およびマスクの製造方法
CN111426701A (zh) 一种晶圆缺陷检测方法及其装置
JP3968209B2 (ja) フォトマスク欠陥転写特性評価方法、フォトマスク欠陥修正方法及び半導体装置の製造方法
JP2011008482A (ja) 欠陥検出方法、欠陥検出装置、および欠陥検出プログラム
US8094926B2 (en) Ultrafine pattern discrimination using transmitted/reflected workpiece images for use in lithography inspection system
US7046352B1 (en) Surface inspection system and method using summed light analysis of an inspection surface
JP2914325B2 (ja) 半導体素子の工程欠陥検査方法
JP3879904B2 (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置
JP2008014717A (ja) 欠陥検査システムおよび欠陥検査方法
JP4064144B2 (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置、並びにフォトマスクの欠陥検査方法及び欠陥検査装置
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
JP2003307501A (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置、並びにフォトマスクの欠陥検査方法及び欠陥検査装置
JP4599893B2 (ja) 位置ずれ検出方法
JP3803677B2 (ja) 欠陥分類装置及び欠陥分類方法
JPH10142771A (ja) パターンを検査する検査装置の感度設定方法及び感度設定可能な検査装置
JP4591928B2 (ja) フォトマスクの欠陥検査方法及び欠陥検査装置
US8526707B2 (en) Method of inspecting a mask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province

Applicant after: Hefei crystal integrated circuit Co.,Ltd.

Address before: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province

Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant