CN111416040A - 一种双极性薄膜晶体管及其制备方法 - Google Patents

一种双极性薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN111416040A
CN111416040A CN202010166484.2A CN202010166484A CN111416040A CN 111416040 A CN111416040 A CN 111416040A CN 202010166484 A CN202010166484 A CN 202010166484A CN 111416040 A CN111416040 A CN 111416040A
Authority
CN
China
Prior art keywords
thin film
semiconductor layer
film transistor
organic semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010166484.2A
Other languages
English (en)
Other versions
CN111416040B (zh
Inventor
周晔
王燕
韩素婷
廖秋凡
吕子玉
周黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202010166484.2A priority Critical patent/CN111416040B/zh
Publication of CN111416040A publication Critical patent/CN111416040A/zh
Application granted granted Critical
Publication of CN111416040B publication Critical patent/CN111416040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种双极性薄膜晶体管,其中,自下而上依次包括:衬底、栅电极层、栅极绝缘层、无机半导体层、有机半导体层、源极和漏极,所述无机半导体层由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层上,所述有机半导体层上间隔设置有源极和漏极。本发明通过调节金属氧化物薄膜和有机聚合物薄膜中的载流子浓度到合适水平,并在制备薄膜的过程中适当控制各界面处的缺陷形成,制备出性能较优的双极性薄膜场晶体管,并可实现通过特定的栅极脉冲电压模拟刺激输入模拟突触功能,使得无论源漏电压处于何种偏置状态,均能通过栅极电压的调整实现晶体管器件的增强和抑制模式的突触模拟。

Description

一种双极性薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管技术领域,特别是一种双极性薄膜晶体管及其制备方法。
背景技术
突触器件是指一类能通过一定条件实现权重改变从而具有模拟突触功能的仿生电子器件,目前已经有多种电子器件能够用来实现突触功能的模拟甚至是进行简单的神经计算模拟,例如,具有闪存结构的场效应晶体管。
对于种类繁多的场效应晶体管而言,其本质的工作特点在于可由外加电场调节导电沟道中的载流子浓度来实现器件的开关特性。又因绝大多数情况下绝缘层与半导体材料界面之间以及半导体材料自身存在多种缺陷,且这些缺陷在电荷的传输过程中会捕获载流子从而改变外加场的作用而引起内部载流子浓度的变化,最终可实现由栅极信号来模拟刺激而实现相应的突触性能。此外,由于除石墨烯等少数自身能实现电子和空穴都可作为多数载流子进行传导的材料外,其他多数半导体材料应用在器件中时往往都只能实现电子或空穴二者之一进行电荷传输的载流子,即有n型和p型之区别。基于此,当场效应晶体管结构的器件在应用于人工神经突触模拟时,往往只能根据其半导体材料的载流子类型实现一个方向上的抑制和增强作用,而外部的栅极脉冲也需作出相应的设置,这使得其在大规模集成时可能会面临设计上的限制。
因此现有技术还有待改进。
发明内容
鉴于上述现有技术的不足,本发明提供一种双极性薄膜晶体管,旨在克服场效应晶体管模拟突触功能时仅能实现一个方向上的抑制和增强作用的问题。
本发明提供的技术方案如下:
一种双极性薄膜晶体管,其中,自下而上依次包括:衬底、栅电极层、栅极绝缘层、无机半导体层、有机半导体层、源极和漏极,所述无机半导体层由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层上,所述有机半导体层上间隔设置有源极和漏极。
所述的双极性薄膜晶体管,其中,所述无机半导体层由氧化锌薄膜构成。
所述的双极性薄膜晶体管,其中,所述有机半导体层由聚并二噻吩吡咯并吡咯二酮噻吩薄膜构成。
所述的双极性薄膜晶体管,其中,所述无机半导体层和有机半导体层的厚度均为30-100nm。
所述的双极性薄膜晶体管,其中,所述衬底材料采用重掺杂硅片,所述重掺杂硅片同时用作所述栅电极层,所述重掺杂的硅片上具有二氧化硅氧化层,所述二氧化硅氧化层用作所述栅极绝缘层。
6.一种权利要求1~5中任一项所述的双极性薄膜晶体管的制备方法,其中,包括如下步骤:
a)、选取具有预设厚度氧化层的重掺杂硅片作为衬底,并对所述衬底进行预处理;
b)、在经过预处理的所述衬底上表面旋涂无机半导体层的第一前驱体溶液,并退火以制备所述无机半导体层;
c)、在所述无机半导体层的上表面旋涂有机半导体层的第二前驱体溶液,并退火以制备所述有机半导体层;
d)、通过金属掩膜板法在有机半导体层上蒸镀源漏电极,使得源漏电极间隔布置于所述有机半导体层表面。
所述的双极性薄膜晶体管的制备方法,其中,所述第一前驱体溶液由氧化锌溶于氨水得到的锌氨络合物溶液构成。
所述的双极性薄膜晶体管的制备方法,其中,所述第一前驱体溶液的退火条件为:在空气气氛下,退火温度为140-160℃,退火时间为25-35min。
所述的双极性薄膜晶体管的制备方法,其中,所述第二前驱体溶液由聚并二噻吩吡咯并吡咯二酮噻吩的邻二氯苯溶液构成。
所述的双极性薄膜晶体管,其中,所述第二前驱体溶液的退火条件为:在氮气气氛下,退火温度为110-125℃,退火时间为18-24min。
有益效果:本发明公开了一种双极性薄膜晶体管,自下而上依次包括:衬底、栅电极层、栅极绝缘层、无机半导体层、有机半导体层、源极和漏极,所述无机半导体层由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层上,所述有机半导体层上间隔设置有源极和漏极。本发明通过调节金属氧化物薄膜和有机聚合物薄膜中的载流子浓度到合适水平,并在制备薄膜的过程中适当控制各界面处的缺陷形成,制备出性能较优的双极性薄膜场晶体管,并可实现通过特定的栅极脉冲电压模拟刺激输入模拟突触功能,使得无论源漏电压处于何种偏置状态,均能通过栅极电压的调整实现晶体管器件的增强和抑制模式的突触模拟。
附图说明
图1为本实施例中提供的一种双极性薄膜晶体管的结构示意图;
图2为本实施例中提供的一种双极性薄膜晶体管在不同大小和方向的栅极电压下的转移特性曲线;
图3为本实施例中提供的一种双极性薄膜晶体管在不同栅脉冲时长作用下源漏电流为负时后突触电流增强和抑制图;
图4为本实施例中提供的一种双极性薄膜晶体管在不同栅脉冲时长作用下源漏电流为正时后突触电流增强和抑制图。
具体实施方式
本发明提供一种双极性薄膜晶体管及其制备方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用于解释本发明,并不用于限定本发明。
如图1所示,本实施例提供了一种双极性薄膜晶体管,自下而上依次包括:衬底1、栅电极层2、栅极绝缘层3、无机半导体层4、有机半导体层5、源极6和漏极7,所述无机半导体层4由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层4上,所述有机半导体层上间隔设置有源极和漏极。本实施例通过调节金属氧化物薄膜和有机聚合物薄膜中的载流子浓度到合适水平,并在制备薄膜的过程中适当控制各界面处的缺陷形成,即可实现通过特定的栅极脉冲电压模拟刺激输入并实现突触功能模拟的突触器件。
具体地,所述无机半导体层4由氧化锌薄膜构成,所述氧化锌为n型半导体材料,用于提供电子参与导电,所述有机半导体层5由聚并二噻吩吡咯并吡咯二酮噻吩薄膜构成,所述聚并二噻吩吡咯并吡咯二酮噻吩薄膜为p型半导体材料,用于提供空穴参与导电,所述无机半导体层4和有机半导体层5的厚度均为30-100nm。在本实施例的一个具体实现方式中,所述氧化锌薄膜的厚度为30nm,所述聚并二噻吩吡咯并吡咯二酮噻吩薄膜的厚度为30nm。
具体地,所述衬底材料采用重掺杂硅片,所述重掺杂硅片同时用作所述栅电极层,所述重掺杂的硅片上具有二氧化硅氧化层,所述二氧化硅氧化层用作所述栅极绝缘层,所述二氧化硅氧化层的厚度为100nm。在本实施例的一个具体实现方式中,所述衬底可以为玻璃,石英等平整的底板。
在本实施例的一个实现方式中,所述衬底也可以为柔性基底,比如PET,PEN等,在所述柔性基底上蒸镀上金属电极,再在所述金属电极上蒸镀一层氧化物薄膜,则可以替换具有氧化物薄膜的重掺杂硅片。
本实施例还提供一种双极性薄膜晶体管的制备方法,其特征在于,包括:
a)、选取具有预设厚度氧化层的重掺杂硅片作为衬底,并对所述衬底进行预处理;
该步骤中,所述氧化层是指重掺杂硅片表面,所述预处理具体包括:对具有氧化层的所述重掺杂硅片的表面进行常规清洁处理,进一步利用氧等离子清洗机对所述重掺杂硅片的表面进行二次清洗,以增加氧化层的表面能,增强所述氧化层的亲水性,所述具有预设厚度的氧化层厚度优选为100nm。
b)、在经过预处理的所述衬底上表面旋涂无机半导体层的第一前驱体溶液,并退火以制备所述无机半导体层;
该步骤中,所述第一前驱体溶液由氧化锌溶于氨水得到的锌氨络合物溶液构成,所述锌氨络合物的浓度为0.01-0.15mol·L-1,在本实施例的一个具体实施方式中,所述锌氨络合物的浓度可设置为0.1mol·L-1。所述第一前驱体溶液的旋涂条件为:在2000-3000rpm的旋涂速率下旋涂所述第一前驱体溶液,旋涂时间为40-60s,所述旋涂条件影响所述无机半导体层的厚度,从而会影响所述晶体管器件的性能。在本实施例的一个实现方式中,可在2500rpm的旋涂速率下旋涂所述锌氨络合物溶液,旋涂时间为45s。所述第一前驱体溶液的退火条件为:在空气气氛下,退火温度为140-160℃,退火时间为25-35min,所述退火条件影响所述无机半导体层的结晶度,若退火温度过高,氧化锌结晶度过高,会增强氧化锌的给电子能力,进而削弱薄膜晶体管的双极性特性。在本实施例的一个具体实现方式中,在空气气氛下,对旋涂在氧化层上的所述第一前驱体溶液进行退火处理处理,退火温度为150℃,退火时间为30min。
c)在所述无机半导体层的上表面旋涂有机半导体层的第二前驱体溶液,并退火以制备所述有机半导体层;
该步骤中,所述第二前驱体溶液由聚并二噻吩吡咯并吡咯二酮噻吩的邻二氯苯溶液构成,将1.5-5mg聚并二噻吩吡咯并吡咯二酮噻吩粉末溶于10ml邻二氯苯溶剂中得到所述第二前驱体溶液,不同浓度的所述第二前驱体溶液会影响薄膜晶体管的性能。在本实施例的一个实现方式中,可将3mg聚并二噻吩吡咯并吡咯二酮噻吩粉末溶于10ml邻二氯苯溶剂制备所述第二前驱体溶液,使得所述聚并二噻吩吡咯并吡咯二酮噻吩的浓度为0.3mg·ml-1。所述第二前驱体溶液的旋涂条件为:在2000-3000rpm的旋涂速率下旋涂所述第二前驱体溶液,旋涂时间为40-60s,在本实施例的一个实现方式中,可在2500rpm的旋涂速率下旋涂聚并二噻吩吡咯并吡咯二酮噻吩溶液,旋涂时间为45s。所述第二前驱体溶液的退火条件为:在氮气气氛下,退火温度为110-125℃,退火时间为18-24min。在本实施例的一个具体实现方式中,可以将器件放置在手套箱中,在氮气气氛下,对所述第二前驱体溶液进行退火处理,退火温度为120℃,退火时间为30min。本实施例通过调节第一前驱体溶液和第二前驱体溶液的旋涂条件和退火参数,可制备出性能较优的双极性薄膜晶体管,能够通过特定的栅极脉冲电压模拟刺激输入,并得到突触功能模拟的突触器件
d)通过金属掩膜板法在有机半导体层上蒸镀源漏电极,使得源漏电极间隔布置于所述有机半导体层表面。
该步骤中,在覆盖特定形状的金属掩膜板后,将步骤c中得到的器件转移至热蒸发仪中,在真空环境下蒸镀上金制作源漏电极,最终的薄膜晶体管结构如图1所示。在本实施例的一个实现方式中,对于每个薄膜晶体管器件,所述源极5和漏极6的长度为1000μm,所述源极5和漏极6间隔的距离为50μm。
在本实施例的一个具体实施例中,在6×10-4Pa的压力下,以
Figure BDA0002407643890000071
·s-1的蒸镀速度蒸镀金属金,使得源漏电极能很好的贴合在p型半导体材料的表面上,以减少源漏电极和有机半导体层的接触电阻。
进一步,为了对所述双极性薄膜晶体管的突触性能进行检测,本实施例通过在源漏电极上施加一定大小任意方向的电压,扫描晶体管的转移特性曲线,可观察到双极性现象,且转移特性曲线可随着载流子捕获而发生移动,具体如图2所示。图2中横坐标为栅极电压VG,单位为V,纵坐标为漏极与源极之间的电流ID的绝对值,单位为A。初始状态的特性曲线为在源漏电极上不施加电压时晶体管的特性曲线;将栅极电压偏置-40v持续10s后,转移曲线向负方向移动,表明本实例所述的双极性薄膜晶体管存在空穴捕获,其对应的特性曲线为空穴捕获状态下的转移特性曲线;当栅极偏置40v持续10s后,转移曲线又向正方向移动,表明本实例所述的双极性薄膜晶体管存在电子捕获,其对应的特性曲线为电子捕获状态下的转移特性曲线。电子捕获和空穴捕获的对应的不同状态的晶体管能够实现多层次的数据存储,从而大大提高本实施例所述的双极性薄膜晶体管模拟人工突触的可能性。本实施例以源漏电流模拟突触电流,在栅极上施加合适的脉冲电压,即可观察到源漏电流在栅电压恢复到基准值时,源漏电流与之前之值相比有所上升或下降,即实现了突触对刺激的响应模拟。本实施例提供的双极性薄膜晶体管,无论源漏电压处于何种偏置状态,均能通过栅极电压的调整实现晶体管器件的增强和抑制模式的突触模拟。
对于不同的栅极脉冲刺激作用下,如不同的脉冲时长、不同的脉冲间隔等,源漏电流均能做出不同的响应,模拟突触对不同刺激的响应。如图3和图4所示,不同形状的记录点表示不同的脉冲时长下,如50ms,100ms或800ms等,后突触电流增强和抑制的情况,图3为在不同栅脉冲时长作用下源漏电流为负时后突触电流增强和抑制图,图4为在不同栅脉冲时长作用下源漏电流为正时后突触电流增强和抑制图,从而表明本实施例公开的双极性薄膜晶体管能够实现通过不同脉冲时长对突触器件的性能进行调控。
综上所述,本实施例公开了一种双极性薄膜晶体管,自下而上依次包括:衬底、栅电极层、栅极绝缘层、无机半导体层、有机半导体层、源极和漏极,所述无机半导体层由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层上,所述有机半导体层上间隔设置有源极和漏极。本实施例通过调节金属氧化物薄膜和有机聚合物薄膜中的载流子浓度到合适水平,并在制备薄膜的过程中适当控制各界面处的缺陷形成,制备出性能较优的双极性薄膜场晶体管,并可实现通过特定的栅极脉冲电压模拟刺激输入模拟突触功能,使得无论源漏电压处于何种偏置状态,均能通过栅极电压的调整实现晶体管器件的增强和抑制模式的突触模拟,且对于不同的栅极脉冲刺激作用下,如不同的脉冲时长、不同的脉冲间隔等,源漏电流能做出不同的响应,模拟突触对不同刺激的响应。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种双极性薄膜晶体管,其特征在于,自下而上依次包括:衬底、栅电极层、栅极绝缘层、无机半导体层、有机半导体层、源极和漏极,所述无机半导体层由金属氧化物薄膜构成,所述有机半导体层由有机聚合物薄膜构成,所述金属氧化物薄膜覆盖于所述栅极绝缘层上,所述有机半导体层覆盖于所述无机半导体层上,所述有机半导体层上间隔设置有源极和漏极。
2.如权利要求1所述的双极性薄膜晶体管,其特征在于,所述无机半导体层由氧化锌薄膜构成。
3.如权利要求2所述的双极性薄膜晶体管,其特征在于,所述有机半导体层由聚并二噻吩吡咯并吡咯二酮噻吩薄膜构成。
4.如权利要求1所述的双极性薄膜晶体管,其特征在于,所述无机半导体层和有机半导体层的厚度均为30-100nm。
5.如权利要求1所述的双极性薄膜晶体管,其特征在于,所述衬底材料采用重掺杂硅片,所述重掺杂硅片同时用作所述栅电极层,所述重掺杂的硅片上具有二氧化硅氧化层,所述二氧化硅氧化层用作所述栅极绝缘层。
6.一种权利要求1~5中任一项所述的双极性薄膜晶体管的制备方法,其特征在于,包括如下步骤:
a)、选取具有预设厚度氧化层的重掺杂硅片作为衬底,并对所述衬底进行预处理;
b)、在经过预处理的所述衬底上表面旋涂无机半导体层的第一前驱体溶液,并退火以制备所述无机半导体层;
c)、在所述无机半导体层的上表面旋涂有机半导体层的第二前驱体溶液,并退火以制备所述有机半导体层;
d)、通过金属掩膜板法在有机半导体层上蒸镀源漏电极,使得源漏电极间隔布置于所述有机半导体层表面。
7.如权利要求6所述的双极性薄膜晶体管的制备方法,其特征在于,所述第一前驱体溶液由氧化锌溶于氨水得到的锌氨络合物溶液构成。
8.如权利要求7所述的双极性薄膜晶体管的制备方法,其特征在于,所述第一前驱体溶液的退火条件为:在空气气氛下,退火温度为140-160℃,退火时间为25-35min。
9.如权利要求6所述的双极性薄膜晶体管的制备方法,其特征在于,所述第二前驱体溶液由聚并二噻吩吡咯并吡咯二酮噻吩的邻二氯苯溶液构成。
10.如权利要求9所述的双极性薄膜晶体管,其特征在于,所述第二前驱体溶液的退火条件为:在氮气气氛下,退火温度为110-125℃,退火时间为18-24min。
CN202010166484.2A 2020-03-11 2020-03-11 一种双极性薄膜晶体管及其制备方法 Active CN111416040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010166484.2A CN111416040B (zh) 2020-03-11 2020-03-11 一种双极性薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010166484.2A CN111416040B (zh) 2020-03-11 2020-03-11 一种双极性薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111416040A true CN111416040A (zh) 2020-07-14
CN111416040B CN111416040B (zh) 2023-11-14

Family

ID=71494191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010166484.2A Active CN111416040B (zh) 2020-03-11 2020-03-11 一种双极性薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111416040B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885911A (zh) * 2021-02-02 2021-06-01 西交利物浦大学 金属氧化物异质结光电刺激突触晶体管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1348222A (zh) * 2001-11-09 2002-05-08 清华大学 一种有机薄膜场效应晶体管及其制备方法
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体,半導体装置及び相補型トランジスタ回路装置
US20120298982A1 (en) * 2011-05-27 2012-11-29 National Chiao Tung University High-Gain Complementary Inverter with Ambipolar Thin Film Transistors and Fabrication Thereof
US20140004656A1 (en) * 2012-06-27 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103762314A (zh) * 2013-12-31 2014-04-30 合肥工业大学 用于喷墨打印有机薄膜晶体管的绝缘层修饰方法
KR20160148451A (ko) * 2015-06-16 2016-12-26 광주과학기술원 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법
CN108011041A (zh) * 2016-10-28 2018-05-08 京东方科技集团股份有限公司 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1348222A (zh) * 2001-11-09 2002-05-08 清华大学 一种有机薄膜场效应晶体管及其制备方法
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体,半導体装置及び相補型トランジスタ回路装置
US20120298982A1 (en) * 2011-05-27 2012-11-29 National Chiao Tung University High-Gain Complementary Inverter with Ambipolar Thin Film Transistors and Fabrication Thereof
US20140004656A1 (en) * 2012-06-27 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103762314A (zh) * 2013-12-31 2014-04-30 合肥工业大学 用于喷墨打印有机薄膜晶体管的绝缘层修饰方法
KR20160148451A (ko) * 2015-06-16 2016-12-26 광주과학기술원 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법
CN108011041A (zh) * 2016-10-28 2018-05-08 京东方科技集团股份有限公司 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JINGJING JI等: "Impact of new skeletal isomerization on polymer semiconductors", vol. 7, no. 35, pages 10860 - 10867 *
LIN WANG等: "Artificial Synapses Based on Multiterminal Memtransistors for Neuromorphic Application", ADV. FUNCT. MATER., vol. 29, no. 25, pages 1 - 10 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885911A (zh) * 2021-02-02 2021-06-01 西交利物浦大学 金属氧化物异质结光电刺激突触晶体管及其制备方法

Also Published As

Publication number Publication date
CN111416040B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
CN110416312B (zh) 一种低功耗神经突触薄膜晶体管及其制备方法
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
JP2013175760A (ja) トランジスタの構造及びその製造方法
CN111180582B (zh) 一种基于驻极体的突触晶体管及其制备方法
Cheng et al. Proton conductor gated synaptic transistor based on transparent IGZO for realizing electrical and UV light stimulus
KR20200103139A (ko) 시냅스 트랜지스터 및 이의 제조방법
US10868266B2 (en) Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus
CN111416040B (zh) 一种双极性薄膜晶体管及其制备方法
Yang et al. Bipolar plasticity of the synapse transistors based on IGZO channel with HfOxNy/HfO2/HfOxNy sandwich gate dielectrics
KR20040067047A (ko) 유기 박막 트랜지스터 및 그의 제조방법
CN110797459B (zh) 一种铁电调控的两端导电聚合物人工突触器件及制备方法和应用
CN108346691A (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
US20040043531A1 (en) Process for forming organic semiconducting layer having molecular alignment
CN113161486A (zh) 基于三氧化钼接触掺杂的p型有机薄膜晶体管及制备方法
CN111490161A (zh) 一种有机薄场效应晶体管及其制备方法
CN113451514B (zh) 一种双极性提升的聚合物有机薄膜晶体管及制备方法
Kabir et al. Coil-shaped electrodes to reduce the current variation of drop-casted otfts
US9202924B2 (en) RFID tags based on self-assembly nanoparticles
US9865465B2 (en) Nanocrystal thin film fabrication methods and apparatus
Dai et al. RETRACTED ARTICLE: Implementation of PPI with Nano Amorphous Oxide Semiconductor Devices for Medical Applications
Shi et al. Organic Heterojunction Phototransistors with Bi‐Directional Photoresponse for Vision Biomimetics
Shavi et al. A Review on the Hysteretic Effects on Thin Film Transistors
KR102658687B1 (ko) 산화물 이중 층 기반의 광 시냅스 소자 및 이의 제조방법
CN117597018A (zh) 一种柔性薄膜记忆晶体管及其制备方法
Hussain et al. Additive Processed ZnO Transparent Vertical Field Effect Transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant