CN111406130A - 砷化镓晶体基板 - Google Patents
砷化镓晶体基板 Download PDFInfo
- Publication number
- CN111406130A CN111406130A CN201880052390.3A CN201880052390A CN111406130A CN 111406130 A CN111406130 A CN 111406130A CN 201880052390 A CN201880052390 A CN 201880052390A CN 111406130 A CN111406130 A CN 111406130A
- Authority
- CN
- China
- Prior art keywords
- crystal substrate
- flat
- gaas crystal
- region
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
一种砷化镓晶体基板具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且包括平坦部和缺口部中的任一者。在第一平坦区域和第一缺口区域中的任一者中,当硅的原子浓度为3.0×1016cm‑3以上且3.0×1019cm‑3以下时,所述砷化镓晶体基板具有0cm‑2以上且15000cm‑2以下的平均位错密度,并且当碳的原子浓度为1.0×1015cm‑3以上且5.0×1017cm‑3以下时,所述砷化镓晶体基板具有3000cm‑2以上且20000cm‑2以下的平均位错密度。
Description
技术领域
本发明涉及一种砷化镓晶体基板。
背景技术
日本专利公开号2008-239480(专利文献1)公开了由砷化镓构成的半导体晶体作为晶体品质高的砷化镓晶体,所述半导体晶体具有6英寸以上的直径和1×104cm-2以下的平均位错密度,并且进一步公开了优选地具有通过光弹性法所测量的1×10-5以下的平均残余应变的半导体晶体。W.A.Gault等,“通过垂直温度梯度凝固法生长高品质的III-V晶体”,Defect Control in Semiconductors,1990,第653-660页(非专利文献1)公开了一种通过垂直温度梯度凝固(VGF)法生长高品质的砷化镓的方法。M.Yamada,“高灵敏度的计算机控制的红外偏光器”,Review of Scientific Instruments,第64卷,第7期,1993年7月,第1815-1821页(非专利文献2)公开了一种通过使用高灵敏度的计算机控制的红外偏光器来测量通过LEC方法生长的市售的半绝缘性砷化镓(111)晶片中由残余应变所引起的小相位延迟和主轴双折射的方法。
现有技术文献
专利文献
专利文献1:日本专利公开第2008-239480号公报
非专利文献
非专利文献1:W.A.Gault等,“通过垂直温度梯度凝固法生长高品质的III-V晶体”,Defect Control in Semiconductors,1990,第653-660页。
非专利文献2:M.Yamada,“高灵敏度的计算机控制的红外偏光器”,Review ofScientific Instruments,第64卷,第7期,1993年7月,第1815-1821页。
发明内容
根据本发明的一个方面的砷化镓晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,当所述砷化镓晶体基板含有硅原子时,所述砷化镓晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且当所述砷化镓晶体基板含有碳原子时,所述砷化镓晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。
根据本发明的一个方面的砷化镓晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,所述砷化镓晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。
根据本发明的一个方面的砷化镓晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,当所述砷化镓晶体基板含有硅原子时,所述砷化镓晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且当所述砷化镓晶体基板含有碳原子时,所述砷化镓晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。
根据本发明的一个方面的砷化镓晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,所述砷化镓晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。
附图说明
图1A是示出在根据本发明的一个方面的砷化镓晶体基板中形成平坦部的外缘的一部分的示例性位置的示意性平面图。
图1B是示出根据本发明的一个方面的砷化镓晶体基板中的示例性平坦部以及第一平坦区域和第二平坦区域的放大的示意性平面图。
图2A是示出在根据本发明的一个方面的砷化镓晶体基板中形成缺口部的外缘的一部分的示例性位置的示意性平面图。
图2B是示出根据本发明的一个方面的砷化镓晶体基板中的缺口部以及第一缺口区域和第二缺口区域的放大的示意性平面图。
图3A是示出根据本发明的一个方面的砷化镓晶体基板中平均位错密度的示例性测量部分的放大的示意性剖面图。
图3B是示出根据本发明的一个方面的砷化镓晶体基板中平均位错密度的另一个示例性测量部分的放大的示意性剖面图。
图4是示出根据本发明的一个方面的砷化镓晶体基板中平均残余应变的示例性测量部分的放大的示意性剖面图。
图5A是示出根据本发明的一个方面的砷化镓晶体基板的示例性制造方法的制造装置内部的示意性垂直剖面图。
图5B是示出根据本发明的一个方面的砷化镓晶体基板的示例性制造方法的绝热材料和坩埚内部的示意性水平剖面图。
图6A是示出根据本发明的一个方面的砷化镓晶体基板的另一示例性制造方法的制造装置内部的示意性垂直剖面图。
图6B是示出根据本发明的一个方面的砷化镓晶体基板的另一示例性制造方法的绝热材料和坩埚内部的示意性水平剖面图。
图7A是示出根据本发明的一个方面的砷化镓晶体基板的又一示例性制造方法的制造装置内部的示意性垂直剖面图。
图7B是示出根据本发明的一个方面的砷化镓晶体基板的又一示例性制造方法的坩埚内部的示意性水平剖面图。
图8是示出根据本发明的一个方面的砷化镓晶体基板的又一示例性制造方法的示意性平面图。
具体实施方式
[本公开要解决的问题]
日本专利公开第2008-239480号公报(专利文献1)中公开的由砷化镓构成的半导体晶体、W.A.Gault等,“通过垂直温度梯度凝固法生长高品质的III-V晶体”,DefectControl in Semiconductors,1990,第653-660页(非专利文献1)中公开的砷化镓和M.Yamada,“高灵敏度的计算机控制的红外偏光器”,Review of Scientific Instruments,第64卷,第7期,1993年7月,第1815-1821页(非专利文献2)中公开的半绝缘性砷化镓(111)晶片在制造在外缘的一部分中包括平坦部和缺口部中的任一者的基板时(在制造具有平坦部/缺口部的基板时)和在外缘的一部分中包括平坦部和缺口部中的任一者的基板上使外延层生长时(在具有平坦部/缺口部的基板上使外延层生长时),在平坦部和其附近或缺口部和其附近,不利地具有高的由于破裂而导致的缺陷率(裂纹缺陷率)。
尽管日本专利公开第2008-239480号公报(专利文献1)、“通过垂直温度梯度凝固法生长高品质的III-V晶体”,Defect Control in Semiconductors,1990,第653-660页(非专利文献1)和M.Yamada,“高灵敏度的计算机控制的红外偏光器”,Review of ScientificInstruments,第64卷,第7期,1993年7月,第1815-1821页(非专利文献2)已经限定了在所有砷化镓晶体或整个晶片上的平均位错密度或平均残余应变,但是它们没有讨论在所述平坦部和其附近或所述缺口部和其附近的平均位错密度或平均残余应变。
因此,本发明的目的在于提供一种砷化镓晶体基板,其在制造具有平坦部/缺口部的基板时和在具有平坦部/缺口部的基板上使外延层生长时,在平坦部和其附近或缺口部和其附近具有低的由于破裂而导致的缺陷率(裂纹缺陷率)。
[本公开的有益效果]
根据本公开,可以提供一种砷化镓晶体基板,其在制造具有平坦部/缺口部的基板时和在具有平坦部/缺口部的基板上使外延层生长时,在平坦部和其附近或缺口部和其附近具有低的由于破裂而导致的缺陷率(裂纹缺陷率)。
[本发明的实施方式的说明]
首先将列出并且说明本发明的实施方式。为了清楚地区分多个平坦区域和缺口区域,表述成了第一平坦区域和第一缺口区域或第二平坦区域和第二缺口区域。
[1]根据本发明的一个方面的砷化镓(GaAs)晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅(Si)原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳(C)原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,当所述GaAs晶体基板含有硅原子时,所述GaAs晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且当所述GaAs晶体基板含有碳原子时,所述GaAs晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。由于本方面的GaAs晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有在规定范围内的平均位错密度,因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
[2]根据本发明的一个方面的GaAs晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,所述GaAs晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。由于本方面的GaAs晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有在规定范围内的平均残余应变,因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
[3]根据本发明的一个方面的GaAs晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,当所述GaAs晶体基板含有硅原子时,所述GaAs晶体基板可以具有0cm-2以上且15000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变,并且当所述GaAs晶体基板含有碳原子时,所述GaAs晶体基板可以具有3000cm-2以上且20000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变。由于本方面的GaAs晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有各自在规定范围内的平均位错密度和平均残余应变,因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
[4]根据本发明的一个方面的GaAs晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅(Si)原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳(C)原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,当所述GaAs晶体基板含有硅原子时,所述GaAs晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且当所述GaAs晶体基板含有碳原子时,所述GaAs晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。由于本方面的GaAs晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有在规定范围内的平均位错密度并且可以将位于所述第一平坦区域和所述第一缺口区域中的任一者的外周部附近的部分区域中的平均位错密度控制在一定范围内,因此在制造所述基板时和在所述基板上使外延层生长时,所述GaAs晶体基板具有低的裂纹缺陷率。
[5]根据本发明的一个方面的GaAs晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,所述GaAs晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。由于本方面的GaAs晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有在规定范围内的平均残余应变并且可以将位于所述第一平坦区域和所述第一缺口区域中的任一者的外周部附近的部分区域中的平均残余应变控制在一定范围内,因此在制造所述基板时和在所述基板上使外延层生长时,所述GaAs晶体基板具有低的裂纹缺陷率。
[6]根据本发明的一个方面的GaAs晶体基板包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。所述GaAs晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述GaAs晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,当所述GaAs晶体基板含有硅原子时,所述GaAs晶体基板可以具有0cm-2以上且15000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变,并且当所述GaAs晶体基板含有碳原子时,所述GaAs晶体基板可以具有3000cm-2以上且20000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变。由于本方面的GaAs晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有各自在规定范围内的平均位错密度和平均残余应变,因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
[本发明的实施方式的详情]
<GaAs晶体基板>
图1A、图1B、图2A和图2B示出本实施方式中的示例性GaAs晶体基板11。图1A是示出其中形成平坦部11f的GaAs晶体基板11的外缘的一部分的位置的示意性平面图。图1B是示出平坦部11f以及第一平坦区域和第二平坦区域11fr的放大的示意性平面图。平坦部11f指的是在结晶体和晶体基板的外缘(外周)的一部分中形成的平坦表面,其用于便于确定结晶体和晶体基板的晶体取向、区分正面与背面以及在工序中进行对准。在具有平坦部的GaAs晶体基板11中,形成至少一个平坦部11f并且通常形成两个平坦部11f,它们也被称为取向平坦(オリエンテーションフラット)(在下文中也被称为OF)和识别平坦(アイデンテフィケーションフラット)(在下文中也被称为IF)。在GaAs晶体基板11中,主表面的平面取向、偏离方向、偏离角度和平坦部(OF/IF)的位置是根据客户的需要进行设定的。例如,主表面的平面取向被设定为(100),设定八个偏离方向,偏离角度被设定为0°以上且20°以下,OF/IF位置被设定为顺时针位置(在下文中也被称为CW,IF相对于OF被布置在顺时针位置处)和逆时针位置(也被称为CCW,IF相对于OF被布置在逆时针位置处)的两种类型,OF长度被设定为40mm以上且65mm以下,并且IF长度被设定为20mm以上且45mm以下。
图2A是示出其中形成缺口部11n的GaAs晶体基板11的外缘的一部分的位置的示意性平面图。图2B是示出缺口部11n以及第一缺口区域和第二缺口区域11nr的放大的示意性平面图。缺口部11n指的是在结晶体和晶体基板的外缘(外周)的一部分中形成的缺口部分,其用于便于确定和对准结晶体和晶体基板的晶体取向。在具有缺口部的GaAs晶体基板11中,形成至少一个缺口部11n并且通常形成一个缺口部11n。在GaAs晶体基板11中,主表面的平面取向、缺口的形状和缺口的中心缺口的方向是根据客户的需要进行设定的。例如,主表面的平面取向被设定为(100),缺口是通过以85°以上且95°以下的张角从外缘朝向中心切去具有0.5mm以上且1.5mm以下的尺寸的部分而成形的,并且当从中心观察时,缺口的中心缺口的方向被设定为[010]方向。
(实施方式I-1)
参照图1A、图1B、图2A和图2B,本实施方式中的GaAs晶体基板11包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。GaAs晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。GaAs晶体基板11含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,当GaAs晶体基板11含有硅原子时,GaAs晶体基板11具有0cm-2以上且15000cm-2以下的平均位错密度,并且当GaAs晶体基板11含有碳原子时,GaAs晶体基板11具有3000cm-2以上且20000cm-2以下的平均位错密度。由于本实施方式中的GaAs晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有在规定范围内的平均位错密度,因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
在本实施方式中的GaAs晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此,“曲线”是指至少部分不是直线的线并且可以局部地包括直线。裂纹缺陷率随GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度或在制造基板时或在外延层生长时的差异而变化,并且具有低的裂纹缺陷率是指在GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度以及基板的制造或外延层的生长在相同的范围内时,裂纹缺陷率相对较低。
本实施方式中的GaAs晶体基板11包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。从在大直径的GaAs晶体基板11中也降低裂纹缺陷率的观点来看,GaAs晶体基板11具有150mm以上且205mm以下的直径。从降低裂纹缺陷率的观点来看,GaAs晶体基板11具有300μm以上且800μm以下的厚度。
本实施方式中的GaAs晶体基板11的外缘的一部分包括平坦部11f(图1A和图1B)和缺口部11n(图1A和图2B)中的任一者。通过在GaAs晶体基板11中在平坦部11f和其附近或也在缺口部11n和其附近抑制裂纹,可以降低裂纹缺陷率。
本实施方式中的GaAs晶体基板11含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。由于GaAs晶体基板11中的平均位错密度随所含的硅原子和碳原子的浓度而变化,因此通过在硅原子或碳原子的规定浓度下将第一平坦区域和第一缺口区域中的任一者中的平均位错密度调整到规定范围内,可以降低裂纹缺陷率。GaAs晶体基板11具有随着所含的硅原子的浓度的增加而具有n型导电性的半导电性能,并且在硅原子的浓度为3.0×1016cm-3以上且3.0×1019cm-3以下的情况下,所述GaAs晶体基板11具有约1.0×1016cm-3以上且约1.0×1019cm-3以下的载流子浓度。GaAs晶体基板11具有随着所含的碳原子的浓度的增加而具有绝缘性能的半导电性能,并且在碳原子的浓度为1.0×1015cm-3以上且5.0×1017cm-3以下的情况下,所述GaAs晶体基板11具有约1.0×107Ω·cm以上且约5.0×108Ω·cm以下的电阻率。
从降低本实施方式中的GaAs晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,当GaAs晶体基板11含有上述浓度的硅原子时,具有0cm-2以上且15000cm-2以下的平均位错密度,并且当GaAs晶体基板11含有上述浓度的碳原子时,所述GaAs晶体基板11具有3000cm-2以上且20000cm-2以下的平均位错密度。
从进一步降低本实施方式中的GaAs晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中,当GaAs晶体基板11含有上述浓度的硅原子时,具有0cm-2以上且15000cm-2以下的平均位错密度,并且当GaAs晶体基板含有上述浓度的碳原子时,具有3000cm-2以上且20000cm-2以下的平均位错密度。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周部侧的一部分的第二平坦区域和第二缺口区域的平均位错密度可能分别高于第一平坦区域和第一缺口区域的平均位错密度。由于裂纹源自于外周部,因此所述第二平坦区域中的平均位错密度的值对裂纹缺陷率的影响更大。因此,在制造基板时和在基板上使外延层生长时,在可能具有高的平均位错密度的第二平坦区域和第二缺口区域中也具有在上述范围内的平均位错密度的GaAs晶体基板具有更低的裂纹缺陷率。
图3A和图3B是示出本实施方式中的GaAs晶体基板11中平均位错密度的示例性测量部分的放大的示意性剖面图。参照图3A,通过使用显微镜测量GaAs晶体基板11中的平均位错密度,其为在将GaAs晶体基板11在500℃的氢氧化钾(KOH)熔体中浸渍10分钟之后在主表面中在第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中产生的每单位面积的平均蚀坑数(蚀坑平均密度)。然而,在第一平坦区域或第二平坦区域11fr中平坦部的斜面部分或在第一缺口区域或第二缺口区域11nr中缺口部的斜面部分中蚀坑可能不可见。在这种情况下,参照图3B,测量通过在与上述相同的条件下对通过将第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中的主表面朝向基板的中心部分研磨而暴露的中心部分中的第一平坦区域或第二平坦区域11frc或中心部分中的第一缺口区域或第二缺口区域11nrc进行处理而产生的蚀坑的平均密度。
尽管平坦部11f的长度LR不受特别限制,但是从提高可视性和机器识别性以及确保从中获取芯片的区域的观点来看,40mm以上且65mm以下的OF长度和20mm以上且45mm以下的IF长度是优选的。具有6英寸的直径的GaAs晶体基板更优选地具有43mm以上且53mm以下的OF长度和25mm以上且35mm以下的IF长度。具有8英寸的直径的GaAs晶体基板更优选地具有52mm以上且63mm以下的OF长度和32mm以上且43mm以下的IF长度。
从提高可视性和机器识别性以及确保从中获取芯片的区域的观点来看,缺口部11n中的缺口优选地通过以85°以上且95°以下的张角从外缘朝向中心切去具有0.5mm以上且1.5mm以下的尺寸的部分并且更优选地通过以89°以上且95°以下的张角从外缘朝向中心切去具有1.00mm以上且1.25mm以下的尺寸的部分而成形,并且当从中心观察时,缺口的中心缺口的方向优选地被设定为[010]方向。
(实施方式I-2)
参照图1A、图1B、图2A和图2B,本实施方式中的GaAs晶体基板11包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。GaAs晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。GaAs晶体基板11含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,GaAs晶体基板11具有2×10-6以上且1×10-4以下的平均残余应变。由于本实施方式中的GaAs晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有在规定范围内的平均残余应变,因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
在本实施方式中的GaAs晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此,“曲线”是指至少部分不是直线的线并且可以局部地包括直线。裂纹缺陷率随GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度或在制造基板时或在外延层生长时的差异而变化,并且具有低的裂纹缺陷率是指在GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度以及基板的制造或外延层的生长在相同的范围内时,裂纹缺陷率相对较低。
由于本实施方式中的GaAs晶体基板11的150mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子分别与实施方式I-1中的GaAs晶体基板11的150mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子相同,因此将不再重复说明。由于GaAs晶体基板11的第一平坦区域和第一缺口区域中的任一者中的平均残余应变随所含的硅原子和碳原子的浓度而变化,因此通过在硅原子或碳原子的规定浓度下将第一平坦区域和第一缺口区域中的任一者中的平均残余应变调整到规定范围内,可以降低裂纹缺陷率。
从降低在制造基板时和在基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,本实施方式中的GaAs晶体基板11具有2×10-6以上且1×10-4以下的平均残余应变。
从进一步降低在制造基板时和在基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中,本实施方式中的GaAs晶体基板11优选地具有2×10-6以上且1×10-4以下的平均残余应变。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周侧的部分的第二平坦区域和第二缺口区域的平均残余应变可能分别大于第一平坦区域和第一缺口区域的平均残余应变。由于裂纹源自于外周部,因此所述第二平坦区域中的平均残余应变的值对裂纹缺陷率的影响更大。因此,在制造基板时和在基板上使外延层生长时,在可能具有大的平均残余应变的第二平坦区域和第二缺口区域中也具有在上述范围内的平均残余应变的GaAs晶体基板具有更低的裂纹缺陷率。
图4是示出本实施方式中的GaAs晶体基板11中平均残余应变的示例性测量部分的放大的示意性剖面图。参照图4,在GaAs晶体基板11的第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中整个经镜面加工的主表面上各自具有规定尺寸并且以规定的间距均匀分布的特定区域中,具有1.3μm的波长的偏振光PL垂直于所述主表面透射。收集通过使被布置在样品的前方和后方的偏光镜和检偏镜同步旋转而获得的透射光强度作为偏光角φ的函数。可以基于偏光角φ和透射光强度而找到双折射的相位延迟和主轴取向以得到面内应变分量。将在各点处在圆柱坐标系中的半径方向和切线方向上伸长和收缩应变之差的绝对值取平均值并且计算为平均残余应变。
由于本实施方式中的GaAs晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向分别与实施方式I-1中的GaAs晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向相同,因此将不再重复说明。
(实施方式I-3)
参照图1A、图1B、图2A和图2B,本实施方式中的GaAs晶体基板11包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。GaAs晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。GaAs晶体基板11含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,当GaAs晶体基板11含有硅原子时,GaAs晶体基板11优选地具有0cm-2以上且15000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变,并且当GaAs晶体基板11含有碳原子时,GaAs晶体基板11优选地具有3000cm-2以上且20000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变。由于本实施方式中的GaAs晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有在相应的规定范围内的平均位错密度和平均残余应变,因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
在本实施方式中的GaAs晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此,“曲线”是指至少部分不是直线的线并且可以局部地包括直线。裂纹缺陷率随GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度或在制造基板时或在外延层生长时的差异而变化,并且具有更低的裂纹缺陷率是指在GaAs晶体基板的直径、所含的原子的类型(硅原子或碳原子)或浓度以及基板的制造或外延层的生长在相同的范围内时,裂纹缺陷率相对较低。
由于本实施方式中的GaAs晶体基板11的150mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子分别与实施方式I-1和实施方式I-2中的GaAs晶体基板11的150mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子相同,因此将不再重复说明。由于GaAs晶体基板11的第一平坦区域和第一缺口区域中的任一者中的平均位错密度和平均残余应变随所含的硅原子和碳原子的浓度而变化,因此通过在硅原子或碳原子的规定浓度下将第一平坦区域和第一缺口区域中的任一者中的平均位错密度和平均残余应变调整到规定范围内,可以降低裂纹缺陷率。
从降低本实施方式中的GaAs晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中,当GaAs晶体基板11含有上述浓度的硅原子时,其优选地具有0cm-2以上且15000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变,并且当GaAs晶体基板含有上述浓度的碳原子时,其优选地具有3000cm-2以上且20000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变。GaAs晶体基板11中的平均位错密度如实施方式I-1中那样来测量,并且GaAs晶体基板11中的平均残余应变如实施方式I-2中那样来测量。
从进一步降低本实施方式中的GaAs晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看,在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中,当GaAs晶体基板11含有上述浓度的硅原子时,其更优选地具有0cm-2以上且15000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变,并且当GaAs晶体基板含有上述浓度的碳原子时,其更优选地具有3000cm-2以上且20000cm-2以下的平均位错密度和2×10-6以上且1×10-4以下的平均残余应变。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周侧的部分的第二平坦区域和第二缺口区域的平均位错密度和平均残余应变可能分别高于第一平坦区域和第一缺口区域的平均位错密度和平均残余应变。由于裂纹源自于外周部,因此所述第二平坦区域中的平均位错密度和平均残余应变的值对裂纹缺陷率的影响更大。因此,在制造基板时和在基板上使外延层生长时,在可能具有高的平均位错密度和平均残余应变的第二平坦区域和第二缺口区域中也具有在上述范围内的平均位错密度和平均残余应变的GaAs晶体基板具有更低的裂纹缺陷率。
由于本实施方式中的GaAs晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向分别与实施方式I-1和实施方式I-2中的GaAs晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向相同,因此将不再重复说明。
<GaAs晶体基板的制造方法>
图5A、图5B、图6A、图6B、图7A和图7B是示出实施方式I-1至实施方式I-3中的GaAs晶体基板11的示例性制造方法的示意性剖面图。图5A、图6A和图7A是制造装置内部的示意性垂直剖面图,并且图5B、图6B和图7B是绝热材料和坩埚内部的示意性水平剖面图。图8是示出实施方式I-1至实施方式I-3中的GaAs晶体基板11的另一示例性制造方法的示意性平面图。
参照图5A、图5B、图6A、图6B、图7A、图7B和图8,GaAs晶体基板11的一般制造方法包括通过使用包括布置在压力容器105中的坩埚101、坩埚底座102和加热器103的晶体生长装置100,通过垂直晶舟法如垂直布里奇曼(vertical Bridgman,VB)法和垂直温度梯度凝固(VGF)法使晶体生长。首先,将GaAs晶种10s和GaAs原料9布置在坩埚101中。然后,通过调节加热器103的温度并且垂直移动坩埚101,使GaAs原料9熔融。通过使熔融的GaAs原料9从GaAs晶种10s侧凝固来使GaAs结晶体10生长(图5A、图5B、图6A和图6B)。然后,冷却GaAs结晶体10。然后,将经冷却的GaAs结晶体10从坩埚101中取出。然后,从所取出的GaAs结晶体10中切割出GaAs晶体基板11(图7A和图7B)。然后,通过对所切割出的GaAs晶体基板11的外缘(外周)进行研磨和/或抛光,在GaAs晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者(图8)。对在外缘(外周)的一部分中形成有平坦部11f和缺口部11n中的任一者的GaAs晶体基板11的主表面进行镜面抛光。
(实施方式II-1)
参照图5A、图5B、图6A和图6B,在本实施方式中的GaAs晶体基板11的制造方法中,在一般制造方法中在使GaAs结晶体10生长和冷却时或在冷却GaAs结晶体10时(即至少在冷却GaAs结晶体10时),包括高绝热性部分和低绝热性部分的绝热材料104被布置在坩埚101的外周的外侧。在GaAs结晶体10中,由此抑制随后将成为GaAs晶体基板11的平坦部11f和缺口部11n中的任一者的部分(这样的部分也被称为GaAs结晶体10的预定平坦部10f和预定缺口部10n,在下文中应当类似地理解)与将成为GaAs晶体基板11的内侧的部分(这样的部分也被称为GaAs结晶体10的预定内部基板部,在下文中应当类似地理解)之间的温度差,从而减少GaAs晶体基板11中的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变,并且可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的平均位错密度和平均残余应变调整到规定范围内。
绝热材料104的布置不受特别限制。然而,从上述观点来看,绝热材料104的高绝热性部分优选地被布置在GaAs结晶体10的预定平坦部10f和预定缺口部10n中的任一者(即将成为GaAs晶体基板11的平坦部11f和缺口部11n中的任一者的部分)的外缘(外周)的外侧。例如,绝热材料104中在GaAs结晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部分与除此以外的部分相比优选地具有更大的厚度或由具有更高的绝热性的材料制成。
绝热材料104可以是如图5A和图5B中所示的一体材料或可以是如图6A和图6B中所示的多个部件的集合体。当绝热材料104是一体材料时,绝热材料104的位于GaAs结晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部分与除此以外的部分相比优选地具有更大的厚度(图5A和图5B)或由具有更高的绝热性的材料制成。当绝热材料104是多个部件的集合体时,绝热材料104的位于GaAs结晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部件与除此以外的部分相比优选地具有更大的厚度(图6A和图6B)或由具有更高的绝热性的材料制成。
尽管用于绝热材料104的材料不受特别限制,只要它实现绝热效果即可,但是碳材料、陶瓷、氮化硅(SiN)、碳化硅(SiC)、石英和填充有砷化镓(GaAs)的圆筒形容器是优选的。
(实施方式II-2)
参照图7A和图7B,在本实施方式中的GaAs晶体基板11的制造方法中,在一般制造方法中在从所取出的GaAs结晶体10中切割出GaAs晶体基板11时,以使得GaAs晶体基板11的其中将要形成平坦部11f和缺口部11n中的任一者的部分位于内部而比其它部分更远离GaAs结晶体10的外缘(外周)的方式切割出所述GaAs晶体基板。由此,可以抑制GaAs晶体基板的其中将要形成平坦部11f和缺口部11n中的任一者的部分与GaAs晶体基板11中的内侧的部分之间的温度差,从而可以减少GaAs晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变,并且可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的平均位错密度和平均残余应变调整到规定范围内。
(实施方式II-3)
参照图8,在本实施方式中的GaAs晶体基板11的制造方法中,在一般制造方法中通过对所切割出的GaAs晶体基板11的外缘(外周)进行研磨和/或抛光而在GaAs晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者时,以去除在形成平坦部11f和缺口部11n中的任一者时产生的热量的方式调节温度。由此,可以抑制GaAs晶体基板的其中形成平坦部11f和缺口部11n中的任一者的部分与GaAs晶体基板11的内侧的部分之间的温度差,从而可以减少GaAs晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变,并且可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的平均位错密度和平均残余应变调整到规定范围内。
对所切割出的GaAs晶体基板11的外缘(外周)进行研磨和/或抛光的方法不受特别限制,并且可以使用例如图8中所示的砂轮201。以去除在形成平坦部11f和缺口部11n中的任一者时产生的热量的方式调节温度的方法不受特别限制,并且仅当在GaAs晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者时增加从冷却水容器202u中喷射的冷却水202w的量的方法和/或降低冷却水202w的温度的方法是可用的。
在实施方式II-1至实施方式II-3中的GaAs晶体基板11的制造方法中,通过将实施方式II-1中的GaAs晶体基板11的制造方法与实施方式II-3中的GaAs晶体基板11的制造方法组合或通过将实施方式II-2中的GaAs晶体基板11的制造方法与实施方式II-3中的GaAs晶体基板11的制造方法组合,可以进一步抑制GaAs晶体基板的其中形成平坦部11f和缺口部11n中的任一者的部分与GaAs晶体基板11的内侧的部分之间的温度差,并且可以进一步减少GaAs晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变,从而可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域中的平均位错密度和平均残余应变调整到规定范围内。
实施例
(实验例1)
通过使用图5A和图5B中所示的晶体生长装置制造了GaAs晶体基板11,所述GaAs晶体基板11包括具有(100)的平面取向的主表面,在外缘中包括具有48mm长度的取向平坦(OF)和具有30mm长度的识别平坦(IF)的两个平坦部11f,并且具有6英寸(152.4mm)的直径、650μm的厚度和3.0×1016cm-3的硅原子浓度。测量了第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变,并且计算在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。具体说明如下。
1.GaAs结晶体的生长
通过图5A和图5B中所示的VB法使GaAs结晶体10生长。在这样的晶体生长中,在通过将原料熔融和凝固来使晶体生长以及冷却所生长的晶体期间,作为一体材料的绝热材料104被布置在坩埚101周围。绝热材料104由固体碳形成,并且所述绝热材料在位于GaAs结晶体10的预定平坦部10f的外侧的部分中厚度较大,而在位于GaAs结晶体10的除预定平坦部10f以外的部分的外侧的部分中厚度较小。因此,可以将所获得的GaAs晶体基板11的第一平坦区域中的平均位错密度和平均残余应变调整到规定范围内。将已经经过晶体生长和冷却的GaAs结晶体10从坩埚中取出。
2.GaAs晶体基板的制造
从所取出的GaAs结晶体10中切割出GaAs晶体基板11。通过对所切割出的GaAs晶体基板11的外缘(外周)进行研磨和抛光,在GaAs晶体基板11的外缘(外周)的一部分中形成具有48mm长度的OF和具有30mm长度的IF的两个平坦部11f。仅在形成平坦部11f的同时增加从冷却水容器202u中喷射的冷却水202w的量。由此,可以将所获得的GaAs晶体基板11的第一平坦区域中的平均位错密度和平均残余应变调整到规定范围内。
3.平均位错密度的评价
对所获得的GaAs晶体基板11的主表面进行镜面抛光,并且之后,将GaAs晶体基板在500℃的氢氧化钾(KOH)熔体中浸渍10分钟。之后,通过使用显微镜来测量平均位错密度,其为在主表面中在第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度上延伸的区域)中产生的每单位面积的平均蚀坑数(蚀坑平均密度)。在包括本实验例的实验例中,主表面中的第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中的平均位错密度与通过研磨而暴露的中心部分中的第一平坦区域11frc或第一缺口区域11nrc中的平均位错密度相同。
4.平均残余应变的评价
在对所获得的GaAs晶体基板11的主表面进行镜面抛光之后,将具有100μm的光束直径和1.3μm的波长的入射光垂直于主表面透射到在经镜面抛光的第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f2mm的位置为止的宽度上延伸的区域)中的整个主表面上以200μm间距布置的点。基于所获得的透射光强度与偏光角之间的关系计算出样品的双折射的相位延迟和主轴取向。计算出在这些点处在圆柱坐标系中的半径方向和切线方向上的伸长和收缩应变之差的绝对值,并且计算出在这些点处伸长和收缩应变之差的绝对值的平均值作为平均残余应变。
5.裂纹缺陷率的评价
裂纹缺陷率指的是在以下制造基板时和外延层生长时发生裂纹的样品相对于样品总数的百分比。
(1)制造基板时
在将GaAs晶体基板在诸如10rpm的上表面转速、30rpm的下表面转速、10rpm的载体公转速和5rpm的载体自转速的条件下在以900立方厘米/分钟滴下含有胶态二氧化硅的研磨剂的情况下并且在使用无纺布类型的抛光布的情况下进行双面抛光90分钟作为一次抛光并且在诸如150rpm的上表面转速和150rpm的下表面转速的条件下在以1000立方厘米/分钟滴下不含胶态二氧化硅的研磨剂的情况下并且在使用人造麂皮类型的抛光布的情况下进行单面抛光3分钟作为精抛光时,计算所获得的GaAs晶体基板11的裂纹缺陷率。
(2)外延层生长时
在对所获得的GaAs晶体基板11进行一次抛光和精抛光并且之后,在诸如600℃的晶体生长气氛温度、50托的晶体生长气氛压力和100的V/III比(表示V族元素的摩尔浓度与III族元素的摩尔浓度的比率,在下文中应当类似地理解)的条件下通过金属有机化学气相沉积(MOCVD)在经过精抛光的主表面上使具有5μm厚度的GaAs层作为外延层生长之后,计算所获得的GaAs晶体基板11的裂纹缺陷率。
在本实验例(实验例1)中在其中第一平坦区域中的平均位错密度为0cm-2至15000cm-2的实施例和其中第一平坦区域中的平均位错密度为54000cm-2的比较例与其中第一平坦区域中的平均残余应变为2.0×10-6至1.0×10-4的实施例和其中第一平坦区域中的平均残余应变为1.0×10-6和3.0×10-4的比较例的组合中,表1汇总了在制造基板时的裂纹缺陷率并且表2汇总了在外延层生长时的裂纹缺陷率。
[表1]
[表2]
(实验例2)
除了将Si原子浓度设定为1.0×1017cm-3以外,如实验例1中那样,制造GaAs晶体基板,测量第一平坦区域中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例2)中在其中第一平坦区域中的平均位错密度为0cm-2至14000cm-2的实施例和其中第一平坦区域中的平均位错密度为40000cm-2的比较例与其中第一平坦区域中的平均残余应变为2.2×10-6至9.5×10-5的实施例和其中第一平坦区域中的平均残余应变为1.0×10-6和4.0×10-4的比较例的组合中,表3汇总了在制造基板时的裂纹缺陷率并且表4汇总了在外延层生长时的裂纹缺陷率。
[表3]
[表4]
(实验例3)
除了将Si原子浓度设定为1.0×1018cm-3以外,如实验例1中那样,制造GaAs晶体基板,测量第一平坦区域中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例3)中在其中第一平坦区域中的平均位错密度为0cm-2至15000cm-2的实施例和其中第一平坦区域中的平均位错密度为70000cm-2的比较例与其中第一平坦区域中的平均残余应变为2.5×10-6至1.0×10-4的实施例和其中第一平坦区域中的平均残余应变为1.5×10-6和2.0×10-4的比较例的组合中,表5汇总了在制造基板时的裂纹缺陷率并且表6汇总了在外延层生长时的裂纹缺陷率。
[表5]
[表6]
(实验例4)
除了将硅原子浓度设定为3.0×1019cm-3以外,如实验例1中那样,制造GaAs晶体基板,测量第一平坦区域中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例4)中在其中第一平坦区域中的平均位错密度为0cm-2至14500cm-2的实施例和其中第一平坦区域中的平均位错密度为38000cm-2的比较例与其中第一平坦区域中的平均残余应变为2.0×10-6至8.0×10-5的实施例和其中第一平坦区域中的平均残余应变为1.0×10-6和3.5×10-4的比较例的组合中,表7汇总了在制造基板时的裂纹缺陷率并且表8汇总了在外延层生长时的裂纹缺陷率。
[表7]
[表8]
(实验例5)
除了将C原子浓度设定为1×1015cm-3代替3×1016cm-3的Si原子浓度并且通过当从基板的中心观察缺口的中心缺口的方向时在[010]方向上以90°的张角切去从外缘朝向中心延伸1.0mm的部分来加工缺口部以外,如实验例1中那样,制造GaAs晶体基板11,测量第一缺口区域11nr(在从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例5)中在其中第一缺口区域中的平均位错密度为3000cm-2至20000cm-2的实施例和其中第一缺口区域中的平均位错密度为1700cm-2和75000cm-2的比较例与其中第一缺口区域中的平均残余应变为2×10-6至1.0×10-4的实施例和其中第一缺口区域中的平均残余应变为1.0×10-6和3.0×10-4的比较例的组合中,表9汇总了在制造基板时的裂纹缺陷率并且表10汇总了在外延层生长时的裂纹缺陷率。
[表9]
[表10]
(实验例6)
除了将C原子浓度设定为2.0×1016cm-3以外,如实验例5中那样,制造GaAs晶体基板,测量第一缺口区域中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例6)中在其中第一缺口区域中的平均位错密度为3300cm-2至18000cm-2的实施例和其中第一缺口区域中的平均位错密度为1200cm-2和50000cm-2的比较例与其中第一缺口区域中的平均残余应变为2.1×10-6至9.0×10-5的实施例和其中第一缺口区域中的平均残余应变为1.5×10-6和3.0×10-4的比较例的组合中,表11汇总了在制造基板时的裂纹缺陷率并且表12汇总了在外延层生长时的裂纹缺陷率。
[表11]
[表12]
(实验例7)
除了将C原子浓度设定为5.0×1017cm-3以外,如实验例5中那样,制造GaAs晶体基板,测量第一缺口区域中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例7)中在其中第一缺口区域中的平均位错密度为3100cm-2至19000cm-2的实施例和其中第一缺口区域中的平均位错密度为1700cm-2和32000cm-2的比较例以及其中第一缺口区域中的平均残余应变为3.0×10-6至1.0×10-4的实施例和其中第一缺口区域中的平均残余应变为1.9×10-6和3.0×10-4的比较例中,表13汇总了在制造基板时的裂纹缺陷率并且表14汇总了在外延层生长时的裂纹缺陷率。
[表13]
[表14]
(实验例8)
通过使用图6A和图6B中所示的晶体生长装置制造了GaAs晶体基板11,所述GaAs晶体基板11包括具有(100)的平面取向的主表面,包括通过当从基板的中心观察缺口的中心缺口的方向时在[010]方向上以90°的张角切去从外缘朝向中心延伸1.0mm的部分而加工成形的缺口部11n,并且具有8英寸(203.2mm)的直径、750μm的厚度和1.5×1018cm-3的Si原子浓度。测量第一缺口区域11nr中的平均位错密度和平均残余应变并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。具体说明如下。
1.GaAs结晶体的生长
通过图6A和图6B中所示的VB法使GaAs结晶体10生长。在通过将原料熔融和凝固来使晶体生长以及冷却所生长的晶体期间,作为多个部件的集合体的绝热材料104被布置在坩埚101周围。绝热材料104由被热解氮化硼(pBN)覆盖的固体碳构成,并且其厚度大的部件位于GaAs结晶体10的预定缺口部10n的外侧并且其厚度小的部件位于GaAs结晶体10的除预定缺口部10n以外的部分的外侧。由此,可以将所获得的GaAs晶体基板11中的平均位错密度和平均残余应变调整到规定范围内。将已经经过晶体生长和冷却的GaAs结晶体10从坩埚中取出。
2.GaAs晶体基板的制造
从所取出的GaAs结晶体10中切割出GaAs晶体基板11。通过对所切割出的GaAs晶体基板11的外缘(外周)进行研磨和抛光,在GaAs晶体基板11的外缘(外周)的一部分中形成缺口部11n,所述缺口部11n通过当从基板的中心观察缺口的中心缺口的方向时在[010]方向上以90°的张角切去从外缘朝向中心延伸1.0mm的部分而被加工成形。仅在形成缺口部11n的同时增加从冷却水容器202u中喷射的冷却水202w的量。由此,可以将所获得的GaAs晶体基板11中的第一缺口区域中的平均位错密度和平均残余应变调整到规定范围内。
如实验例1中那样,评价所获得的GaAs晶体基板11的平均位错密度、平均残余应变和裂纹缺陷率。在本实验例(实验例8)中在其中第一缺口区域中的平均位错密度为0cm-2至14500cm-2的实施例和其中第一缺口区域中的平均位错密度为30000cm-2的比较例与其中第一缺口区域中的平均残余应变为2.0×10-6至9.0×10-5的实施例和其中第一缺口区域中的平均残余应变为1.0×10-6和2.0×10-4的比较例的组合中,表15汇总了在制造基板时的裂纹缺陷率并且表16汇总了在外延层生长时的裂纹缺陷率。
[表15]
[表16]
如实验例1至实验例8中所示,可以看出的是,在具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且在其外缘的一部分中包括平坦部和缺口部中的任一者的GaAs晶体基板中,当Si原子的浓度为3.0×1016cm-3以上且3.0×1019cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为0cm-2以上且15000cm-2以下或平均残余应变为2×10-6以上且1×10-4以下时,以及当C原子的浓度为1.0×1015cm-3以上且5.0×1017cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为3000cm-2以上且20000cm-2以下或平均残余应变为2×10-6以上且1×10-4以下时,在制造基板时和在基板上使外延层生长时的裂纹缺陷率低。
此外,可以看出的是,在上述GaAs晶体基板中,当Si原子的浓度为3.0×1016cm-3以上且3.0×1019cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为0cm-2以上且15000cm-2以下并且平均残余应变为2×10-6以上且1×10-4以下时,以及当碳原子的浓度为1.0×1015cm-3以上且5.0×1017cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为3000cm-2以上且20000cm-2以下并且平均残余应变为2×10-6以上且1×10-4以下时,在制造基板时和在基板上使外延层生长时的裂纹缺陷率更低。
(实验例9)
除了将位于GaAs结晶体的预定平坦部的外侧的绝热材料的厚度设定为实验例3中的厚度的2倍以外,如实验例3中那样,制造GaAs晶体基板,测量第二平坦区域(在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例9)中在其中第二平坦区域中的平均位错密度为0cm-2至15000cm-2的实施例和其中第二平坦区域中的平均位错密度为70000cm-2的比较例与其中第二平坦区域中的平均残余应变为2.5×10-6至1.0×10-4的实施例和其中第二平坦区域中的平均残余应变为1.5×10-6和2.0×10-4的比较例的组合中,表17汇总了在制造基板时的裂纹缺陷率并且表18汇总了在外延层生长时的裂纹缺陷率。
[表17]
[表18]
(实验例10)
除了将位于GaAs结晶体的预定缺口部的外侧的绝热材料的厚度设定为实验例6中的厚度的2倍以外,如实验例6中那样,制造GaAs晶体基板,测量第二缺口区域(从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变,并且计算出在对GaAs晶体基板进行抛光时和在对GaAs晶体基板进行抛光之后在GaAs晶体基板上使作为外延层的具有5μm厚度的GaAs层生长时的裂纹缺陷率。在本实验例(实验例10)中在其中第二缺口区域中的平均位错密度为3300cm-2至18000cm-2的实施例和其中第二缺口区域中的平均位错密度为1200cm-2和50000cm-2的比较例与其中第二缺口区域中的平均残余应变为2.1×10-6至9.0×10-5的实施例和其中第二缺口区域中的平均残余应变为1.5×10-6和3.0×10-4的比较例的组合中,表19汇总了在制造基板时的裂纹缺陷率并且表20汇总了在外延层生长时的裂纹缺陷率。
[表19]
[表20]
如实验例9和实验例10中所示,可以看出的是,在具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且在其外缘的一部分中包括平坦部和缺口部中的任一者的GaAs晶体基板中,当Si原子的浓度为3.0×1016cm-3以上且3.0×1019cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为0cm-2以上且15000cm-2以下或平均残余应变为2×10-6以上且1×10-4以下时,以及当C原子的浓度为1.0×1015cm-3以上且5.0×1017cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为3000cm-2以上且20000cm-2以下或平均残余应变为2×10-6以上且1×10-4以下时,在制造基板时和在基板上使外延层生长时的裂纹缺陷率低。
此外,可以看出的是,在上述GaAs晶体基板中,当Si原子的浓度为3.0×1016cm-3以上且3.0×1019cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为0cm-2以上且15000cm-2以下并且平均残余应变为2×10-6以上且1×10-4以下时,以及当C原子的浓度为1.0×1015cm-3以上且5.0×1017cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为3000cm-2以上且20000cm-2以下并且平均残余应变为2×10-6以上且1×10-4以下时,在制造基板时和在基板上使外延层生长时的裂纹缺陷率更低。
应当了解的是,本文公开的实施方式和实施例在各方面都是说明性的而非限制性的。本发明的范围不是由上述实施方式和实施例来限定,而是由权利要求书来限定,并且意图包括与权利要求书等同的范围和含义内的任何修改。
标号说明
9:GaAs原料;10:GaAs结晶体;10f:预定平坦部;10n:预定缺口部;10s:GaAs晶种;11:GaAs晶体基板;11f:平坦部;11fr、11frc:第一平坦区域、第二平坦区域;11n:缺口部;11nr、11nrc:第一缺口区域、第二缺口区域;100:晶体生长装置;101:坩埚;102:坩埚底座;103:加热器;104:绝热材料;105:压力容器;201:砂轮;202u:冷却水容器;202w:冷却水;LR:长度;WR:宽度;PLR:偏振光。
Claims (6)
1.一种砷化镓晶体基板,其包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度,
所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者,
所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种,
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,
当所述砷化镓晶体基板含有所述硅原子时,所述砷化镓晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且
当所述砷化镓晶体基板含有所述碳原子时,所述砷化镓晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。
2.一种砷化镓晶体基板,其包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度,
所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者,
所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种,并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中,所述砷化镓晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。
3.根据权利要求1所述的砷化镓晶体基板,所述砷化镓晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有2×10-6以上且1×10-4以下的平均残余应变。
4.一种砷化镓晶体基板,其包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度,
所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者,
所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种,
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,
当所述砷化镓晶体基板含有所述硅原子时,所述砷化镓晶体基板具有0cm-2以上且15000cm-2以下的平均位错密度,并且
当所述砷化镓晶体基板含有所述碳原子时,所述砷化镓晶体基板具有3000cm-2以上且20000cm-2以下的平均位错密度。
5.一种砷化镓晶体基板,其包括主表面,所述主表面具有150mm以上且205mm以下的直径和300μm以上且800μm以下的厚度,
所述砷化镓晶体基板的外缘的一部分包括平坦部和缺口部中的任一者,
所述砷化镓晶体基板含有3.0×1016cm-3以上且3.0×1019cm-3以下的浓度的硅原子和1.0×1015cm-3以上且5.0×1017cm-3以下的浓度的碳原子中的任一种,并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中,所述砷化镓晶体基板具有2×10-6以上且1×10-4以下的平均残余应变。
6.根据权利要求4所述的砷化镓晶体基板,所述砷化镓晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有2×10-6以上且1×10-4以下的平均残余应变。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/006654 WO2019163081A1 (ja) | 2018-02-23 | 2018-02-23 | ヒ化ガリウム結晶基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111406130A true CN111406130A (zh) | 2020-07-10 |
CN111406130B CN111406130B (zh) | 2021-10-15 |
Family
ID=67688222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880052390.3A Active CN111406130B (zh) | 2018-02-23 | 2018-02-23 | 砷化镓晶体基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11408091B2 (zh) |
EP (1) | EP3757261A4 (zh) |
JP (1) | JP7060012B2 (zh) |
CN (1) | CN111406130B (zh) |
TW (1) | TWI762738B (zh) |
WO (1) | WO2019163081A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221667A1 (zh) * | 2022-05-19 | 2023-11-23 | 山西中科晶电信息材料有限公司 | 一种半绝缘砷化镓单晶体及其制备方法和生长装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6254677B1 (en) * | 1997-12-26 | 2001-07-03 | Sumitomo Electric Industries, Ltd. | Semiconductor crystal, and method and apparatus of production thereof |
CN1796968A (zh) * | 2004-12-27 | 2006-07-05 | 中国电子科技集团公司第四十六研究所 | 大尺寸砷化镓单晶结构的缺陷检测方法 |
CN101451265A (zh) * | 1998-09-28 | 2009-06-10 | 住友电气工业株式会社 | 砷化镓单晶衬底及制造砷化镓单晶的方法 |
CN102292477A (zh) * | 2009-01-20 | 2011-12-21 | 住友电气工业株式会社 | 导电GaAs的晶体和衬底及它们的形成方法 |
CN103789835A (zh) * | 2014-03-04 | 2014-05-14 | 昆山鼎晶镓业晶体材料有限公司 | 一种改进型梯度凝固GaAs单晶生长方法 |
CN104109906A (zh) * | 2009-01-09 | 2014-10-22 | 住友电气工业株式会社 | 单晶制造装置、单晶的制造方法及单晶 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3156382B2 (ja) | 1992-04-10 | 2001-04-16 | 住友電気工業株式会社 | 化合物半導体単結晶およびその成長方法 |
JP4416040B2 (ja) | 1997-12-26 | 2010-02-17 | 住友電気工業株式会社 | 化合物半導体結晶 |
JP4784095B2 (ja) * | 2005-01-07 | 2011-09-28 | 住友電気工業株式会社 | 化合物半導体単結晶とその製造方法および製造装置 |
JP2012031004A (ja) * | 2010-07-30 | 2012-02-16 | Hitachi Cable Ltd | 半絶縁性GaAs単結晶ウエハ |
JP5339100B2 (ja) | 2011-09-22 | 2013-11-13 | 住友金属鉱山株式会社 | Zn−Si−O系酸化物焼結体とその製造方法およびスパッタリングターゲットと蒸着用タブレット |
WO2019163082A1 (ja) * | 2018-02-23 | 2019-08-29 | 住友電気工業株式会社 | リン化インジウム結晶基板 |
-
2018
- 2018-02-23 WO PCT/JP2018/006654 patent/WO2019163081A1/ja unknown
- 2018-02-23 US US16/630,183 patent/US11408091B2/en active Active
- 2018-02-23 EP EP18906847.1A patent/EP3757261A4/en active Pending
- 2018-02-23 JP JP2019510388A patent/JP7060012B2/ja active Active
- 2018-02-23 CN CN201880052390.3A patent/CN111406130B/zh active Active
- 2018-11-09 TW TW107139820A patent/TWI762738B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6254677B1 (en) * | 1997-12-26 | 2001-07-03 | Sumitomo Electric Industries, Ltd. | Semiconductor crystal, and method and apparatus of production thereof |
CN101451265A (zh) * | 1998-09-28 | 2009-06-10 | 住友电气工业株式会社 | 砷化镓单晶衬底及制造砷化镓单晶的方法 |
CN1796968A (zh) * | 2004-12-27 | 2006-07-05 | 中国电子科技集团公司第四十六研究所 | 大尺寸砷化镓单晶结构的缺陷检测方法 |
CN104109906A (zh) * | 2009-01-09 | 2014-10-22 | 住友电气工业株式会社 | 单晶制造装置、单晶的制造方法及单晶 |
CN102292477A (zh) * | 2009-01-20 | 2011-12-21 | 住友电气工业株式会社 | 导电GaAs的晶体和衬底及它们的形成方法 |
CN103789835A (zh) * | 2014-03-04 | 2014-05-14 | 昆山鼎晶镓业晶体材料有限公司 | 一种改进型梯度凝固GaAs单晶生长方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221667A1 (zh) * | 2022-05-19 | 2023-11-23 | 山西中科晶电信息材料有限公司 | 一种半绝缘砷化镓单晶体及其制备方法和生长装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200131668A1 (en) | 2020-04-30 |
EP3757261A1 (en) | 2020-12-30 |
EP3757261A4 (en) | 2021-11-03 |
WO2019163081A1 (ja) | 2019-08-29 |
JP7060012B2 (ja) | 2022-04-26 |
CN111406130B (zh) | 2021-10-15 |
JPWO2019163081A1 (ja) | 2020-12-17 |
TWI762738B (zh) | 2022-05-01 |
US11408091B2 (en) | 2022-08-09 |
TW201937016A (zh) | 2019-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111263833B (zh) | 磷化铟晶体基板 | |
Kasap et al. | Mercury cadmium telluride: growth, properties and applications | |
Fujito et al. | Development of bulk GaN crystals and nonpolar/semipolar substrates by HVPE | |
Hartmann et al. | Preparation of bulk AlN seeds by spontaneous nucleation of freestanding crystals | |
EP2924150B1 (en) | ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE | |
US10156530B2 (en) | Group III nitride wafers and fabrication method and testing method | |
US20150380500A1 (en) | Ga2O3-BASED SINGLE CRYSTAL SUBSTRATE | |
US11965266B2 (en) | Device and method of manufacturing AIII-BV-crystals and substrate wafers manufactured thereof free of residual stress and dislocations | |
CN111406130B (zh) | 砷化镓晶体基板 | |
EP3940122B1 (en) | Method of manufacturing sic wafer | |
CN111356794B (zh) | 氮化镓晶体基板 | |
JP2019142767A (ja) | リン化インジウム結晶基板 | |
Hirano et al. | Bulk growth of CdZnTe/CdTe crystals | |
Tada et al. | InP substrates: Production and quality control | |
Bickermann et al. | Sublimation Growth of Bulk Aluminium Nitride Single Crystals With High Structural Perfection | |
Karuppasamy et al. | Immersing Ampoule Sankaranarayanan–Ramasamy (ISR) Method: A Novel Crystal Growth Technique for Laser Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |