CN111400993A - 版图设计规则验证图形生成方法、装置、设备和图形库 - Google Patents
版图设计规则验证图形生成方法、装置、设备和图形库 Download PDFInfo
- Publication number
- CN111400993A CN111400993A CN201811543086.7A CN201811543086A CN111400993A CN 111400993 A CN111400993 A CN 111400993A CN 201811543086 A CN201811543086 A CN 201811543086A CN 111400993 A CN111400993 A CN 111400993A
- Authority
- CN
- China
- Prior art keywords
- verification
- design rule
- graph
- layout
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 225
- 238000013461 design Methods 0.000 title claims abstract description 171
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000012545 processing Methods 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010668 complexation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供的一种版图设计规则验证图形生成方法、装置、设备和图形库，通过设计规则的验证图形程序化和参数化，针对不同工艺和相同工艺的不同层，基于相同的设计规则修改验证图形的变量参数，以形成对应该设计规则的验证图形。本发明能够可持续性的把各种设计规则的验证图形应用于不同工艺和相同工艺的不同层，统一开发和管理适用于各种情形的验证图形，品质远高于传统方式。
Description
技术领域
本发明涉及图形处理技术领域。尤其是涉及一种版图设计规则验证图形生成方法、装置、设备和图形库。
背景技术
晶圆代工厂针对不同工艺参数，制定出满足芯片制造良率的同一工艺层以及不同工艺层之间几何尺寸的约束，这些约束规则的集合就形成了版图设计规则，这些规则主要用于检査版图中所有因违反设计规则而引起潜在断路、短路或不良效应的物理验证。同时一些设计公司对版图设计规则也非常重视，以晶圆代工厂提供的设计规则为基础，不断测试和开发积累版图规则经验，量身定制一套适合自己公司产品的设计规则，从而提升产品的良率和使用寿命。
随着半导体技术、集成电路的快速发展，版图设计对高品质的设计规则要求越来越高，每一条设计规则的制定，都需要设计各种验证图形，去确认这条规则能够报出版图中出错的地方，不能多报也不能漏报，多报会误导版图工程师把正确的版图改错，漏报会导致错误的版图没有被检查出来，从而生产处不良产品。
半导体从成熟工艺到先进工艺，版图图形越来越密集，设计规则也越来越复杂，对设计规则的验证变得更加繁琐和复杂。传统做法是针对每个工艺的每个设计规则，分别去设计不同的验证图形用于验证设计规则的正确性，针对不同工艺，这些验证图形无法重复利用，需要不断地去编辑修改验证图形的尺寸和种类，将会耗费大量的人力和时间去开发和管理这些验证图形，而且品质不可控。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种预裁剪校准方法及其装置、设备和存储介质，用于满足现有技术中验证图形无法重复利用的问题。
为实现上述目的及其他相关目的，本发明提供一种版图设计规则验证图形生成方法，所述方法包括：依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集；针对属于同一类型的所述设计规则的不同层次，通过修改与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求；通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
于本发明的一实施例中，所述设计规则的类型包括：距离、宽度、密度、包围、部分重叠、最小面积、及最大面积中任意一种或多种组合。
于本发明的一实施例中，所述验证图形包括：点接触验证图形、没有共同行程验证图形、有部分共同行程验证图形、凹槽验证图形、垂直距离验证图形、及水平距离验证图中任意一种或多种组合。
于本发明的一实施例中，各所述验证图形，用于验证设计规则检查没有遗漏，和/或验证设计规则书写没有多报。
于本发明的一实施例中，所述调整与该类型的设计规则相关联的各所述验证图形的预设变量、及修改用于判断的关键词是通过一调整控制件实现的，所述调整控制件基于TCL语言。
于本发明的一实施例中，所述方法还包括：将对应任意一类型设计规则的经调整后各验证图形进行设计规则验证检查，以检查是否有误；所述检测的对象包括：同一层次的同一图形、同一层次的不同图形、及不同层次的不同图形。
为实现上述目的及其他相关目的，本发明提供一种版图设计规则验证图形生成装置，所述装置包括：获取模块，用于依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集；处理模块，用于针对属于同一类型的所述设计规则的不同层次，通过调整与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求；通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
为实现上述目的及其他相关目的，本发明提供一种版图设计规则验证图形生成设备，所述设备包括：存储器、及处理器；所述存储器用于存储基于投影预裁剪校准程序；所述处理器用于执行所述存储器存储的计算机程序，以实现如上述所述的版图设计规则验证图形生成方法。
为实现上述目的及其他相关目的，本发明提供一种验证图形库，所述验证图形库应用如上述所述的版图设计规则验证图形生成方法；所述验证图形库存储有与多种类型的设计规则相关联的包含至少一个验证图形的图形集。
为实现上述目的及其他相关目的，本发明提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述所述的版图设计规则验证图形生成方法。
综上所述，本发明的一种版图设计规则验证图形生成方法、装置、设备和图形库。具有以下有益效果：
能够可持续性的把各种设计规则的验证图形应用于不同工艺和相同工艺的不同层，统一开发和管理适用于各种情形的验证图形，品质远高于传统方式。
附图说明
图1显示为本发明于一实施例中的版图设计规则验证图形生成方法的流程示意图。
图2显示为本发明于一实施例中的常规举例验证图形的全局示意图。
图3显示为本发明于一实施例中的版图设计规则验证图形生成装置的模块示意图。
图4显示为本发明于一实施例中的版图设计规则验证图形生成设备的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
通常版图根据不同的工艺包含多层，诸如源漏极层、栅极层、扩散层、注入层等，有的甚至多达几十层，而针对每一层的设计规则也有很多类型，如间距规则、宽度规则、密度规则、面积规则等。举例来说，间距规则又包含层与层之间的间距规则，同层之间各金属或晶体管之间间距规则等，这里的设计规则具体为在版图中符合一定设计规则的代码。
再具体地，同层中各金属的位置或大小不同，同样是间距设计规则也需要不同参数要求等等。而针对每一种设计规则来说，还需要多个验证图形以进行全面的验证，如验证图形有点接触验证图形、没有共同行程验证图形、有部分共同行程验证图形、凹槽验证图形、垂直距离验证图形、及水平距离验证图等，以针对不同性能或功能进行验证。因此，一个版图所需的验证图形的数量非常多。而现有技术中，这些验证图形无法重复利用，如果能够通过处理时限重复利用，将大大降低人力和时间去开发和管理，并且保证品质可控。
为此，本发明提出一种版图设计规则验证图形生成方法，以解决上述问题。
如图1所示，展示为本发明于一实施例中的版图设计规则验证图形生成方法的流程示意图。如图所示，所述方法包括：
步骤S101：依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集。
于本实施例中，通常在得到一个版图设计的同时，该版图的详细设计结构或参数也能够同时获知，如该版图共有多少层次，每种层次需要什么样的设计规则。
于本实施例中，在了解该版图需要什么样的设计规则之后，可以通过验证图形设计软件或验证图形设计模板中直接获取到与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集。
举例来说，通常在验证图形设计软件(如Calibredrv软件)自动画出各种与涉及规则类型(如距离设计规则)相关的图形，或者，将画过并存储的模板，或一个公司所适用的与各类型的所述设计规则对应的验证图形集。
通常来说，这些验证图形大同小异，并无分复杂的区别，多可通过调整得到。
因此，在了解到该版图需要什么样的设计规则之后，可以直接或间接获得与各类型的设计规则相关联的包含至少一个验证图形的图形集。
于本发明的一实施例中，所述设计规则的类型包括：距离、宽度、密度、包围、部分重叠、最小面积、及最大面积中任意一种或多种组合。
于本实施例中，针对不同类型构成有不同类型的涉及规则，如距离(space)设计规则、宽度(width)设计规则、密度(density)设计规则、最小面积最大面积(area)设计规则、包围(enclosure)设计规则和部分重叠(overlap)设计规则等。需要说明的是，本发明所包含的设计规则类型包含但不仅限于上述举例的内容。
于本发明的一实施例中，所述验证图形包括：点接触验证图形、没有共同行程验证图形、有部分共同行程验证图形、凹槽验证图形、垂直距离验证图形、及水平距离验证图中任意一种或多种组合。
于本发明的一实施例中，各所述验证图形，用于验证设计规则检查没有遗漏，和/或验证设计规则书写没有多报。
于本实施例中，针对设计规则需要设计不同的图形，用来验证上面的设计规则能够报出版图中出错的地方，以及不能多报也不能漏报。
举例来说，如图2所示，展示为本发明于一实施例中常规举例验证图形的全局示意图。
如图所示，中间白色竖线的左边是“预计全部违反验证规则图形”，即期望能够报出版图中出错的地方，从左到右分别是：点接触(touching corners)验证图形，没有共同行程(no run length)验证图形，有部分共同行程验证图形，凹槽(notch)验证图形，垂直距离验证图形，水平距离垂直距离验证图形的情况，用这些图形来确保设计规则能正确的报出违反最小距离的错误图形。
中间白色竖线的右边是“预计全部通过验证规则图形”，即期望不多报错误或不虚报错误。从右到左分别是：没有共同行程(no run length)验证图形，有部分共同行程验证图形，,凹槽(notch)验证图形，垂直距离验证图形，水平距离验证图形的情况。用这些图形来确保设计规则能通过大于或等于最小距离的正确图形。
对于点接触(touching corners)的验证图形，如果设计规则没有特别注释，通常是放在左边“预计违反验证规则图形”的一边，用来验证设计规则检查没有遗漏。如果设计规则有特别注释允许点接触情况，也可以通过调整控制件，修改用于判断的关键词，使点接触(touching corners)的验证图形放在右边“预计全部通过验证规则图形”一边，用来验证设计规则书写正确，没有多报或虚报错误。
步骤S102：针对属于同一类型的所述设计规则的不同层次，通过调整与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求。
于本实施例中，对于属于同一类型的所述设计规则的不同层次，各层次所需对应该设计规则的验证图形差异不大。由于通常在得到一个版图设计的同时，该版图的详细设计结构或参数也能够同时获知，这里包括各层中包含的金属或晶体管的设计细节，如各金属方向、大小、宽窄等，那么由此，可获知属于同一类型的所述设计规则的不同层次之间的差异。基于此，可通过可以通过调整控制件，调整与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求。
于本实施例中，在获取到与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集时，针对每个验证图形设置一预设变量，该变量同时也可修改对应设计规则类型，因此，该变量可适用于不同类型的设计规则需要的调整(如距离类型、宽度类型)，以便后需调用时修改。
于本发明的一实施例中，所述方法还包括：将对应任意一类型设计规则的经调整后各验证图形进行相应设计规则验证检查，以检查是否有误；所述检测的对象包括：同一层次的同一图形、同一层次的不同图形、及不同层次的不同图形。
举例来说，针对距离(space)设计规则的经调整后各验证图形的检查可以分为：在同一个层次和不同层次之间。
对于同一个层次，又分不同图形的外边与外边的距离检查，以及同一图形的外边与外边的距离检查。不同图形的外边与外边的距离还分为多种情况，如不同图形有没有共同行程长度(run length)，不同图形在水平方向和垂直方向的距离等多种情况；同一个图形主要看外边与外边的凹槽距离(Notch)，同一图形在水平方向和垂直方向的凹槽距离，同一图形的点接触等各种情况。
不同层次间检查距离只需看图形外边与外边的距离，不管这两个层次有没有交叠区域都不存在凹槽。同样道理，不同图形的外边与外边的距离还分为多种情况，不同图形有没有共同行程长度(run length)，不同图形在水平方向和垂直方向的距离等多种情况。
除了可以进行上述举例的距离(space)规则的验证检测之外，还可以进行宽度(width)，最小面积最大面积(area)，密度(density)，包围(enclosure)和部分重叠(overlap)等各种通用设计规则的验证检查。
步骤S103：通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；
于本实施例中，验证设计规则能够报出版图中出错的地方，以及不能多报也不能漏报，即可对应分为验错与验对。而用于验错与验对的验证图形，可能相同，也可能不同(如图2所举的例子)，为验证不同性能或功能，需要对验错与验对相对独立地分配各验证图形。
而步骤103即为实现该目的，通过调整控制件，修改用于判断的关键词，以使所述图形集中的各所述验证图形满足特殊验证要求。
于本发明的一实施例中，所述调整与该类型的设计规则相关联的各所述验证图形的预设变量、及修改用于判断的关键词是通过一调整控制件实现的，所述调整控制件基于TCL语言。
于本实施例中，所述调整控制件可以以软件形式实现，也可以以硬件的形式实现。
举例来说，基于调整控制件的编程语言TCL，将对应各验证图形的关键词分别定义为no、yes、pass中一种，以使各验证图形分别划分为验错组或是验对组，或者不选择。
步骤S104：汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
于本实施例中，在获得该版图各层次对应不同设计规则的验证图形集后，打包以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
本发明所述的版图设计规则验证图形生成方法，主要是将设计规则的验证图形程序化或参数化，而不涉及验证图形的具体涉及。应用本方法能够可持续性的把各种设计规则的验证图形应用于不同工艺和相同工艺的不同层，统一开发和管理适用于各种情形的验证图形，品质远高于传统方式。
如图3所示，展示为本发明于一实施例中的版图设计规则验证图形生成装置的模块示意图。如图所示，所述装置300包括：
获取模块301，用于依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集。
处理模块302，用于针对属于同一类型的所述设计规则的不同层次，通过调整与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求；通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
可以理解的是，如图3所述的版图设计规则验证图形生成装置300通过各模块的运行，能够实现如图1所述的版图设计规则验证图形生成方法。
需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，处理模块302可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上处理模块302的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital signal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(Central Processing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。
如图4所示，展示为本发明于一种版图设计规则验证图形生成设备的结构示意图。如图所示，所述设备400包括：存储器401、及处理器402。
所述存储器401用于存储计算机程序；所述处理器402用于执行所述存储器401存储的计算机程序，以实现如图1所述的版图设计规则验证图形生成方法。
所述存储器401可能包含随机存取存储器(Random Access Memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
所述处理器402可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
为实现上述目的及其他相关目的，本发明提供一种验证图形库，所述验证图形库应用如图1所述的版图设计规则验证图形生成方法；所述验证图形库存储有与多种类型的设计规则相关联的包含至少一个验证图形的图形集。
于本实施例中，在了解该版图需要什么样的设计规则之后，可以通过验证图形设计软件或验证图形设计模板中直接获取到与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集。
举例来说，通常在验证图形设计软件(如Calibredrv软件)自动画出各种与涉及规则类型(如距离设计规则)相关的图形，或者，将画过并存储的模板，或一个公司所适用的与各类型的所述设计规则对应的验证图形集。
为实现上述目的及其他相关目的，本发明提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如图1所述的版图设计规则验证图形生成方法。
所述计算机可读存储介质，本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。前述的计算机程序可以存储于一计算机可读存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
综上所述，本发明的一种版图设计规则验证图形生成方法、装置、设备和图形库，通过设计规则的验证图形程序化和参数化，针对不同工艺和相同工艺的不同层，基于相同的设计规则修改验证图形的变量参数，以形成对应该设计规则的验证图形。本发明能够可持续性的把各种设计规则的验证图形应用于不同工艺和相同工艺的不同层，统一开发和管理适用于各种情形的验证图形，品质远高于传统方式。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种版图设计规则验证图形生成方法，其特征在于，所述方法包括：
依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集；
针对属于同一类型的所述设计规则的不同层次，通过修改与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求；
通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；
汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
2.根据权利要求1所述的版图设计规则验证图形生成方法，其特征在于，所述设计规则的类型包括：距离、宽度、密度、包围、部分重叠、最小面积、及最大面积中任意一种或多种组合。
3.根据权利要求1所述的版图设计规则验证图形生成方法，其特征在于，所述验证图形包括：点接触验证图形、没有共同行程验证图形、有部分共同行程验证图形、凹槽验证图形、垂直距离验证图形、及水平距离验证图中任意一种或多种组合。
4.根据权利要求3所述的版图设计规则验证图形生成方法，其特征在于，各所述验证图形，用于验证设计规则检查没有遗漏，和/或验证设计规则书写没有多报。
5.根据权利要求1所述的版图设计规则验证图形生成方法，其特征在于，所述调整与该类型的设计规则相关联的各所述验证图形的预设变量、及修改用于判断的关键词是通过一调整控制件实现的，所述调整控制件基于TCL语言。
6.根据权利要求1所述的版图设计规则验证图形生成方法，其特征在于，所述方法还包括：将对应任意一类型设计规则的经调整后各验证图形进行设计规则验证检查，以检查是否有误；所述检测的对象包括：同一层次的同一图形、同一层次的不同图形、及不同层次的不同图形。
7.一种版图设计规则验证图形生成装置，其特征在于，所述装置包括：
获取模块，用于依据版图需满足的一或多个类型的设计规则获取与各类型的所述设计规则预先关联的包含至少一个验证图形的图形集；
处理模块，用于针对属于同一类型的所述设计规则的不同层次，通过调整与该类型的设计规则相关联的各所述验证图形的预设变量，以使各所述验证图形分别满足不同层次对应的同一类型的设计规则下的不同参数要求；通过修改用于判断的关键词以增加或删减与所述设计规则预先关联的图形集中的验证图形，以使所述图形集中的各所述验证图形满足特殊验证要求；汇总各所述验证图形集以形成针对该版图的设计规则验证图形包，以供对该版图进行验证。
8.一种版图设计规则验证图形生成设备，其特征在于，所述设备包括：存储器、及处理器；
所述存储器用于存储基于投影预裁剪校准程序；所述处理器用于执行所述存储器存储的计算机程序，以实现如权利要求1-6中任意一项所述的版图设计规则验证图形生成方法。
9.一种验证图形库，其特征在于，所述验证图形库应用如权利要求1-6中任意一项所述的版图设计规则验证图形生成方法；所述验证图形库存储有与多种类型的设计规则相关联的包含至少一个验证图形的图形集。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该程序被处理器执行时实现如权利要求1-6中任意一项所述的版图设计规则验证图形生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811543086.7A CN111400993B (zh) | 2018-12-17 | 2018-12-17 | 版图设计规则验证图形生成方法、装置、设备和图形库 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811543086.7A CN111400993B (zh) | 2018-12-17 | 2018-12-17 | 版图设计规则验证图形生成方法、装置、设备和图形库 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111400993A true CN111400993A (zh) | 2020-07-10 |
| CN111400993B CN111400993B (zh) | 2023-05-05 |
Family
ID=71431981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811543086.7A Active CN111400993B (zh) | 2018-12-17 | 2018-12-17 | 版图设计规则验证图形生成方法、装置、设备和图形库 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111400993B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023015595A1 (zh) * | 2021-08-13 | 2023-02-16 | 长鑫存储技术有限公司 | Drc测试图形生成方法、装置、电子设备及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368276A (zh) * | 2011-09-14 | 2012-03-07 | 天津蓝海微科技有限公司 | 一种自动验证电学规则文件正确性的流程方法 |
| US20120317524A1 (en) * | 2011-06-10 | 2012-12-13 | Renesas Electronics Corporation | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof |
| CN103310037A (zh) * | 2013-04-28 | 2013-09-18 | 上海华力微电子有限公司 | 版图设计规则检测文件验证图形库及其建立方法 |
| CN103838897A (zh) * | 2012-11-26 | 2014-06-04 | 北京华大九天软件有限公司 | 一种集成电路版图验证的层次化天线检查方法 |
| CN107590303A (zh) * | 2017-07-17 | 2018-01-16 | 上海华虹宏力半导体制造有限公司 | 快速查找和修正版图数据中异常图形的方法 |
-
2018
- 2018-12-17 CN CN201811543086.7A patent/CN111400993B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120317524A1 (en) * | 2011-06-10 | 2012-12-13 | Renesas Electronics Corporation | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof |
| CN102368276A (zh) * | 2011-09-14 | 2012-03-07 | 天津蓝海微科技有限公司 | 一种自动验证电学规则文件正确性的流程方法 |
| CN103838897A (zh) * | 2012-11-26 | 2014-06-04 | 北京华大九天软件有限公司 | 一种集成电路版图验证的层次化天线检查方法 |
| CN103310037A (zh) * | 2013-04-28 | 2013-09-18 | 上海华力微电子有限公司 | 版图设计规则检测文件验证图形库及其建立方法 |
| CN107590303A (zh) * | 2017-07-17 | 2018-01-16 | 上海华虹宏力半导体制造有限公司 | 快速查找和修正版图数据中异常图形的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023015595A1 (zh) * | 2021-08-13 | 2023-02-16 | 长鑫存储技术有限公司 | Drc测试图形生成方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111400993B (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10387608B2 (en) | Metrology target identification, design and verification | |
| US7827520B2 (en) | Method for correcting optical proximity effect | |
| US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
| US20110294263A1 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
| US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
| US20090144686A1 (en) | Method and apparatus for monitoring marginal layout design rules | |
| KR20110117404A (ko) | 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법 | |
| US11775727B2 (en) | Method for generating layout diagram including wiring arrangement | |
| US20120278768A1 (en) | Systems and methods for stochastic models of mask process variability | |
| CN105718623B (zh) | 产生半导体电路布局的方法和系统 | |
| CN114492294A (zh) | 用于电路设计的确定测试覆盖率的方法及信息处理系统 | |
| US9500945B1 (en) | Pattern classification based proximity corrections for reticle fabrication | |
| CN102681361B (zh) | 光刻仿真的方法 | |
| CN111400993B (zh) | 版图设计规则验证图形生成方法、装置、设备和图形库 | |
| CN103311103A (zh) | 半导体芯片的版图图层设计方法及其掩膜板 | |
| CN103310037A (zh) | 版图设计规则检测文件验证图形库及其建立方法 | |
| CN115587569B (zh) | 芯片版图的设计规则检查方法、系统及存储介质 | |
| US20080134129A1 (en) | Design rule checking for alternating phase shift lithography | |
| CN113396418A (zh) | 基于图案-失效率模拟的管芯良率评估 | |
| CN105892223B (zh) | 一种优化opc验证的方法 | |
| US7254804B2 (en) | Method of verifying corrected photomask-pattern results and device for the same | |
| CN115629518A (zh) | 版图图形边缘分割方法 | |
| CN110929467B (zh) | Tech LEF文件验证方法及其验证系统 | |
| KR100896861B1 (ko) | 패턴 분할에 의한 광학 근접 보상 방법 | |
| CN117355797A (zh) | 实时图形化热点分析仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240109 Address after: Unit G3-302-036, Artificial Intelligence Industrial Park, No. 88 Jinjihu Avenue, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215124 Patentee after: Gongyantuoxin (Suzhou) Integrated Circuit Co.,Ltd. Address before: 201800 room j2015, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Patentee before: Shanghai Industrial UTechnology Research Institute |