CN111386603A - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN111386603A
CN111386603A CN201980005922.2A CN201980005922A CN111386603A CN 111386603 A CN111386603 A CN 111386603A CN 201980005922 A CN201980005922 A CN 201980005922A CN 111386603 A CN111386603 A CN 111386603A
Authority
CN
China
Prior art keywords
connection terminal
contact member
semiconductor device
hole
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980005922.2A
Other languages
English (en)
Other versions
CN111386603B (zh
Inventor
丸山力宏
宫越仁隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111386603A publication Critical patent/CN111386603A/zh
Application granted granted Critical
Publication of CN111386603B publication Critical patent/CN111386603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10257—Hollow pieces of metal, e.g. used in connection between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

具备对接触部件的拉伸载荷增大的连接端子。在半导体装置的制造方法中，准备具备圆筒状的贯通孔(17b)的接触部件(17)以及呈柱状且相对于长度方向的截面为多边形且截面的对角长度比贯通孔(17b)的内径长的连接端子(19)。然后，在连接端子(19)的角部分别形成具有与贯通孔(17b)的内表面对应的曲率的倒角部(19a2)，向接触部件(17)的贯通孔(17b)压入连接端子(19)。由此，压入到接触部件(17)的连接端子(19)与接触部件(17)的贯通孔(17b)的内周面的接触面积增加。由此，连接端子(19)对接触部件(17)的拉伸载荷增加。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及半导体装置的制造方法和半导体装置。
背景技术
半导体装置包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件。这样的半导体装置例如用作电力变换装置。
半导体装置具备具有绝缘板和形成于绝缘板的正面的多个电路图案的基板。另外，在电路图案上配置有半导体元件和连接端子，从连接端子施加的信号经由电路图案被输入到半导体元件。在将该连接端子安装到电路图案时，使用筒状的接触部件。连接端子构成为其直径比接触部件的直径大。这样的连接端子被压入到介由焊料接合到电路图案上的接触部件，经由接触部件而电连接到电路图案(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2009/0194884号说明书
发明内容
技术问题
在上述半导体装置中，如果对接触部件压入例如棱柱状的连接端子，则连接端子在连接端子的角部与接触部件的内周面接触的状态下保持在接触部件内。即，由于连接端子与接触部件内接触的部分仅限于角部，所以容易从接触部件拔出。因此，考虑到增大连接端子的直径而使相对于接触部件的压入尺寸增大。但是，此时，被压入连接端子的接触部件破损的可能性变高，另外，因为连接端子的尺寸增加而引起成本增加。
本发明是鉴于这种情况而完成的，目的在于提供具备对接触部件的拉伸载荷增大的连接端子的半导体装置的制造方法和半导体装置。
技术方案
根据本发明的一观点，提供一种半导体装置的制造方法，包括：准备工序，准备具备圆筒状的贯通孔的接触部件、以及呈柱状且相对于长度方向的截面为多边形且上述截面的对角长度比上述贯通孔的内径长的连接端子；倒角工序，在上述连接端子的角部分别形成具有与上述贯通孔的内表面对应的曲率的倒角部；以及压入工序，向上述接触部件的上述贯通孔压入上述连接端子。
另外，提供通过这种制造方法制造的半导体装置。
发明效果
根据公开的技术，能够使连接端子对接触部件的拉伸载荷增大而抑制半导体装置的可靠性降低。
本发明的上述和其他目的、特征和优点通过表示作为本发明的例子的优选实施方式的附图和关联的以下的说明会变得清楚。
附图说明
图1是表示实施方式的半导体装置的一个例子的图。
图2是实施方式的半导体装置的制造方法的流程图的一个例子。
图3是表示实施方式的半导体装置所含有的陶瓷电路基板的图。
图4是表示实施方式的半导体装置所含有的接触部件的图。
图5是表示实施方式的半导体装置所含有的连接端子的图。
图6是表示实施方式的半导体装置的制造方法的倒角工序的图。
图7是表示实施方式的半导体装置所含有的形成有倒角部的连接端子的图。
图8是表示实施方式的半导体装置的制造方法的压入工序的图。
图9是用于说明压入到接触部件的连接端子的图。
图10是用于说明压入到接触部件的连接端子的主要部分放大图。
图11是表示相对于连接端子的对角长度的倒角宽度和接触率的图表。
图12是表示相对于连接端子与接触部件的接触率的连接端子的平均拉伸载荷的图表。
符号说明
10：半导体装置
11：绝缘板
12：金属板
13、13a、13b、13c、13d、13e、13f、13g、13h：电路图案
14：陶瓷电路基板
15、15a、15b、15c：半导体元件
16、16a、16b、16c、16d、16e：焊料
17：接触部件
17a：主体部
17a1：内周面
17a2：凹部
17a3：外周面
17a4：凸部
17b：贯通孔
17b1、17b2：开口端部
17c1、17c2：凸缘
18、18a、18b、18c：键合线
19：连接端子
19a：主体部
19a1：角部
19a2：倒角部
19a21、19a22、19a23：接触部
19b、19c：前端部
20：散热板
21：壳体
21a：盖部
21b：侧壁部
30：按压治具
31、32：按压部
31a、31b、32a、32b：倾斜面
具体实施方式
以下，参照附图对实施方式进行说明。使用图1对实施方式的半导体装置进行说明。图1是表示实施方式的半导体装置的一个例子的图。如图1所示，半导体装置10具有陶瓷电路基板14、以及设置于陶瓷电路基板14的正面的半导体元件15a、15b、15c和接触部件17。另外，在接触部件17分别安装有连接端子19。应予说明，在不特别区分半导体元件15a、15b、15c的情况下，表示为半导体元件15。另外，在陶瓷电路基板14上设置有多个半导体元件15。在图1中，图示其中的半导体元件15a、15b、15c。另外，根据需要可以设置电子部件来代替半导体元件15。应予说明，电子部件例如为电阻器、热敏电阻、电容器、浪涌吸收器等。
另外，陶瓷电路基板14具有绝缘板11、形成于绝缘板11的背面的金属板12和形成于绝缘板11的正面的电路图案13b、13e、13h。半导体元件15a、15b、15c介由焊料16a、16a、16c接合到电路图案13e、13h上。另外，接触部件17介由焊料16d、16e接合到电路图案13b、13h上。这样的陶瓷电路基板14的电路图案13b和半导体元件15a的正面的电极以及半导体元件15a、15b的正面的电极间通过键合线18a、18b、18c电连接。应予说明，在不特别区分的情况下，将电路图案13b、13e、13h、焊料16a、16a、16c、键合线18a、18b、18c表示为电路图案13、焊料16、键合线18。
另外，在陶瓷电路基板14的背面设置有散热板20。散热板20可以介由未图示的焊料等接合层而接合于陶瓷电路基板14的背面。通过散热板20和壳体21来收纳陶瓷电路基板14、半导体元件15、连接端子19的根部等。其中，连接端子19的前端部从壳体21伸出。另外，也可以不在陶瓷电路基板14的背面设置散热板20。此时，通过陶瓷电路基板14的正面的边缘部和壳体21来收纳半导体元件15、连接端子19的根部等。其中，在此情况下连接端子19的前端部也从壳体21伸出。应予说明，正面是指在半导体装置10中，连接端子19的前端部从壳体21伸出的一侧的面。另外，背面是指正面的相反面，且是在半导体装置10中设置有散热板20的一侧的面。应予说明，关于半导体装置10的各构成的详细情况，将与以下的半导体装置10的制造方法的流程图一起说明。
接下来，使用图2对这样的半导体装置10的制造方法的一个例子进行说明。图2是实施方式的半导体装置的制造方法的流程图的一个例子。应予说明，图2所示的工序可以人工执行、机械执行或者利用这两者来执行。
[步骤S10]准备陶瓷电路基板14、半导体元件15、接触部件17、连接端子19等半导体装置10的构成。在此，使用图3～图5说明陶瓷电路基板14、接触部件17和连接端子19。
图3是表示实施方式的半导体装置所含有的陶瓷电路基板的图。应予说明，图3的(A)表示陶瓷电路基板14的俯视图，图3的(B)表示图3的(A)中的单点划线X-X处的截面图。图4是表示实施方式的半导体装置所含有的接触部件的图。应予说明，图4的(A)表示接触部件17的俯视图，图4的(B)表示图4的(A)中的单点划线X-X处的截面图。另外，图5是表示实施方式的半导体装置所含有的连接端子的图。应予说明，图5的(A)表示连接端子19的正视图，图5的(B)表示图5的(A)中的单点划线X-X处的截面图。
如图3所示，陶瓷电路基板14具有绝缘板11、形成于绝缘板11的背面的金属板12和形成于绝缘板11的正面的电路图案13a、13b、13c、13d、13e、13f、13g、13h。绝缘板11由导热性优异的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。金属板12由导热性优异的铝、铁、银、铜或至少含有这些中的一种的合金等金属构成。电路图案13由导电性优异的铜或铜合金等金属构成。应予说明，电路图案13的数目和形状为一个例子，可以为其他的数目和形状。另外，电路图案13上用虚线描绘的圆表示接触部件17的配置位置。电路图案13上用虚线描绘的矩形表示半导体元件15的配置位置。这样的接触部件17和半导体元件15的配置位置为一个例子，不限于这种情况。作为具有这样的构成的陶瓷电路基板14，例如可以使用DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。陶瓷电路基板14可以介由电路图案13e、13f、13g、13h、绝缘板11和金属板12将在半导体元件15产生的热传导到散热板20侧。
如图4所示，接触部件17具备在内部形成有圆筒状的贯通孔17b的主体部17a、以及分别设置于主体部17a的开口端部17b1、17b2的凸缘17c1、17c2。另外，这里示出在2个开口端部17b1、17b2这两方形成凸缘17c1、17c2的例子。凸缘也可以仅在单侧形成。这样的接触部件17由导电性优异的铝、铁、银、铜或至少含有这些中的一种的合金构成。另外，为了提高耐腐蚀性，可以通过电镀处理等将例如镍、金等金属形成于接触部件17的表面。具体而言，除了镍、金以外，还有镍-磷合金、镍-硼合金等。此外，也可以在镍-磷合金上层叠金。应予说明，贯通孔17b的开口端部17b1、17b2的内径D优选为0.3mm以上且5.0mm以下，更优选为0.6mm以上且2.5mm以下。
如图5所示，连接端子19具有主体部19a和分别形成于主体部19a的两端部的锥状的前端部19b、19c。特别是，主体部19a为棱柱状，其截面呈具有角部19a1的正方形。另外，将连接端子19的截面的对角部的长度设为对角长度A。将连接端子19的截面的周径方向的一边的长度设为长度L。这样的连接端子19由导电性优异的铝、铁、银、铜或至少含有这些中的一种的合金构成。另外，为了提高耐腐蚀性，连接端子19也可以通过电镀处理等将例如镍、锡等金属形成于表面。
另外，半导体元件15包含由硅或碳化硅构成的开关元件。开关元件例如为IGBT、功率MOSFET等。这样的半导体元件15例如在背面具备作为主电极的漏电极(或，集电电极)，在正面具备作为主电极的栅电极和源电极(或发射电极)。另外，半导体元件15根据需要包含二极管。二极管例如为SBD(Schottky Barrier Diode：肖特基势垒二极管)、FWD(FreeWheeling Diode：续流二极管)等。这样的半导体元件15在背面具备作为主电极的阴极电极，在正面具备作为主电极的阳极电极。
[步骤S11]在连接端子19的角部19a1形成倒角部。使用图6对相对于该连接端子19的倒角部的倒角工序进行说明。图6是表示实施方式的半导体装置的制造方法的倒角工序的图。应予说明，图6的(A)、(B)按时间序列示出倒角工序中的连接端子19的截面图。为了在连接端子19(主体部19a)的角部19a1形成倒角部而使用按压治具30。按压治具30具有沿着连接端子19的长度方向夹持连接端子19(主体部19a)的一部分的一对按压部31、32。按压部31、32在对置的内侧分别具有预定的倾斜面31a、31b、32a、32b。
在这样的按压治具30的按压部31、32之间设置连接端子19(主体部19a)(图6的(A))。此时，连接端子19(主体部19a)的角部19a1分别与倾斜面31a、31b、32a、32b相对。从该状态以相互重叠的方式向按压部31、32施加压力，用按压部31、32夹持连接端子19(主体部19a)(图6的(B))。由此，连接端子19的角部19a1分别被按压部31、32按压，按压部31、32的倾斜面31a、31b、32a、22b的倾斜被转印。
从这样被按压部31、32按压的连接端子19(主体部19a)取下按压治具30。由此，得到角部19a1被按压而形成有倒角部的连接端子19。因此，以下，使用图7对形成有倒角部的连接端子19进行说明。图7是表示实施方式的半导体装置所含有的形成有倒角部的连接端子的图。应予说明，图7的(A)表示连接端子19的正视图，图7的(B)表示图7的(A)中的单点划线X-X处的截面图。
如图7所示，连接端子19在被按压治具30按压的主体部19a的角部19a1分别形成有倒角部19a2。对于一个倒角部19a2而言，其自与主体部19a的前端部19b之间的边界起算的倒角长度为Lr，主体部19a的周径方向的倒角宽度为B。另外，此时的连接端子19的截面的对角长度A为对置的倒角部19a2间的距离。应予说明，这样的对角长度A和倒角宽度B可以根据被按压治具30的按压部31、32的倾斜面31a、31b、32a、32b包围的区域的大小而变化。例如，准备在使按压部31、32重叠时使倾斜面31a、32b的距离与倾斜面31b、32a的距离不同的按压治具30。以得到所希望的对角长度A和倒角宽度B的连接端子19的方式适当选择按压治具30。另外，对角长度A被设为比接触部件17的内径D长。例如，对角长度A为接触部件17的内径D的1.02倍以上且1.10倍以下。应予说明，对于对角长度A和倒角宽度B的具体例，将在后文叙述。应予说明，在步骤S11中，举出通过按压连接端子19的角部19a1而形成倒角部19a2的情况的例子进行说明。只要是针对连接端子19形成所希望的倒角部19a2，则可以使用按压之外的方法。按压之外的方法是指例如切削角部19a1等。
[步骤S12]介由焊料在陶瓷电路基板14的电路图案13的预定位置接合接触部件17。此时，介由焊料16在电路图案13的预定位置接合半导体元件15。应予说明，焊料16由以例如包含锡-银-铜的合金、包含锡-锌-铋的合金、包含锡-铜的合金、包含锡-银-铟-铋的合金中的至少任一种合金为主成分的无铅焊料构成。此外，也可以含有镍、锗、钴或硅等添加物。
[步骤S13]向在步骤S12中接合到陶瓷电路基板14上的接触部件17压入在步骤S11中形成有倒角部19a2的连接端子19。使用图8对该压入工序进行说明。图8是表示实施方式的半导体装置的制造方法的压入工序的图。应予说明，图8的(A)、(B)按时间序列表示连接端子19相对于接触部件17的压入状况。另外，图8仅示出接合到陶瓷电路基板14的一部分接触部件17。对于其他接触部件17，也同样地压入连接端子19。首先，在接触部件17的开口端部17b1设置连接端子19的锥状的前端部19b(图8的(A))。以预定的压力将连接端子19垂直地向陶瓷电路基板14侧按压。此时，由于连接端子19的对角长度A比接触部件17的内径D长，所以连接端子19被压入到接触部件17(图8的(B))。
接下来，使用图9对这样被压入到接触部件17的连接端子19进行说明。图9是用于说明压入到接触部件的连接端子的图。应予说明，图9分别示出图8的(B)中的单点划线X-X处的截面图。另外，图9的(A)示出将在角部19a1未形成倒角部19a2的连接端子19压入到接触部件17的情况(参考例)。图9的(B)示出将在角部19a1形成有倒角部19a2的连接端子19压入到接触部件17的情况。
首先，将在角部19a1未形成倒角部19a2的连接端子19(图5所示的状态)压入到接触部件17的情况示为参考例。此时，如图9的(A)所示，接触部件17的内周面17a1被角部19a1向外侧按压，形成凹部17a2。与此相伴，接触部件17的外周面17a3变形而在与凹部17a2对应的位置处产生凸部17a4。此时，连接端子19在角部19a1处与形成于接触部件17的内周面17a1的凹部17a2分别接触，并在角部19a1与凹部17a2之间产生间隙。因此，连接端子19与接触部件17的内周面17a1的接触区域仅限于角部19a1。因此，连接端子19成为容易从接触部件17拔出的状态。
另一方面，示出将角部19a1被按压而形成有倒角部19a2的连接端子19(图7所示的状态)压入到接触部件17的情况。此时，如图9的(B)所示，连接端子19的倒角部19a2与接触部件17的内周面17a1接触。如果将其与图9的(A)所示的具有角部19a1的连接端子19的情况相比，与接触部件17的内周面17a1的接触面积增加。因此，与图9的(A)相比，形成有倒角部19a2的连接端子19变得难以从接触部件17拔出。然后，进一步使用图10对形成有倒角部19a2的连接端子19进行说明。
图10是用于说明压入到接触部件的连接端子的主要部分放大图。应予说明，图10放大地示出压入到接触部件17的连接端子19的截面的主要部分。图10的(A)示出连接端子19的倒角部19a2的曲率比接触部件17的内周面17a1的曲率足够小的情况。图10的(B)示出连接端子19的倒角部19a2的曲率与接触部件17的内周面17a1的曲率接近的情况。图10的(C)示出连接端子19的倒角部19a2的曲率比接触部件17的内周面17a1的曲率足够大的情况。应予说明，这里，曲率定义为穿过曲线上的相邻的3个点的圆的半径，即曲率半径的倒数。曲率越大则弯曲越大。
首先，示出形成于连接端子19的倒角部19a2的曲率比接触部件17的内周面17a1的曲率足够小的情况。此时，如图10的(A)所示，作为连接端子19的倒角部19a2的边缘部的2处接触部19a21与接触部件17的内周面17a1接触。另一方面，示出形成于连接端子19的倒角部19a2的曲率非常接近接触部件17的内周面17a1的曲率的情况。此时，如图10的(B)所示，连接端子19的倒角部19a2以接触部19a22为起点而以沿着接触部件17的内周面17a1的方式与接触部件17的内周面17a1接触。另外，示出形成于连接端子19的倒角部19a2的曲率比接触部件17的内周面17a1的曲率足够大的情况。此时，如图10的(C)所示，连接端子19的倒角部19a2的前端的接触部19a23与接触部件17的内周面17a1接触。
在图10的(A)、(B)、(C)的情况下，与图9的(A)所示的情况相比，连接端子19与接触部件17的内周面17a1的接触面积增加。因此，与图9的(A)的情况相比，图10的(A)、(B)、(C)的连接端子19变得难以从接触部件17拔出。另外，在图10的(B)的情况下，与图10的(A)、(C)所示的情况相比，连接端子19与接触部件17的内周面17a1的接触面积进一步增加。因此，与图9的(A)和图10的(A)、(C)的情况相比，图10的(B)的连接端子19更难以从接触部件17拔出。因此，如图10的(B)所示，连接端子19的倒角部19a2需要是在接触部19a22与接触部件17的内周面17a1接触的那样的曲率。此时的连接端子19的倒角部19a2的曲率优选为接触部件17的内周面17a1的曲率的0.50倍以上且2.0倍以下。更优选为0.66倍以上且1.50倍以下。应予说明，对本实施方式的连接端子19为棱柱状，且在角部19a1形成了倒角部19a2的情况进行了说明。不限于此情况，也可以是连接端子19的长度方向的截面为多边形，形成于各角部的倒角部的曲率与接触部件17的内周面17a1的曲率大致相等。
[步骤S14]在这样将连接端子19压入到接触部件17的陶瓷电路基板14，通过键合线18a、18b、18c将电路图案13间、电路图案13与半导体元件15间连接。在陶瓷电路基板14的背面安装散热板20。散热板20可以介由未图示的焊料等的接合层接合到陶瓷电路基板14的背面。然后，将壳体21的侧壁部21b的底部用粘接剂等固定于散热板20的边缘部。由此，通过将陶瓷电路基板14收纳于壳体21的侧壁部21b内，并利用盖部21a覆盖侧壁部21b的上部的开口部，从而能够将陶瓷电路基板14收纳于壳体21内。另外，在壳体21的盖部21a具有连接端子19伸出用的贯通孔。由此，连接端子19从壳体21的正面伸出。散热板20由导热性优异的例如铝、铁、银、铜或至少含有这些中的一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过电镀处理等将镍等材料形成于散热板20的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。应予说明，也可以介由焊料或银料等在该散热板20的背面侧安装冷却器(省略图示)而提高散热性。此时的冷却器例如由导热性优异的铝、铁、银、铜或至少含有这些中的一种的合金等构成。另外，作为冷却器，可以使用散热片或者由多个散热片构成的散热器以及基于水冷的冷却装置等。另外，散热板20可以与这样的冷却器一体地构成。在该情况下，由导热性优异的铝、铁、银、铜或至少含有这些中的一种的合金构成。并且，为了提高耐腐蚀性，例如可以通过电镀处理等将镍等材料形成于与冷却器一体化的散热板20的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。
壳体21是例如在正面具有连接端子19伸出用的贯通孔，背面开口的箱型。壳体21由热塑性树脂构成。作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂或丙烯腈丁二烯苯乙烯(ABS)树脂等。也可以通过密封部件(省略图示)对壳体21的内部进行密封。密封部件例如由马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固性树脂构成。另外，密封部件也可以由凝胶构成。这样的密封部件从形成于壳体21的预定的注入口注入到壳体21内，在散热板20上，将陶瓷电路基板14、半导体元件15、接触部件17、键合线18a、18b、18c和连接端子19的一部分密封。
另外，在陶瓷电路基板14的背面可以不设置散热板20。此时，在陶瓷电路基板14的正面的边缘部，用粘接剂等固定壳体21的侧壁部21b的底部。通过壳体21的侧壁部21b和盖部21a收纳半导体元件15、连接端子19的根部等。其中，此时连接端子19的前端部也从壳体21伸出。通过以上的制造方法，能够制造图1所示的半导体装置10。
接下来，使用图11和图12对与连接端子19的对角长度A和倒角部19a2的倒角宽度B对应的连接端子19对接触部件17的拉伸载荷进行说明。图11是表示相对于连接端子的对角长度的倒角宽度和接触率的图表。应予说明，图11的(A)表示相对于连接端子19的对角长度A的倒角部19a2的倒角宽度B，图11的(B)表示相对于连接端子19的对角长度A的连接端子19与接触部件17的接触率。另外，图11的(A)、(B)各自的横轴表示连接端子19的对角长度A(mm)。图11的(A)的纵轴表示连接端子19的倒角部19a2的倒角宽度B(mm)，图11的(B)的横轴表示接触率。
另外，图12是表示相对于连接端子与接触部件的接触率的连接端子的平均拉伸载荷的图表。应予说明，图12的横轴表示连接端子19与接触部件17的接触率。图12的纵轴表示平均拉伸载荷(N)。应予说明，另外，平均拉伸载荷是指多次进行将被压入到接触部件17的连接端子19拔出而使连接端子19脱离时的拉伸载荷的平均。
首先，利用能够形成各种对角长度A和倒角宽度B的按压治具30形成用于拉伸载荷的测定的连接端子19。如此形成的连接端子19的对角长度A和倒角宽度B如图11的(A)所示，分别为0.86mm和0.075mm、0.82mm和0.094mm、0.8mm和0.12mm、0.78mm和0.14mm，0.76mm和0.166mm。即，随着对角长度A减小，倒角宽度B增加。应予说明，此时的连接端子19的倒角部19a2的曲率也如上所述，设为接触部件17的内周面17a1的曲率的0.50倍以上且2.0倍以下。另一方面，拉伸载荷的测量所使用的接触部件17的贯通孔17b的内径D为0.75mm，贯通孔17b的内周为2.36(＝0.75×3.14)mm。对于这样的接触部件17分别压入上述的连接端子19。此时的连接端子19与接触部件17的内周面17a1接触的比例(接触率)可以通过以下的式(1)算出。
接触率＝{倒角部19a2的倒角长度Lr×倒角宽度B×4(连接端子19的倒角部19a2的总面积)}/{接触部件17的内周面17a1的内周×倒角部19a2的倒角长度Lr(连接端子19的被压入的面积)}
＝{倒角宽度B×4}/{接触部件17的内周面17a1的内周}
···(1)
相对于连接端子19的对角长度A，这样算出的接触率如图11的(B)所示，随着对角长度A减小而增加。这是因为对角长度A减小而倒角宽度B增加。此外，可知相对于接触部件17有这样的接触率的连接端子19的平均拉伸载荷如图12所示，随着对角长度A减小，即接触率增加而增加。特别是如果平均拉伸载荷大约为50N以上，则能够将连接端子19维持相对于接触部件17稳定的压入。因此，优选接触率为0.20以上。应予说明，虽然图11和图12中未示出，但是如果连接端子19的对角长度A为0.73mm，则接触率降低，此时的平均拉伸载荷也降低。因此，优选接触率为0.28以下。
上述半导体装置10的制造方法中，准备具备圆筒状的贯通孔17b的接触部件17以及呈柱状且相对于长度方向的截面为多边形且截面的对角长度比贯通孔17b的内径长的连接端子19。然后，在连接端子19的角部分别形成具有与贯通孔17b的内表面对应的曲率的倒角部19a2，将连接端子19压入接触部件17的贯通孔17b。在这样制造的半导体装置10中，压入到接触部件17的连接端子19与接触部件17的贯通孔17b的内周面17a1的接触面积增加。由此，连接端子19相对于接触部件17的拉伸载荷增加。因此，无论接触部件17的材质、压入部的表面状态如何，均能够稳定地压入连接端子19。并且，难以从接触部件17拔出连接端子19。另外，通过这样仅在连接端子19形成倒角部19a2，从而使连接端子19相对于接触部件17的拉伸载荷增加。因此，为了相同的目的，无需加长连接端子19的对角长度A，无需谋求连接端子19的尺寸增加。由此，能够抑制成本的增加。
以上仅示出本发明的原理。此外，大量的变形、变更对于本领域技术人员也是可能的，本发明不限于上述示出、说明的正确的构成和应用例，对应的所有变形例和等价物也被视为基于权利要求和其等价物的本发明的范围内。
权利要求书(按照条约第19条的修改)
1.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备具备圆筒状的贯通孔的接触部件、以及呈柱状且相对于长度方向的截面为多边形且所述截面的对角长度比所述贯通孔的内径长的连接端子；
倒角工序，在所述连接端子的角部分别形成具有与所述贯通孔的内表面对应的曲率的倒角部；以及
压入工序，向所述接触部件的所述贯通孔压入所述连接端子。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述倒角部的曲率为所述贯通孔的内表面的曲率的0.50倍以上且2.0倍以下。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在所述倒角工序中，分别按压所述连接端子的角部而分别形成所述倒角部。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，所述连接端子为棱柱状。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，所述倒角工序后的所述连接端子的所述对角长度为所述贯通孔的所述内径的1.02倍以上且1.10倍以下。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，在所述倒角工序中，以所述连接端子的所述倒角部的周围方向上的倒角宽度的总计相对于所述贯通孔的内周为0.20以上且0.28以下的方式形成所述倒角部。
7.一种半导体装置，其特征在于，具有：
接触部件，具备圆筒状的贯通孔；以及
连接端子，呈柱状且相对于长度方向的截面为多边形且在所述截面的角部具备具有与所述贯通孔的内表面对应的曲率的倒角部，所述倒角部以与所述贯通孔的内表面接触的方式被压入到所述贯通孔。
8.根据权利要求7所述的半导体装置，其特征在于，所述连接端子为棱柱状。
9.根据权利要求8所述的半导体装置，其特征在于，所述倒角部的曲率为所述贯通孔的内表面的曲率的0.50倍以上且2.0倍以下。
10.根据权利要求8或9所述的半导体装置，其特征在于，所述连接端子的所述倒角部的周围方向上的倒角宽度的总计相对于所述贯通孔的内周为0.20以上且0.28以下。
11.(追加)根据权利要求7～10中任一项所述的半导体装置，其特征在于，通过电镀处理在所述接触部件的表面形成有镍或镍合金。
12.(追加)根据权利要求7～11中任一项所述的半导体装置，其特征在于，通过电镀处理在所述连接端子的表面形成有镍或镍合金。
13.(追加)根据权利要求7～12中任一项所述的半导体装置，其特征在于，在所述连接端子的至少被压入到所述接触部件的端部形成有锥状的前端部。
14.(追加)根据权利要求7～13中任一项所述的半导体装置，其特征在于，所述连接端子的所述倒角部以与所述贯通孔的内表面接触的接触部为起点而沿着所述贯通孔的内表面进行接触。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备具备圆筒状的贯通孔的接触部件、以及呈柱状且相对于长度方向的截面为多边形且所述截面的对角长度比所述贯通孔的内径长的连接端子；
倒角工序，在所述连接端子的角部分别形成具有与所述贯通孔的内表面对应的曲率的倒角部；以及
压入工序，向所述接触部件的所述贯通孔压入所述连接端子。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述倒角部的曲率为所述贯通孔的内表面的曲率的0.50倍以上且2.0倍以下。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在所述倒角工序中，分别按压所述连接端子的角部而分别形成所述倒角部。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，所述连接端子为棱柱状。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，所述倒角工序后的所述连接端子的所述对角长度为所述贯通孔的所述内径的1.02倍以上且1.10倍以下。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，在所述倒角工序中，以所述连接端子的所述倒角部的周围方向上的倒角宽度的总计相对于所述贯通孔的内周为0.20以上且0.28以下的方式形成所述倒角部。
7.一种半导体装置，其特征在于，具有：
接触部件，具备圆筒状的贯通孔；以及
连接端子，呈柱状且相对于长度方向的截面为多边形且在所述截面的角部具备具有与所述贯通孔的内表面对应的曲率的倒角部，所述倒角部以与所述贯通孔的内表面接触的方式被压入到所述贯通孔。
8.根据权利要求7所述的半导体装置，其特征在于，所述连接端子为棱柱状。
9.根据权利要求8所述的半导体装置，其特征在于，所述倒角部的曲率为所述贯通孔的内表面的曲率的0.50倍以上且2.0倍以下。
10.根据权利要求8或9所述的半导体装置，其特征在于，所述连接端子的所述倒角部的周围方向上的倒角宽度的总计相对于所述贯通孔的内周为0.20以上且0.28以下。
CN201980005922.2A 2018-06-19 2019-04-25 半导体装置的制造方法和半导体装置 Active CN111386603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-115687 2018-06-19
JP2018115687 2018-06-19
PCT/JP2019/017637 WO2019244482A1 (ja) 2018-06-19 2019-04-25 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN111386603A true CN111386603A (zh) 2020-07-07
CN111386603B CN111386603B (zh) 2023-09-22

Family

ID=68983578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980005922.2A Active CN111386603B (zh) 2018-06-19 2019-04-25 半导体装置的制造方法和半导体装置

Country Status (5)

Country Link
US (1) US11295997B2 (zh)
EP (1) EP3703122A4 (zh)
JP (1) JP7099524B2 (zh)
CN (1) CN111386603B (zh)
WO (1) WO2019244482A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144858A (ja) 2021-03-19 2022-10-03 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051172A1 (en) * 2001-04-09 2004-03-18 Takeshi Miyazaki Radiation type bga package and production method therefor
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
CN105518851A (zh) * 2014-03-19 2016-04-20 富士电机株式会社 半导体装置及其制造方法
CN108028479A (zh) * 2016-03-18 2018-05-11 富士电机株式会社 半导体装置、金属电极部件及半导体装置的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839046A (ja) 1981-08-31 1983-03-07 Rohm Co Ltd 電子部品
US5816868A (en) * 1996-02-12 1998-10-06 Zierick Manufacturing Corp. Capillary action promoting surface mount connectors
JP2003223945A (ja) * 2002-01-30 2003-08-08 Tanaka Kikinzoku Kogyo Kk Ａｕ−Ｇｅ系ろう材付リードピン
JP2007250964A (ja) 2006-03-17 2007-09-27 Fdk Corp ピン端子のリフロー半田付け方法およびそのピン端子
JP5057687B2 (ja) * 2006-04-04 2012-10-24 新電元工業株式会社 リードフレームを備えた電子部品およびその製造方法
WO2009096568A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器
EP2903024B1 (en) * 2014-01-31 2022-08-03 Vincotech GmbH Contact element, power semiconductor module and method of fabricating same
JP6569293B2 (ja) 2015-05-18 2019-09-04 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
JP6481527B2 (ja) 2015-06-25 2019-03-13 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051172A1 (en) * 2001-04-09 2004-03-18 Takeshi Miyazaki Radiation type bga package and production method therefor
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
CN105518851A (zh) * 2014-03-19 2016-04-20 富士电机株式会社 半导体装置及其制造方法
CN108028479A (zh) * 2016-03-18 2018-05-11 富士电机株式会社 半导体装置、金属电极部件及半导体装置的制造方法

Also Published As

Publication number Publication date
JP7099524B2 (ja) 2022-07-12
JPWO2019244482A1 (ja) 2021-01-07
US20200286800A1 (en) 2020-09-10
US11295997B2 (en) 2022-04-05
EP3703122A1 (en) 2020-09-02
EP3703122A4 (en) 2021-01-13
CN111386603B (zh) 2023-09-22
WO2019244482A1 (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US7728413B2 (en) Resin mold type semiconductor device
US11133271B2 (en) Semiconductor device
US20130082387A1 (en) Power semiconductor arrangement and method for producing a power semiconductor arrangement
US20140110833A1 (en) Power module package
CN108630618B (zh) 半导体装置
JP7100569B2 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN112786556A (zh) 半导体装置及半导体装置的制造方法
US11626358B2 (en) Semiconductor device
JP7338204B2 (ja) 半導体装置
US10229884B2 (en) Semiconductor device
US20170170150A1 (en) Semiconductor module and semiconductor device
CN111386603B (zh) 半导体装置的制造方法和半导体装置
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
CN112530915B (zh) 半导体装置
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
US11244922B2 (en) Semiconductor device
CN113498273A (zh) 半导体装置的制造方法、半导体装置以及按压装置
US20210351092A1 (en) Semiconductor apparatus
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US11337306B2 (en) Semiconductor device
US20220367372A1 (en) Semiconductor device
CN111656522B (zh) 半导体模块
US20230282566A1 (en) Semiconductor package having negative patterned substrate and method of manufacturing the same
US20210257269A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant