CN111384030B - 用于测量半导体装置的方法及系统 - Google Patents

用于测量半导体装置的方法及系统 Download PDF

Info

Publication number
CN111384030B
CN111384030B CN201911252992.6A CN201911252992A CN111384030B CN 111384030 B CN111384030 B CN 111384030B CN 201911252992 A CN201911252992 A CN 201911252992A CN 111384030 B CN111384030 B CN 111384030B
Authority
CN
China
Prior art keywords
semiconductor die
measurement
measurement features
region
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911252992.6A
Other languages
English (en)
Other versions
CN111384030A (zh
Inventor
A·查杜鲁
L·R·科潘施皮雷-罗斯
M·D·肯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111384030A publication Critical patent/CN111384030A/zh
Application granted granted Critical
Publication of CN111384030B publication Critical patent/CN111384030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本文中揭示用于测量半导体装置的方法及系统。在一个实施例中，一种半导体装置包含各自具有若干测量特征的多个经堆叠半导体裸片，所述测量特征沿着所述多个经堆叠半导体裸片的表面的外周边形成。一或多个图像捕获装置可将所述半导体装置成像，且控制器可在从所述图像捕获装置接收的成像数据中检测所述测量特征。所述控制器可进一步确定所述测量特征中的两者或多于两者之间的距离以估计堆叠中的半导体裸片之间的接合线厚度。

Description

用于测量半导体装置的方法及系统
技术领域
本发明技术一般来说涉及半导体装置，且更特定来说涉及包含用于确定经堆叠半导体裸片之间的裸片间间隔的测量特征的半导体装置，以及相关联系统及方法。
背景技术
包含存储器芯片、微处理器芯片及成像器芯片的封装式半导体裸片通常包含安装于衬底上且包封于保护覆盖物中的半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路及成像器装置以及电连接到所述功能特征的接合垫。接合垫可电连接到保护覆盖物外部的端子以允许半导体裸片连接到较高阶电路。在一些封装内，半导体裸片可通过放置于邻近半导体裸片之间的个别互连件而彼此堆叠及电连接。在此类封装中，每一互连件可包含导电材料(例如，焊料)及位于邻近半导体裸片的相对表面上的一对触点。举例来说，金属焊料可放置于所述触点之间且经回流以形成导电接头。
此类传统封装的一个挑战是每一互连件的焊料接头的厚度可存在显著变化。举例来说，如果(举例来说)在用以形成互连件的接合操作期间存在热及/或力的变化，那么焊料接头厚度可变化。此可(举例来说)通过导致跨越焊料接头的开路、跨越焊料接头的高欧姆电阻或邻近互连件之间的焊料桥接而影响互连件的质量。变化的焊料接头厚度还可致使经堆叠半导体裸片翘曲或脱离平行平面对准。
发明内容
在一个方面中，本申请案涉及一种半导体裸片组合件，其包括：第一半导体裸片，其包含：第一区域，其邻近于所述第一半导体裸片的至少一侧；及多个第一测量特征，其在所述第一区域处位于所述第一半导体裸片的表面上；第二半导体裸片，其堆叠于所述第一半导体裸片上方且包含：第二区域，其邻近于所述第二半导体裸片的至少一侧；及多个第二测量特征，其在所述第二区域处位于所述第二半导体裸片的表面上，其中所述第二测量特征与所述第一测量特征中的对应者垂直地对准；以及多个互连件，其将所述第一半导体裸片与所述第二半导体裸片电耦合。
在另一方面中，本申请案涉及一种半导体裸片，其包括：半导体衬底，其具有内区域及外区域，所述外区域邻近于所述半导体衬底的周界；及多个测量特征，其沿着所述外区域间隔开。
在另一方面中，本申请案涉及一种测量半导体裸片组合件的尺寸的方法，所述半导体裸片组合件包含第一半导体裸片及堆叠于所述第一半导体裸片上方的第二半导体裸片，所述方法包括：接收所述半导体裸片组合件的图像；在所述图像中检测多个第一测量特征，其中所述第一测量特征为接近于所述第一半导体裸片的一侧而定位的金属标记；在所述图像中检测多个第二测量特征，其中所述第二测量特征为接近于所述第二半导体裸片的一侧而定位的金属标记；及确定至少一个第一测量特征与至少一个第二测量特征之间的距离。
在另一方面中，本申请案涉及一种制造半导体裸片组合件的方法，其包括：在第一半导体裸片的表面的内部分上形成多个第一导电垫，所述第一导电垫电耦合到延伸穿过所述第一半导体裸片的贯穿硅通孔(TSV)；在形成所述第一导电垫的同时，在所述第一半导体裸片的所述表面的外部分上形成多个第一测量特征；在第二半导体裸片的表面的内部分上形成多个第二导电垫；在形成所述多个第二导电垫的同时，在所述第二半导体裸片的所述表面的外部分上形成多个第二测量特征；及将所述第二半导体裸片堆叠于所述第一半导体上方。
附图说明
可参考以下图式更好地理解本发明技术的许多方面。所述图式中的组件未必按比例。而是，重点在于清晰地图解说明本发明技术的原理。
图1是根据本发明技术的实施例的半导体裸片组合件的侧视横截面图。
图2A及2B是根据本发明技术的实施例的图1的半导体裸片组合件在制造方法的各种阶段时的放大侧视横截面图。
图3是根据本发明技术的实施例的图1的半导体裸片组合件的俯视横截面图。
图4是根据本发明技术的实施例的半导体裸片组合件的侧视图。
图5是根据本发明技术的实施例的用于测量半导体裸片组合件的系统的示意图。
图6是根据本发明技术的实施例的用于测量半导体裸片组合件的工艺或方法的流程图。
图7A到7C是图解说明根据本发明技术的实施例的针对半导体裸片组合件的接合线厚度数据的图表。
图8是包含根据本发明技术的实施例配置的半导体装置的系统的示意图。
具体实施方式
下文描述具有用于确定经堆叠半导体裸片之间的间隔的测量特征的半导体装置以及相关联系统及方法的数个实施例的特定细节。所属领域的技术人员将认识到可以晶片级或以裸片级执行本文中所描述的方法的适合阶段。因此，取决于使用术语“衬底”的上下文，所述术语可指晶片级衬底或指经单个化裸片级衬底。此外，除非上下文另有指示，否则本文中所揭示的结构可使用常规半导体制造技术形成。材料可(举例来说)使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它适合技术来沉积。类似地，材料可(举例来说)使用等离子体蚀刻、湿法蚀刻、化学机械平面化或其它适合技术来移除。所属领域的技术人员还将理解，本技术可具有额外实施例，且可在无下文参考图1到8所描述的实施例的数个细节的情况下实践本技术。
在下文所描述的实施例中的数个实施例中，半导体裸片组合件包含第一半导体裸片、堆叠于所述第一半导体裸片上方的第二半导体裸片及将第一半导体裸片的上部表面电耦合到第二半导体裸片的下部表面的多个互连件。第一半导体裸片包含位于第一半导体裸片的上部表面上且邻近于第一半导体裸片的至少一侧的多个第一测量特征。第二半导体裸片包含位于第二半导体裸片的上部表面上且邻近于第二半导体裸片的至少一侧的多个第二测量特征。多个第一测量特征及多个第二测量特征中的对应者之间的距离可对应于第一半导体裸片与第二半导体裸片的间隔及/或互连件的厚度(例如，对应于互连件的焊料接头厚度)。在一些实施例中，可将半导体裸片组合件成像且在图像中检测测量特征以确定互连件的厚度、半导体裸片的翘曲度、半导体裸片的平行度等。因此，本发明技术可有利地促进测量半导体裸片组合件以(举例来说)评估热压接合(TCB)操作的质量。
相比来说，用于测量裸片间间隔的常规技术一般来说需要代表性半导体裸片组合件的破坏性机械横截面。此类横截面为浪费的、昂贵的且减少半导体装置制造工艺的合格率。另一常规技术包含基于来自半导体裸片组合件的电数据而评估TCB操作的质量。然而，必需的电数据通常无法在半导体裸片组合件的制作完成(其可明显在TCB操作之后)之前获得。
如本文中所使用，术语“垂直”、“横向”、“上部”及“下部”可指鉴于图中所展示的定向的半导体装置中的特征的相对方向或位置。举例来说，“上部”或“最上部”可指被定位成比另一特征更接近于页的顶部的特征。然而，这些术语应被广泛地解释为包含具有其它定向(例如倒置或倾斜定向，其中顶部/底部、上方/下方、上面/下面、上/下及左/右可取决于定向而互换)的半导体装置。本文中所提供的标题仅为方便起见且不应被解释为限制所揭示的标的物。
图1是根据本发明技术的实施例配置的半导体裸片组合件100(“组合件100”)的侧视横截面图。组合件100包含第一半导体裸片102a及邻近于第一半导体裸片102a(例如，堆叠于所述第一半导体裸片上方)的第二半导体裸片102b。半导体裸片102各自包含第一(例如，下部)表面103a及与第一表面103a相对的第二(例如，上部)表面103b。组合件100还包含垂直地延伸于第一半导体裸片102a的第二表面103b与第二半导体裸片102b的第一表面103a之间的个别互连件104的阵列。在所图解说明实施例中，互连件104各自包含位于第一半导体裸片102a的第二表面103b上的第一导电特征(例如，导电垫110)、位于第二半导体裸片102b的第一表面103a上的第二导电特征(例如，导电柱112)及将导电柱112接合到导电垫110的接合材料114。在一些实施例中，组合件100可包含比图1中所展示的更少或更多数目个互连件104。举例来说，组合件100可包含排列于半导体裸片102之间的数十个、数百个、数千个或更多互连件104。在一些实施例中，互连件104具有介于约20μm到35μm之间的总高度或厚度(还被所属领域的技术人员称为“接合线厚度”)。在特定实施例中，导电柱112具有介于约10μm到30μm之间(例如，约18μm)的厚度且导电垫110具有介于约1μm到5μm之间(例如，约4μm)的厚度。
组合件100进一步包含位于第一半导体裸片102a的第二表面103b上的第一测量特征(例如，第一基准标记)132a及位于第二半导体裸片102b的第二表面103b上的第二测量特征(例如，第二基准标记)132b。如下文参考图3及4进一步详细地描述，测量特征132接近于(例如，邻近于)半导体裸片102的周界而定位于半导体裸片102的第二表面103b上。在一些实施例中，测量特征132并未电耦合到半导体裸片102。在特定实施例中，测量特征132可作为用于形成导电垫110的金属化工艺的扩展而形成。举例来说，测量特征132及导电垫110可在适合的掩蔽及电镀工艺期间于同一处理阶段时及/或同时形成。因此，测量特征132及导电垫110的特性中的至少一些特性可为相同或大体上类似的。举例来说，测量特征132可具有与导电垫110相同或大体上相同的厚度，且在一些实施例中，测量特征132具有介于约1μm到5μm之间(例如，约4μm)的厚度。类似地，测量特征132可包括与导电垫110相同的金属材料(例如，铜、镍、金、硅、钨等)。
如图1中进一步所展示，半导体裸片102中的每一者包含半导体衬底106(例如，硅衬底、砷化镓衬底、有机层压体衬底等)及从半导体裸片102的第一侧103a穿过衬底106延伸到所述半导体裸片的第二侧103b的贯穿衬底通孔(TSV)108。TSV 108耦合到互连件104中的对应者，且在一些实施例中，TSV 108可耦合到衬底垫、重布层及/或位于半导体衬底106的任一侧上的其它导电特征(未展示)。每一衬底106可包含耦合到TSV 108中的一或多者的集成电路。集成电路可包含(举例来说)存储器电路(例如，动态随机存储器(DRAM))、控制器电路(例如，DRAM控制器)、逻辑电路及/或其它电路。
在所图解说明实施例中，组合件100包含两个半导体裸片102。然而，在其它实施例中，组合件100可包含不同数目个半导体裸片，例如三个裸片、四个裸片、八个裸片、十六个裸片或更多裸片。举例来说，组合件100可包含位于第二半导体裸片102b上的第三半导体裸片102c(以虚线所展示)，及位于第一半导体裸片102a上的第四半导体裸片102d(以虚线所展示)。在一些实施例中，组合件100中的半导体裸片102中的每一者可包含类似组件及/或具有类似配置。举例来说，第三测量特征132c(以虚线所展示)可形成于第三半导体裸片102c上及/或第四测量特征132d(以虚线所展示)可形成于第四半导体裸片102d上。在一些实施例中，组合件100还可包含其它结构或特征，例如：(i)壳体(例如，将半导体裸片102封围于外壳内的导热壳体)，(ii)在半导体裸片102周围及/或之间沉积或以其它方式形成的底填充材料，及/或(iii)支撑衬底(例如，经配置以将半导体裸片102以可操作方式耦合到外部电路的中介层及/或印刷电路板)。
图2A及2B是展示根据本发明技术的实施例的半导体裸片组合件100的数个互连件104在制造方法的各种阶段时的放大横截面图。一起参考图2A及2B，在一些实施例中，导电垫110可在第一半导体裸片102a的第二表面103b处耦合到第一重布结构220a或形成所述第一重布结构的一部分。类似地，在一些实施例中，导电柱112可在第二半导体裸片102b的第一侧103a处耦合到第二重布结构220b或形成所述第二重布结构的一部分。重布结构220中的每一者可包含各种导电特征(例如，耦合到互连件104、TSV 108等中的一或多者的金属迹线及/或垫)及经配置以提供导电特征之间的电隔离的钝化材料(例如，氧化物材料)。在一些实施例中，第一测量特征132a可形成于第一重布结构220a的钝化材料上，使得所述第一测量特征并不电耦合到TSV 108及/或半导体裸片102的其它组件。在一些实施例中，互连件104还可包含形成于导电柱112及/或导电垫110的端部分上方的势垒材料(未展示；例如，镍、镍基金属间化合物及/或金)。势垒材料可促进接合及/或防止或至少抑制用于形成导电柱112及导电垫110的铜或其它金属的电迁移。
在图2A中，将组合件100图解说明为处于热压接合(TCB)操作开始时，其中加热已致使互连件104中的接合材料114回流且将导电柱112与导电垫110电连接。在所图解说明实施例中，在TCB操作开始时，接合材料114桥接导电柱112与导电垫110之间的间隙G(还被所属领域的技术人员称为焊料接头厚度)，所述间隙比期望的最终量大。在一些实施例中，在TCB操作开始时，接合材料114具有介于约10μm到20μm之间(例如，约15μm)的厚度。在图2B中，将组合件100图解说明为处于TCB操作完成时，其中压缩力已致使由互连件104的接合材料114桥接的间隙G减小。通过在此时冷却组合件100，可使接合材料114凝固，从而将半导体裸片102彼此固定。在一些实施例中，在TCB操作完成时，接合材料114具有介于约0μm到13μm(例如，约6μm到8μm)之间的厚度。
所图解说明TCB操作的一个缺点是互连件104的焊料接头厚度(即，间隙G)可存在显著变化。举例来说，在TCB操作之后，导电柱112中的个别者可位于共面对准之外的从约1μm到5μm的任何位置处。此变化可导致半导体裸片102的翘曲且致使半导体裸片102脱离平行平面对准。此外，可难以测量焊料接头厚度且因此难以确定：(i)是否由TCB操作实现期望的最终厚度，(ii)半导体裸片102可翘曲的程度，及/或(iii)半导体裸片102的平行度。然而，如下文详细地描述，可通过检测测量特征132之间的一或多个距离(例如，间隔)而确定这些性质。
图3是半导体裸片组合件100的俯视横截面图，其展示第一半导体裸片102a的第二表面103b、导电垫110及第一测量特征132a。在图3中所图解说明的实施例中，第一测量特征132a在第一半导体裸片102a的接近于第一半导体裸片102a的周界的第一区域(例如，外区域351)处安置于第一半导体裸片103a的第二表面103b上。导电垫110在第二半导体裸片102b的位于外区域351内侧的第二区域(例如，内区域352)处安置于第二表面103b上。也就是说，第一测量特征132a可在导电垫110外侧且邻近于第一半导体裸片102a的周界而定位于第一半导体裸片102a上。在所图解说明实施例中，第一测量特征132a具有大体直线横截面形状，而在其它实施例中，第一测量特征132a可具有其它横截面形状(例如，圆形、椭圆形、不规则的、三角形、多边形等)。举例来说，在一些实施例中，第一测量特征132a及导电垫110可具有大体上相同形状及尺寸。
如图3中进一步所展示，第一半导体裸片102a可具有矩形平面形状，所述矩形平面形状具有相对的第一侧307a及相对的第二侧307b(共同地“侧307”)，且第一测量特征132a可邻近于侧307中的每一者而沿着外区域351间隔开。在其它实施例中，第一测量特征132a可邻近于不同数目个侧307(例如，沿着侧307中的仅一侧、沿着仅两个第一侧307a、沿着仅两个第二侧307b、沿着第一侧307a中的仅一侧及第二侧307b中的仅一侧、沿着侧307中的三个侧等)而沿着外区域351间隔开。在所图解说明实施例的另一方面中，第一测量特征132a沿着侧307相等地间隔开且大体对准(例如，水平地对准)。在其它实施例中，第一测量特征132a可以不同方式间隔开(例如，第一测量特征132a中的邻近者之间具有变化的间距)及/或不需要与第一测量特征132a中的邻近侧307中的不同一侧的任何对应第一测量特征对准。另外，虽然在所图解说明实施例中展示邻近于侧307中的每一者的九个第一测量特征132a，但可沿着侧307形成任何数目个(例如，九个以上或九个以下)第一测量特征132a及/或可沿着侧307中的不同侧形成不同数目个第一测量特征132a。在一些实施例中，第一测量特征132a可与第一半导体裸片102a的邻近侧307间隔开介于约50μm到5000μm之间(例如，约2000μm到5000μm之间)的距离。此外，第一测量特征132a中的每一者可与邻近侧307间隔开相同或大体上相同的距离。
在一些实施例中，可对第一测量特征132a中的两者或多于两者进行测量以(举例来说)确定第一半导体裸片102a是否包含裂缝或其它不规则性(例如，由于TCB操作)。举例来说，如下文参考图5进一步详细地描述，一或多个图像捕获装置可捕获第一半导体裸片102a的图像(例如，第二表面103b的图像)，可在所捕获图像中检测第一测量特征132a，且可分析所述图像以：(i)确定沿着相对的第一侧307a的相对的第一测量特征132a对之间的一或多个距离DA及/或(ii)沿着相对的第二侧307b的相对的第一测量特征132a对之间的一或多个距离DB。可在第一半导体裸片102a为未损坏时基于所测量距离DA及/或DB相对于第一测量特征132a的已知间隔的变化及/或基于所测量距离DA及/或DB内的变化而确定裂缝或其它不规则性。
前述描述说明本发明技术的其中第一半导体裸片102a具有大体矩形平面形状的一些实施例。然而，一般来说，根据第一半导体裸片102a的配置，第一测量特征132a可沿着第一半导体裸片102a的整个周界或周界的一部分而安置。举例来说，在第一半导体裸片102a具有大体圆形平面形状的情况下，第一测量特征132a可沿着第一半导体裸片102a的整个周界、沿着所述周界的相对部分、沿着所述周界的单个部分等呈弧线安置。第二测量特征132b到第四测量特征132d(图1)可以与第一测量特征132a大体类似的方式分别形成(例如，安置)于第二半导体裸片102b到第四半导体裸片102d上。在特定实施例中，测量特征132可为大体上相同的及/或相同地布置于半导体裸片102中的每一者上。
图4是包含四个半导体裸片102a到102d的半导体裸片组合件100的侧视图，所述四个半导体裸片分别具有形成于其上的测量特征132a到132d。出于清晰目的而在图4中省略互连件104。在所图解说明实施例中，测量特征132在组合件100内垂直地对准(例如，叠加于彼此上方)且在组合件100的侧处为可见的。可对测量特征132对之间的距离进行测量以确定半导体裸片102的裸片间间隔。举例来说，如下文参考图5进一步详细地描述，一或多个图像捕获装置可捕获半导体裸片组合件100的图像，可在所捕获图像中检测测量特征132，且分析所述图像以确定测量特征132中的两者或多于两者之间的一或多个距离。在所图解说明实施例中，举例来说，可基于邻近垂直对准的第一测量特征132a与第四测量特征132d对之间的所测量距离D1而确定第一半导体裸片102a与第四半导体裸片102d之间的间隔。类似地，可基于邻近垂直对准的第一测量特征132a与第二测量特征132b对之间的所测量距离D2而确定第一半导体裸片102a与第二半导体裸片102b之间的间隔。同样，可基于邻近垂直对准的第二测量特征132b与第三测量特征132c对之间的所测量距离D3而确定第二半导体裸片102b与第三半导体裸片102c之间的间隔。
在一些实施例中，半导体裸片102的厚度可一般为已知的(例如，介于约50μm到80μm之间)，使得所测量距离D1、D2及/或D3对应于互连件104的厚度(例如，接合线厚度)。同样，在一些实施例中，导电柱112及导电垫110的厚度可一般在TCB操作之前及之后均为已知的，使得所测量距离D1、D2及/或D3对应于接合材料114的厚度。虽然在所图解说明实施例中，测量特征132在组合件100中大体垂直地对准，但在一些实施例中，测量特征132并不垂直地对准。此外，在特定实施例中，在半导体裸片102周围沉积或以其它方式形成底填充或模制材料之后，测量特征132在组合件100的侧处为不可见的。
图5是根据本发明技术的实施例的用于检测测量特征及测量半导体裸片组合件的系统550的示意图。系统550可包含一或多个图像捕获装置560，所述一或多个图像捕获装置以操作方式耦合到控制器570且邻近于组合件运输机(例如，致动器)580而定位，所述组合件运输机载运具有测量特征的多个半导体裸片组合件，例如，上文详细描述的组合件100。组合件运输机580可经配置以(举例来说)通过使组合件100沿着轴X的方向移动而使组合件100朝向图像捕获装置560移动及/或移动超过所述图像捕获装置。在一些实施例中，组合件100可以条带形式制造，使得可将所述组合件一次一个地平移通过图像捕获装置560。在其它实施例中，组合件100可以离散封装形式、矩阵形式、晶片形式及/或面板形式制造且组合件运输机580可经配置以使离散封装、矩阵、晶片及/或面板移动超过图像捕获装置560。在其它实施例中，图像捕获装置560可经配置以相对于组合件100移动。
控制器570可包含耦合到存储器574及输入/输出组件576的处理器572。处理器572可为微处理器、现场可编程门阵列及/或其它适合逻辑装置。存储器574可包含易失性及/或非易失性媒体(例如，ROM、RAM、磁盘存储媒体、光学存储媒体、快闪存储器装置等)及/或经配置以存储数据的其它类型的计算机可读存储媒体。存储器574可存储可由处理器572执行的用于检测测量特征、图像处理、图像滤波等的算法。在一些实施例中，处理器572可将数据发送到以操作方式耦合(例如，经由因特网)到控制器570(例如服务器或个人计算机)的计算装置。输入/输出组件576可包含显示器、触摸屏、键盘、鼠标及/或经配置以接受来自操作者的输入且将输出提供给操作者的其它适合类型的输入/输出装置。
在所图解说明实施例中，系统550包含定位于成像站565处且各自具有照射源562及图像传感器564的两个图像捕获装置560。如所展示，图像捕获装置560可沿着轴Y定位且可面向定位于成像站565处的组合件100的不同侧。在一些实施例中，图像捕获装置560可各自定位于距组合件100的已知距离D处。照射源562经配置以照射(例如，利用可见光、红外辐射、UV光等)组合件100，而图像传感器564经配置以捕获从组合件100反射的光且将所捕获成像数据发送到控制器570，在所述控制器处将所捕获成像数据存储于存储器574中、由处理器572进行处理及/或发送到输入/输出组件576。在一些实施例中，图像传感器564经配置以捕获不在可见光谱中的辐射，例如UV光或红外辐射。替代地，图像传感器564可以可见辐射光谱及非可见辐射光谱两者来捕获定位于成像站565处的组合件100的成像数据且将此成像数据发送到控制器570。虽然图1中未展示，但图像传感器564可包含透镜、光圈、图像感测组件、数字信号处理器及/或模拟或数字输出。
虽然将图像传感器564展示为紧挨着图5中的照射源562，但在一些实施例中，图像传感器564及照射源562可具有不同配置及/或图像捕获装置560可省略照射源562。此外，在特定实施例中，系统550可包含一个或两个以上所图解说明图像捕获装置560，且图像捕获装置560可相对于组合件运输机580以不同方式定位。举例来说，在特定实施例中，系统550包含额外图像捕获装置560，所述额外图像捕获装置定位于成像站565上面(例如，沿着轴Z)且经配置以面向定位于成像站565处的组合件100的顶部。在一些此类实施例中，定位于组合件100上面的图像捕获装置560可捕获组合件100的单个半导体裸片上的测量特征(例如，图3中所图解说明的第一测量特征132a)的图像且举例来说，处理器572可处理所述图像以确定单个半导体裸片是否破裂，如上文详细地描述。
图6是根据本发明技术的实施例的用于检测及测量半导体裸片组合件的尺寸的工艺或方法690的流程图。举例来说，可使用系统550来实施方法690以测量上文参考图1到5详细地描述的半导体裸片组合件100。举例来说，图像捕获装置560及/或控制器570可用于执行方法690的各种步骤。因此，为图解说明起见，将在图1到5中所展示的实施例的上下文中描述方法690的一些特征。
在框692处开始，方法690包括接收半导体裸片组合件100的图像。举例来说，图像捕获装置560中的一或多者可在组合件100定位于成像站565处时捕获组合件100的成像数据，且控制器570可从图像捕获装置560接收成像数据。
在框694处，方法690包含在图像中检测多个第一测量特征。举例来说，处理器572可处理成像数据以检测形成于组合件中的半导体裸片102中的一者上的测量特征132的一部分(例如，沿着第一半导体裸片102a的侧307中的一侧间隔开的第一测量特征132a的部分)。在框696处，方法690包含在图像中检测多个第二测量特征。举例来说，处理器572可处理成像数据以检测形成于组合件中的半导体裸片102中的第二者上的测量特征132的一部分(例如，沿着第二半导体裸片102b的侧307中的一侧间隔开的第二测量特征132b的部分)。明显地，处理器572可在成像数据中可靠地识别测量特征132，这是因为测量特征132定位于组合件100的周界附近。
在框698处，方法690包含确定至少一个第一测量特征与至少一个第二测量特征之间的距离。在一些实施例中，可基于图像捕获装置560与组合件100之间的已知距离D而计算所述距离(例如，距离D2)。在一些实施例中，图像捕获装置560的图像传感器564经配置以自动聚焦于固定距离D处，且可基于测量特征之间的像素间隔以及已知像素大小而确定至少一个第一测量特征与至少一个第二测量特征之间的距离。如上文详细地描述，可使用所确定距离来估计组合件100中的半导体裸片102中的两者或多于两者之间(例如，第一半导体裸片102a与第二半导体裸片102b之间)的接合线厚度。
在一些实施例中，可重复及/或扩展方法690以确定针对组合件100中的每一半导体裸片102的裸片间间隔。举例来说，在一些实施例中，可在将组合件中的所有半导体裸片102堆叠(例如，经由连续TCB操作而附接在一起)之后执行方法690。在其它实施例中，可在将每一连续半导体裸片102堆叠之后(例如，在每一个别TCB操作之后)执行方法690。
方法690有利地迅速(例如，紧接在用以堆叠半导体裸片的TCB操作之后)提供对半导体裸片组合件的测量且无需对组合件进行物理测量。由于因单个化所导致的半导体裸片边缘的碎裂，因此对裸片间间隔的物理测量通常为不准确的。因此，用于测量裸片间间隔及/或TCB操作的质量的常规技术通常需要对完整组合件及/或组合件中的代表性组合件的机械横截面进行电测试。直到裸片堆叠工艺且半导体裸片组装完成之后才可执行电测试。因此，此测试冒着在裸片堆叠之后的材料偏差的风险且减小合格率/增加成本，这是因为可甚至在TCB操作不具有所需质量的情况下执行进一步处理步骤。类似地，材料横截面为破坏性的且无法用于测试组合件中的每一者。因此，预期本发明技术的实施例增加合格率且减少制造半导体裸片组合件的成本。
根据本发明技术的另一方面，测量特征132之间的所测量距离可用作TCB操作中的反馈以进一步简化及改进TCB操作的质量。举例来说，参考2A及2B，在TCB操作期间，可在使互连件104中的接合材料114回流的同时将力施加到半导体裸片102中的两者或多于两者(例如，第一半导体裸片102a及第二半导体裸片102b)。使用测量特征132所测量的裸片间间隔可用于确定导电垫110及导电柱112中的至少一些之间的间隙G(例如，基于半导体裸片102、导电垫110及导电柱112的已知厚度)。举例来说，在一个实施例中，系统550(图5)的图像捕获装置560中的一或多者可在TCB操作期间捕获组合件100的成像数据且处理器572可实时地或近实时地处理所述成像数据以确定间隙G。此反馈可通过在TCB操作结束时大体上确保间隙G处于所要范围内而改进TCB操作的一致性及质量。
一起参考图1到4，在一些实施例中，组合件100的所测量接合线厚度可用于确定半导体裸片102的翘曲量、半导体裸片102的平行度及/或半导体裸片组合件100的其它性质。特定来说，由于组合件100包含沿着半导体裸片102的侧307中的一或多者间隔开的多个测量特征132，因此组合件100允许具有足够分辨率的数据来展示跨越半导体裸片102的尺寸的曲率。举例来说，图7A到7C是图解说明根据本发明技术的实施例的针对半导体裸片组合件100的分别第一半导体裸片102a与第四半导体裸片102d之间、第一半导体裸片102a与第二半导体裸片102b之间及第二半导体裸片102b与第三半导体裸片102c之间的接合线厚度数据的图表。图7A到7C中的x轴表示从邻近半导体裸片102上的每一对九个垂直对准的测量特征132导出的测量。x轴进一步包含来自半导体裸片102的相对的第一侧及第二侧(例如，来自相对的第一侧307a或相对的第二侧307b)的测量。图7A到7C中的y轴表示以微米为单位测量的接合线厚度(例如，互连件104的厚度)。
在图7A中所图解说明的实施例中，第一半导体裸片102a与第四半导体裸片102d之间的接合线厚度的数据指示半导体裸片102a、102d轻微翘曲及/或轻微脱离平面对准，这是因为接合线厚度朝向第一侧及第二侧的中间轻微地增加(例如，达约1μm到2μm)。此外，所述数据指示半导体裸片102a、102d可不在延伸于第一侧与第二侧之间的方向上显著翘曲，这是因为接合线厚度测量在第一侧与第二侧之间为大体恒定的(例如，针对第一侧及第二侧的对应数据点大体具有相同量值)。
在图7B中所图解说明的实施例中，第一半导体裸片102a与第二半导体裸片102b之间的接合线厚度的数据指示半导体裸片102a、102b显著翘曲及/或脱离平行对准，这是因为接合线厚度朝向第一侧及第二侧的中间显著地增加(例如，达约3μm到4μm)。再次，所述数据指示半导体裸片102a、102b可不在延伸于第一侧与第二侧之间的方向上显著翘曲，这是因为接合线厚度测量在第一侧与第二侧之间为大体恒定的。明显地，在图7A及7B中的每一者中，仅使用定位于半导体裸片102的拐角附近的测量特征132(例如，在x轴上由数字“1”、“9”、“10”及“18”表示的测量特征对)不可检测到半导体裸片102的任何翘曲，这是因为那些数据点表明大体恒定的接合线厚度(例如，在图7A中约30μm且在图7B中约28μm)。因此，通过沿着半导体裸片102的第一侧及第二侧将测量特征132间隔开，本发明技术实现较高分辨率及对接合线厚度的较稳健分析。
在图7C中所图解说明的实施例中，第二半导体裸片102b与第三半导体裸片102c之间的接合线厚度的数据指示半导体裸片102b、102c并非显著翘曲及/或大体处于平行对准中，这是因为接合线厚度沿着第一侧及第二侧为大体恒定的(例如，约33μm)。在特定实施例中，相对高接合线厚度可指示接合材料114并未塌陷很多，且因此指示TCB操作具有较低质量。
可将具有上文(例如，参考图1到4)所描述的特征的半导体装置中的任一者并入到无数较大及/或较复杂系统中的任一者中，所述系统的代表性实例是示意性地展示于图8中的系统800。系统800可包含处理器802、存储器804(例如，SRAM、DRAM、快闪及/或其它存储器装置)、输入/输出装置805及/或其它子系统或组件808。上文所描述的半导体裸片及半导体裸片组合件可包含于图8中所展示的元件中的任一者中。所得系统800可经配置以执行各种各样的适合计算、处理、存储、感测、成像及/或其它功能中的任一者。因此，系统800的代表性实例包含(而不限于)计算机及/或其它数据处理器，例如桌上型计算机、膝上型计算机、因特网器具、手持式装置(例如，掌上型计算机、可佩带式计算机、蜂窝式或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器或可编程消费性电子器件、网络计算机及小型计算机。系统800的额外代表性实例包含灯、相机、交通工具等。关于这些及其它实例，系统800可装纳于单个单元中或分布于多个经互连单元上(例如，通过通信网络)。因此，系统800的组件可包含本端及/或远端存储器存储装置及各种各样的适合计算机可读媒体中的任一者。
本技术的实施例的以上详细描述并非打算为穷尽性或将本技术限制于上文所揭示的精确形式。虽然上文出于说明性目的描述本技术的特定实施例及实例，但如所属领域的技术人员将认识到，可在本技术的范围内做出各种等效修改。举例来说，当以给定次序呈现步骤时，替代实施例可以不同次序执行步骤。此外，本文中所描述的各种实施例还可经组合以提供进一步实施例。本文中对“一个实施例”、“一实施例”或类似表述的提及意指结合实施例描述的特定特征、结构、操作或特性可包含于本发明技术的至少一个实施例中。因此，本文中的此类短语或表述的出现未必均指同一实施例。
本发明技术的特定方面可采取计算机可读指令(包含由控制器或其它数据处理器执行的例程)的形式。在一些实施例中，控制器或其它数据处理器具体来说经编程、配置及/或构造以执行这些计算机可读指令中的一或多者。此外，本发明技术的一些方面可采取存储或分布于计算机可读媒体(包含磁性或光学可读及/或可装卸式计算机磁盘)以及经由网络以电子方式分布的媒体上的数据(例如，非暂时性数据)的形式。因此，本发明技术的方面所特有的数据结构及数据发射囊括于本发明技术的范围内。本发明技术还囊括对计算机可读媒体进行编程以执行特定步骤以及执行所述步骤两者的方法。
此外，除非单词“或”在参考两个或两个以上项目的列表时明确限于仅意指排斥其它项目的单个项目，否则在此列表中使用“或”将被解释为包含(a)所述列表中的任何单个项目，(b)所述列表中的所有项目或(c)所述列表中的项目的任何组合。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。另外，通篇中使用术语“包括”以意指至少包含(若干)所叙述的特征，使得不排除任何较大数目个相同特征及/或额外类型的其它特征。例如“上部”、“下部”、“前部”、“背部”、“垂直”及“水平”等方向术语可在本文中用于表达及阐明各种元件之间的关系。应理解，此类术语并不表示绝对定向。此外，尽管与本技术的特定实施例相关联的优点已在那些实施例的上下文中进行描述，但其它实施例还可展现此类优点，且并非所有实施例都必须展现此类优点以归属于本技术的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。

Claims (27)

1.一种半导体裸片组合件，其包括：
第一半导体裸片，其包含：
第一区域，其邻近于所述第一半导体裸片的至少一侧；及
多个第一测量特征，其在所述第一区域处位于所述第一半导体裸片的表面上，其中所述第一测量特征包括第一金属材料；
第二半导体裸片，其堆叠于所述第一半导体裸片上方且包含—
第二区域，其邻近于所述第二半导体裸片的至少一侧；及
多个第二测量特征，其在所述第二区域处位于所述第二半导体裸片的表面上，其中所述第二测量特征与所述第一测量特征中的对应者垂直地对准；以及
多个互连件，其将所述第一半导体裸片与所述第二半导体裸片电耦合，其中所述互连件的每一者包含所述第一半导体裸片上的导电垫，且其中所述导电垫包括与所述第一金属材料相同的第二金属材料。
2.根据权利要求1所述的半导体裸片组合件，其中所述多个第一测量特征与所述多个第二测量特征中的对应者之间的距离对应于所述互连件中的个别者的厚度。
3.根据权利要求1所述的半导体裸片组合件，其中所述第一半导体裸片的所述表面为所述第一半导体裸片的上部表面，其中所述第二半导体裸片的所述表面为所述第二半导体裸片的上部表面，且其中所述第二半导体裸片堆叠于所述第一半导体裸片上方，使得所述第二半导体裸片的下部表面面向所述第一半导体裸片的所述上部表面。
4.根据权利要求3所述的半导体裸片组合件，其进一步包括延伸穿过所述第一半导体裸片的多个贯穿硅通孔TSV，其中所述互连件各自包含：
所述导电垫，其在所述第一半导体裸片的所述第一区域内侧的第三区域处位于所述第一半导体裸片的所述上部表面上，所述导电垫电耦合到所述TSV中的对应一者；
导电柱，其在所述第二半导体裸片的所述第二区域内侧的第四区域处位于所述第二半导体裸片的所述下部表面上；及
接合材料，其将所述导电垫与所述导电柱电耦合。
5.根据权利要求4所述的半导体裸片组合件，其中所述第一测量特征具有与所述导电垫大体上相同的厚度。
6.根据权利要求5所述的半导体裸片组合件，其中所述第一测量特征及所述导电垫的所述厚度介于1μm到5μm之间。
7.根据权利要求4所述的半导体裸片组合件，其中所述TSV为第一TSV，其中所述导电垫为第一导电垫，且所述半导体裸片组合件进一步包括：
多个第二TSV，其延伸穿过所述第二半导体裸片，其中所述第二TSV电耦合到所述导电柱中的对应者；及
多个第二导电垫，其在所述第四区域处位于所述第二半导体裸片的所述上部表面上，其中所述第二导电垫电耦合到所述第二TSV，其中所述第二测量特征由与所述第二导电垫相同的材料制成，且其中所述第二测量特征具有与所述第二导电垫相同的厚度。
8.根据权利要求1所述的半导体裸片组合件，其中所述第一半导体裸片与所述第二半导体裸片的每一者具有直线平面形状，且其中所述第一测量特征邻近于所述第一半导体裸片的单个侧而沿着所述第一区域间隔开，且其中所述第二测量特征邻近于所述第二半导体裸片的单个侧而沿着所述第二区域间隔开。
9.根据权利要求1所述的半导体裸片组合件，其中所述第一半导体裸片与所述第二半导体裸片的每一者具有直线平面形状，所述直线平面形状包含相对的第一侧及相对的第二侧，其中所述第一测量特征邻近于所述第一半导体裸片的所述相对的第一侧而沿着所述第一区域间隔开，且其中所述第二测量特征邻近于所述第二半导体裸片的所述相对的第一侧而沿着所述第二区域间隔开。
10.根据权利要求1所述的半导体裸片组合件，其中所述第一测量特征邻近于所述第一半导体裸片的周界而沿着所述第一区域间隔开，且其中所述第二测量特征邻近于所述第二半导体裸片的周界而沿着所述第二区域间隔开。
11.根据权利要求1所述的半导体裸片组合件，其中所述第一测量特征及所述第二测量特征不电耦合到所述第一半导体裸片及所述第二半导体裸片中的任一者。
12.根据权利要求11所述的半导体裸片组合件，其中所述第一测量特征及所述导电垫的厚度介于1μm到5μm之间。
13.一种测量半导体裸片组合件的尺寸的方法，所述半导体裸片组合件包含第一半导体裸片及堆叠于所述第一半导体裸片上方的第二半导体裸片，所述方法包括：
接收所述半导体裸片组合件的图像；
在所述图像中检测多个第一测量特征，其中所述第一测量特征为接近于所述第一半导体裸片的一侧而定位的金属标记；
在所述图像中检测多个第二测量特征，其中所述第二测量特征为接近于所述第二半导体裸片的一侧而定位的金属标记；及
确定至少一个第一测量特征与至少一个第二测量特征之间的距离。
14.根据权利要求13所述的方法，其进一步包括：
利用图像捕获装置捕获所述图像；及
基于所述图像捕获装置与所述半导体裸片组合件之间的已知距离而确定所述至少一个第一测量特征与所述至少一个第二测量特征之间的所述距离。
15.根据权利要求13所述的方法，其中所述至少一个第一测量特征与所述至少一个第二测量特征垂直地对准。
16.根据权利要求13所述的方法，其进一步包括：基于所述至少一个第一测量特征与所述至少一个第二测量特征之间的所述距离，确定延伸于所述第一半导体裸片与所述第二半导体裸片之间的互连件的厚度。
17.根据权利要求13所述的方法，其中所述图像为第一图像，其中所述第一半导体裸片的所述侧为第一侧，其中所述第二半导体裸片的所述侧为第二侧，且其中所述方法进一步包括：
接收所述半导体裸片组合件的第二图像；
在所述第二图像中检测多个第三测量特征，其中所述第三测量特征为接近于所述第一半导体裸片的第二侧而定位的金属标记；
在所述第二图像中检测多个第四测量特征，其中所述第四测量特征为接近于所述第二半导体裸片的第二侧而定位的金属标记；及
确定至少一个第三测量特征与至少一个第四测量特征之间的距离。
18.根据权利要求17所述的方法，其中所述第一半导体裸片的所述第一侧与所述第二侧为大体上平行的，且其中所述第二半导体裸片的所述第一侧与所述第二侧为大体上平行的。
19.根据权利要求17所述的方法，其中所述第一半导体裸片的所述第一侧与所述第二侧为大体上垂直的，且其中所述第二半导体裸片的所述第一侧与所述第二侧为大体上垂直的。
20.一种制造半导体裸片组合件的方法，其包括：
在第一半导体裸片的表面的内部分上形成多个第一导电垫，所述第一导电垫电耦合到延伸穿过所述第一半导体裸片的贯穿硅通孔TSV；
在形成所述第一导电垫的同时，在所述第一半导体裸片的所述表面的外部分上形成多个第一测量特征；
在第二半导体裸片的表面的内部分上形成多个第二导电垫；
在形成所述多个第二导电垫的同时，在所述第二半导体裸片的所述表面的外部分上形成多个第二测量特征；及
将所述第二半导体裸片堆叠于所述第一半导体裸片上方。
21.根据权利要求20所述的方法，其中所述第二半导体裸片的所述表面为第一表面，且其中将所述第二半导体裸片堆叠于所述第一半导体裸片上方包含将所述第一导电垫热压接合到位于所述第二半导体裸片的第二表面的内部分上的对应导电柱。
22.根据权利要求20所述的方法，其中将所述第二半导体裸片堆叠于所述第一半导体裸片上方包含将所述第一测量特征与所述第二测量特征中的对应者垂直地对准。
23.根据权利要求20所述的方法，其中形成所述第一测量特征包含将所述第一测量特征形成为不电耦合到所述第一半导体裸片，且其中形成所述第二测量特征包含将所述第二测量特征形成为不电耦合到所述第二半导体裸片。
24.根据权利要求20所述的方法，其中所述第一测量特征中的每一者与所述第一半导体裸片的边缘间隔开50μm到5000μm的距离，且其中所述第二测量特征中的每一者与所述第二半导体裸片的边缘间隔开2000μm到500μm的距离。
25.一种半导体裸片组合件，其包括：
第一半导体裸片，其包含：
第一区域，其邻近于所述第一半导体裸片的至少一侧；及
多个第一测量特征，其在所述第一区域处位于所述第一半导体裸片的上表面上；及
多个硅通孔TSV，其延伸穿过所述第一半导体裸片；
第二半导体裸片，其堆叠于所述第一半导体裸片上方以使得所述第二半导体裸片的下表面面向所述第一半导体裸片的所述上表面，并且其中所述第二半导体裸片包含：
第二区域，其邻近于所述第二半导体裸片的至少一侧；及
多个第二测量特征，其在所述第二区域处位于所述第二半导体裸片的上表面上，
其中所述第二测量特征与所述第一测量特征中的对应者垂直地对准；以及
多个互连件，其将所述第一半导体裸片与所述第二半导体裸片电耦合，其中所述互连件的每一者包含：
导电垫，其在所述第一半导体裸片的所述第一区域内侧的第三区域处位于所述第一半导体裸片的所述上表面上，所述导电垫电耦合到所述TSV中的对应一者，其中所述第一测量特征包括与所述导电垫的金属材料相同的金属材料；
导电柱，其在所述第二半导体裸片的所述第二区域内侧的第四区域处位于所述第二半导体裸片的所述下表面上；及
接合材料，其将所述导电垫与所述导电柱电耦合。
26.一种半导体裸片组合件，其包括：
第一半导体裸片，其包含：
第一区域，其邻近于所述第一半导体裸片的至少一侧；及
多个第一测量特征，其在所述第一区域处位于所述第一半导体裸片的上表面上，其中所述第一测量特征包括第一金属材料；及
多个硅通孔TSV，其延伸穿过所述第一半导体裸片；
第二半导体裸片，其堆叠于所述第一半导体裸片上方以使得所述第二半导体裸片的下表面面向所述第一半导体裸片的所述上表面并且其中所述第二半导体裸片包含：
第二区域，其邻近于所述第二半导体裸片的至少一侧；及
多个第二测量特征，其在所述第二区域处位于所述第二半导体裸片的上表面上，
其中所述第二测量特征与所述第一测量特征中的对应者垂直地对准；以及
多个互连件，其将所述第一半导体裸片与所述第二半导体裸片电耦合，其中所述互连件的每一者包含：
导电垫，其在所述第一半导体裸片的所述第一区域内侧的第三区域处位于所述第一半导体裸片的所述上表面上，所述导电垫电耦合到所述TSV中的对应一者，其中所述第一测量特征具有与所述导电垫的厚度相同的厚度，且其中所述导电垫包括与所述第一金属材料相同的第二金属材料；
导电柱，其在所述第二半导体裸片的所述第二区域内侧的第四区域处位于所述第二半导体裸片的所述下表面上；及
接合材料，其将所述导电垫与所述导电柱电耦合。
27.一种半导体裸片组合件，其包括：
第一半导体裸片，其包含：
第一区域，其邻近于所述第一半导体裸片的至少一侧；及
多个第一测量特征，其在所述第一区域处位于所述第一半导体裸片的表面上，其中所述第一测量特征具有第一厚度，其中所述第一测量特征包括第一金属材料；
第二半导体裸片，其堆叠于所述第一半导体裸片上方且包含：
第二区域，其邻近于所述第二半导体裸片的至少一侧；及
多个第二测量特征，其在所述第二区域处位于所述第二半导体裸片的表面上，其中所述第二测量特征与所述第一测量特征中的对应者垂直地对准；以及
多个互连件，其将所述第一半导体裸片与所述第二半导体裸片电耦合，其中所述互连件的每一者包含所述第一半导体裸片上的导电垫，且其中所述导电垫具有与所述第一厚度相同的第二厚度，且其中所述导电垫包括与所述第一金属材料相同的第二金属材料。
CN201911252992.6A 2018-12-27 2019-12-09 用于测量半导体装置的方法及系统 Active CN111384030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/233,728 2018-12-27
US16/233,728 US10971409B2 (en) 2018-12-27 2018-12-27 Methods and systems for measuring semiconductor devices

Publications (2)

Publication Number Publication Date
CN111384030A CN111384030A (zh) 2020-07-07
CN111384030B true CN111384030B (zh) 2023-12-12

Family

ID=71122059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911252992.6A Active CN111384030B (zh) 2018-12-27 2019-12-09 用于测量半导体装置的方法及系统

Country Status (2)

Country Link
US (2) US10971409B2 (zh)
CN (1) CN111384030B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971409B2 (en) 2018-12-27 2021-04-06 Micron Technology, Inc. Methods and systems for measuring semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868560A (en) * 1997-03-31 1999-02-09 Mitsubishi Denki Kabushiki Kaisha Reticle, pattern transferred thereby, and correction method
CN102263084A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 半导体芯片及具有堆叠芯片结构的半导体封装
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法
CN107527893A (zh) * 2016-06-22 2017-12-29 南亚科技股份有限公司 半导体芯片与其多芯片封装及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151658B2 (en) * 2003-04-22 2006-12-19 Axcelis Technologies, Inc. High-performance electrostatic clamp comprising a resistive layer, micro-grooves, and dielectric layer
US7741652B2 (en) * 2008-03-07 2010-06-22 Visera Technologies Company Limited Alignment device and application thereof
TWI404175B (zh) * 2009-12-25 2013-08-01 矽品精密工業股份有限公司 具電性連接結構之半導體封裝件及其製法
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
KR102300121B1 (ko) * 2014-10-06 2021-09-09 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
WO2020103025A1 (en) * 2018-11-21 2020-05-28 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding interface
US10971409B2 (en) 2018-12-27 2021-04-06 Micron Technology, Inc. Methods and systems for measuring semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868560A (en) * 1997-03-31 1999-02-09 Mitsubishi Denki Kabushiki Kaisha Reticle, pattern transferred thereby, and correction method
CN102263084A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 半导体芯片及具有堆叠芯片结构的半导体封装
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法
CN107527893A (zh) * 2016-06-22 2017-12-29 南亚科技股份有限公司 半导体芯片与其多芯片封装及其制造方法

Also Published As

Publication number Publication date
CN111384030A (zh) 2020-07-07
US10971409B2 (en) 2021-04-06
US20210225715A1 (en) 2021-07-22
US11984364B2 (en) 2024-05-14
US20200211912A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US20230178498A1 (en) Semiconductor device
US20200152495A1 (en) 3d ic bump height metrology apc
US20210012499A1 (en) Methods and Systems for Detecting Defects in Devices Using X-rays
Sakuma et al. An enhanced thermo-compression bonding process to address warpage in 3D integration of large die on organic substrates
US20230197669A1 (en) Methods and systems for manufacturing semiconductor devices
CN111384030B (zh) 用于测量半导体装置的方法及系统
JP2015520519A (ja) 積層基板を成形するためのフィクスチャ
US11183482B2 (en) Shift control method in manufacture of semiconductor device
US20240153930A1 (en) Semiconductor package, method of bonding workpieces and method of manufacturing semiconductor package
US11410963B2 (en) Methods and systems for manufacturing semiconductor devices
Salahouelhadj et al. Analysis of warpage of a flip-chip BGA package under thermal loading: Finite element modelling and experimental validation
Oswald et al. 2.5 D packaging solution-from concept to platform qualification
Chang et al. A novel metal scheme and bump array design configuration to enhance advanced Si packages CPI reliability performance by using finite element modeling technique
KR102459089B1 (ko) 반도체 패키징 장비 및 이를 이용한 반도체 소자의 제조방법
Gu et al. 3D Measurement Workflow for Packaging Development and Production Control Using High-Resolution 3D X-ray Microscope
US10183858B2 (en) Semiconductor structure and method of manufacturing the same
Kohara et al. Thermal stress analysis of die stacks with fine-pitch IMC interconnections for 3D integration
Dudley et al. Inspection and metrology solutions from TSV through reveal for high volume manufacturing
KR101681632B1 (ko) 평면 소재 접착 방법
Chang et al. A Novel Stacked-via Cu/ELK Interconnection Design Configuration to Enhance Advanced Si Packages Reliability Performance
Jo et al. Improvement of Align-key Recognition Precision by Development of Auto-focus Algorithm
TWM556021U (zh) 封裝裝置及其載板結構
Lee et al. Advanced 2D die placement inspection system for reliable flip chip interconnections based on 3D information of die and substrate by a phase measuring profilometry
JP2005044876A (ja) 半導体装置の製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant