CN111373421A - 具有减少的t门计数的量子电路 - Google Patents

具有减少的t门计数的量子电路 Download PDF

Info

Publication number
CN111373421A
CN111373421A CN201780094725.3A CN201780094725A CN111373421A CN 111373421 A CN111373421 A CN 111373421A CN 201780094725 A CN201780094725 A CN 201780094725A CN 111373421 A CN111373421 A CN 111373421A
Authority
CN
China
Prior art keywords
qubit
control
gate
logical
qubits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780094725.3A
Other languages
English (en)
Other versions
CN111373421B (zh
Inventor
C.吉德尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to CN202311654959.2A priority Critical patent/CN117808107A/zh
Publication of CN111373421A publication Critical patent/CN111373421A/zh
Application granted granted Critical
Publication of CN111373421B publication Critical patent/CN111373421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)

Abstract

用于产生具有低的T门计数的量子电路的方法、系统和装置。在一个方面，一种用于在两个控制量子位上执行临时逻辑与运算的方法包括以下动作：获取处于A态的辅助量子位；计算两个控制量子位的逻辑与，并将计算的逻辑与存储在辅助量子位的态中，包括用两个控制量子位的逻辑与替换辅助量子位的A态；保持存储两个控制的逻辑与的辅助量子位直到第一条件被满足；以及当第一条件被满足时，擦除辅助量子位。

Description

具有减少的T门计数的量子电路
背景技术
量子电路是用于量子计算的模型，在其中计算是一系列的量子逻辑门-对n-量子位(n-qubit)寄存器的可逆变换。
发明内容
本说明书的主题涉及用于生产量子电路的技术，例如诸如具有低的T门计数(count)的量子电路。
一般来说，本说明书中描述的主题的一个创新方面可以以一种用于在两个控制量子位和目标量子位上执行临时Toffoli(托菲利)量子逻辑门的方法来实施，该方法包括：获取处于A态的辅助量子位；计算两个控制量子位的逻辑与(logical-AND)并将计算的逻辑与存储在辅助量子位的态中，包括用两个控制量子位的逻辑与替换辅助量子位的A态；在(i)存储两个控制量子位的逻辑与的辅助量子位和(ii)目标量子位之间应用CNOT量子逻辑门，辅助量子位充当CNOT量子逻辑门的控制量子位；提供存储两个控制量子位的逻辑与的辅助量子位作为一个或多个附加运算的资源；反计算(uncomputing)两个控制量子位的逻辑与，包括通过用A态替换存储两个控制量子位的计算的逻辑与的辅助量子位的态来恢复辅助量子位的A态；以及提供处于恢复的A态的辅助量子位作为一个或多个附加运算的资源。
前述和其他实施方式可以各自可选地单独或组合地包括以下特征中的一个或多个。在一些实施方式中，提供处于A态的辅助量子位作为一个或多个附加运算的资源包括提供处于A态的辅助量子位以执行T门。
在一些实施方式中，该方法用于在两个控制量子位和目标量子位上执行第一临时Toffoli量子逻辑门，其中，提供处于恢复的A态的辅助量子位作为一个或多个附加运算的资源包括提供处于恢复的A态的辅助量子位以对两个控制量子位和目标量子位执行第二临时Toffoli量子逻辑门。
在一些实施方式中，计算两个控制量子位的逻辑与以及反计算两个控制量子位的逻辑与包括执行六个T门。
在一些实施方式中，计算两个控制量子位的逻辑与以及将计算的逻辑与存储在辅助量子位的态中包括：在处于|A>态的辅助量子位和第一控制量子位之间应用CNOT门；将T门的厄米共轭(Hermitian conjugate)应用于辅助量子位；在辅助量子位和第二控制量子位之间应用CNOT门；将T门应用于辅助量子位；在辅助量子位和第一控制量子位之间应用CNOT门；将T门的厄米共轭应用于辅助量子位；以及将哈达玛门(Hadamard gate)应用于辅助量子位，以将两个控制量子位的逻辑与存储在辅助量子位的态中。
在一些实施方式中，该方法还包括将S门应用于存储两个控制量子位的逻辑与的辅助量子位。
在一些实施方式中，通过用A态替换存储两个控制量子位的计算的逻辑与的辅助量子位的态来恢复辅助量子位的A态包括：将哈达玛门应用于存储两个控制量子位的逻辑与的辅助量子位；将T门应用于辅助量子位；在辅助量子位和第一控制量子位之间应用CNOT门；将T门的厄米共轭应用于辅助量子位；在辅助量子位和第二控制量子位之间应用CNOT门；将T门应用于辅助量子位；以及在辅助量子位和第一控制量子位之间应用CNOT门，以使辅助量子位处于|A>态。
在一些实施方式中，该方法还包括将S门应用于辅助量子位。
一般来说，本说明书中描述的主题的另一创新方面可以以一种用于在两个控制量子位上执行临时逻辑与运算的方法来实施，该方法包括：获取处于A态的辅助量子位；计算两个控制量子位的逻辑与并且将计算的逻辑与存储在辅助量子位的态中，包括用两个控制量子位的逻辑与替换辅助量子位的A态；保持存储两个控制的逻辑与的辅助量子位直到第一条件被满足；以及当第一条件被满足时擦除辅助量子位。
前述和其他实施方式可以各自可选地单独或组合地包括以下特征中的一个或多个。在一些实施方式中，保持存储两个控制的逻辑与的辅助量子位直到第一条件被满足包括提供存储两个控制量子位的逻辑与的辅助量子位作为一个或多个附加运算的资源。
在一些实施方式中，一个或多个附加运算包括否则将以两个控制量子位为条件的运算。
在一些实施方式中，当第一条件被满足时擦除辅助量子位包括当已经执行了一个或多个附加运算时擦除辅助量子位。
在一些实施方式中，擦除辅助量子位包括将辅助量子位转变为独立于两个控制量子位的态且不会导致两个控制量子位退相干的态。
在一些实施方式中，擦除辅助量子位包括应用测量和校正过程。
在一些实施方式中，测量和校正过程包括：将哈达玛量子逻辑门应用于辅助量子位；测量辅助量子位以生成测量结果；响应于确定生成的测量结果指示两个控制量子位都ON，应用CZ门。
在一些实施方式中，测量和校正过程包括Clifford(克利福德)运算。
在一些实施方式中，该方法还包括通过将不受控制的S门应用于辅助量子位来校正相位误差。
在一些实施方式中，计算两个控制量子位的逻辑与包括应用三个T门，可选地近乎并行地应用三个T门。
本说明书中描述的主题可以以特定方式实施，以便实现以下优点中的一个或多个。
当前描述的公开表示在利用低的T门计数合成量子电路方面对现有技术的显著且广泛适用的改进。
例如，对于使用以往已知方法而产生的量子电路，加法运算通常具有8n+O(1)的T计数(T-count)，其中n表示电路在其上操作的量子位的数量。对于使用当前公开的技术所生产的量子电路，加法运算的T计数减半到4n+O(1)。具体而言，当前公开的技术包括被称为临时与门(AND gate)的构造，该构造使用四个T门将两个量子位的逻辑与存储到辅助量子位中，并使用零个T门在以后擦除辅助量子位。当优化T计数时，临时与门可以是有用的工具，并且可以应用于整数算法、模算法、旋转合成、量子傅立叶变换、Shor(肖尔)算法、Grover oracle(格罗弗预言)和许多其他电路。此外，因为T门在基于表面码的量子计算的成本中占主导地位，并且临时与门可广泛应用，所以公开的构造表示量子计算的预计成本的显著降低。
此外，当前公开的技术还包括T计数为8n+O(1)的n位受控加法器电路构造，并且临时加法器可以以与普通加法器相同的成本计算，但可以保留其结果直到随后在不使用T门的情况下被反计算。
本说明书的主题的一个或多个实施方式的细节在附图和下面的描述中阐述。本主题的其他特征、方面和优点将从说明书、附图和权利要求中变得显而易见。
附图说明
图1是Toffoli构造的示例性电路表示。
图2描绘了用于实施临时Toffoli门和逻辑与运算的示例性系统。
图3是用于在两个控制量子位和目标量子位上间接执行Toffoli门的示例性过程的流程图。
图4是用于在两个控制量子位和目标量子位上间接执行Toffoli门的示例性量子电路的图示。
图5是用于在两个控制量子位和目标量子位上间接执行多个Toffoli门的示例性量子电路的图示。
图6是用于在两个控制量子位上执行临时逻辑与运算的示例性过程的流程图。
图7是用于在两个控制量子位上执行临时逻辑与运算的示例性量子电路的图示。
图8是用于在两个控制量子位上对临时逻辑与运算进行反计算的示例性量子电路的图示。
图9是T计数为4的改进的加法器构造的每位构建块的图示。
图10是T计数为16的5位加法器的图示。
具体实施方式
表面码(surface code)是量子纠错码，其可以在量子位的二维(2D)最近邻阵列上操作，并且实现大约1％的阈值误差率。这使得表面码很可能成为未来纠错量子计算机的体系架构中的组件，因为具有最近邻连接的量子位的2D阵列可以使用许多量子位技术来实施，并且其他已知的纠错码具有更低的阈值或者需要更强的连接性。
表面码的一个缺点是它没有廉价机制来应用非Clifford运算，诸如围绕布洛赫球面(Bloch sphere)的Z轴执行45度旋转的T门。相反，T门是通过提取和消耗
Figure BDA0002404392530000041
态来执行的。消耗|A>态以执行T门是简单的，但是提取|A>态具有显著的成本。因为T门对于表面码而言非常昂贵，而表面码很可能是未来量子计算机的组件，所以减少量子电路用来执行某些量子计算运算的T门数量可能是有利的。
本说明书描述了可以在量子设备上的量子电路中实施的方法和构造，用于改善执行将随后被第二Toffoli门反计算的第一Toffoli门所需的T门数量。第一Toffoli门是通过以干净的辅助量子位为目标，然后使用辅助量子位切换预定目标来间接执行的。如果辅助量子位将被提供作为额外运算的资源，则其不会被反计算和重新计算。如果T门用于计算或反计算|A>态，则|A>态被通过或恢复。通过测量辅助量子位和应用经典控制运算(这里也描述为测量和校正过程)来反计算辅助量子位。
在本说明书中，初始化辅助量子位被称为“计算控制的逻辑与(logical-AND)”，反计算辅助量子位被称为“擦除逻辑与”，这两者的组合被称为“临时与门(temporary ANDgate)”。
示例的Toffoli构造
图1是Toffoli构造的电路表示100。Toffoli门是一种通用可逆量子逻辑门。Toffoli门作用于三个量子位。如果前两个量子位处于态|1>，则Toffoli门102翻转第三个量子位的态，否则使其不变。在图1中，Toffoli门102作用于由三条平行的水平线104、106和108表示的三个量子位。在图1中，量子位104和106表示控制量子位，并且量子位108表示目标量子位。可以使用构造110来实施Toffoli门。构造110包括八个Clifford门—受控非(CNOT)门(例如CNOT门112)和哈达玛(Hadamard)门(例如哈达玛门114)。扩展的电路表示110包括七个T门(例如T门116和118)。
在不允许构造110涉及其他量子位或与其他运算共享工作的假设下，该构造以往被认为是最佳的。否则，可以优化此构造。例如，在N个相邻的Toffoli门共享相同控制量子位的情况下，多个Toffoli门可以由N-1个CNOT门和一个Toffoli门替换。因此，共享相同控制的N个相邻的Toffoli门的T计数是0·N+O(1)，其中，边际的T计数(marginal T-count)是零，因为每个附加的Toffoli可以用搭建根Toffoli的CNOT替换。
相邻的Toffoli门具有相同的控制量子位可能是不常见的，然而第一Toffoli随后被第二匹配Toffoli反计算可能是常见的，也就是说，第一Toffoli门的效果是临时的。当这种情况发生时，在以上参考图1所示的构造的控制量子位上的三个T门可以省略。在某些情况下，这可能引入相位误差。然而，第二Toffoli门可以在反计算态置换(statepermutation)的同时反计算这些误差。
基于参考图1所描述的Toffoli门构造，n位量子加法器可以包含2n+O(1)个Toffoli门，这又意味着14n+O(1)的原生(native)T计数。然而，在加法器的前半部分中，几乎所有的Toffoli门都被后半部分中的Toffoli门反计算。这允许省略Toffoli门的控制上的T门，将它们的T计数从7减少到4，并将加法的T计数减少到8n+O(1)。即使Toffoli不与反计算其效果的第二Toffoli配对，它仍然可以通过使用辅助量子位、测量和有条件的修正运算来执行T计数为4的Toffoli。
硬件示例
图2描绘了用于实施临时Toffoli门和逻辑与运算的示例性系统200。系统200是在处于一个或多个位置的一个或多个量子计算设备或经典计算机上实施为量子或经典计算机程序的系统的示例，其中可以实施下面描述的系统、组件和技术。
系统200包括与一个或多个经典处理器204进行数据通信的量子计算设备202。量子计算设备202包括用于执行量子计算的组件。例如，量子计算设备202包括量子系统206、控制设备208和T工厂(T factory)210。量子系统206包括一个或多个多级量子子系统，例如量子位的寄存器。在一些实施方式中，多级量子子系统可以是超导量子位，例如Gmon量子位。系统100利用的多级量子子系统的类型可以变化。例如，在一些情况下，包括附接到一个或多个超导量子位(例如，Gmon或Xmon量子位)的一个或多个谐振器可能是方便的。在其他情况下，可以使用离子阱、光子器件或超导腔(利用其可以在不需要量子位的情况下准备态)。实现多级量子子系统的其他示例包括磁通门量子位、硅量子点或磷杂质量子位。
量子电路可以被构造并且经由耦接到多个控制设备208的多条控制线应用于量子系统206中包括的量子位的寄存器。对量子位的寄存器操作的示例控制设备208包括量子逻辑门或量子逻辑门的电路，例如哈达玛门、受控非(CNOT)门、受控相位门或T门。在一些实施方式中，T门可以存储在量子计算设备202中包括的一个或多个T工厂210中。
控制设备208还可以包括测量设备，例如读出谐振器。经由测量设备获取的测量结果可以提供给经典处理器204用于处理和分析。
重复使用|A>态的方法
本公开的一个创新方面描述了一种通过间接而不是直接执行Toffoli来改善单个Toffoli门的T计数的构造。
图3是用于在两个控制量子位和目标量子位上间接执行Toffoli门的示例过程300的流程图。为方便起见，过程300将被描述为由与处于一个或多个位置的一个或多个经典计算设备通信的量子计算设备来执行。例如，根据本说明书适当编程的图2的系统200可以执行过程300。
系统获取处于A态的辅助量子位(步骤302)。
系统计算两个控制量子位的逻辑与，并通过用两个控制量子位的逻辑与替换辅助量子位的A态，将计算的逻辑与存储在辅助量子位的态中(步骤304)。为了计算两个控制量子位的逻辑与，并且将计算的逻辑与存储在辅助量子位的态中，系统可以首先在处于|A>态的辅助量子位和第一控制量子位之间应用CNOT门。然后系统可以将T门的厄米共轭应用于辅助量子位。然后系统可以在辅助量子位和第二控制量子位之间应用CNOT门。然后系统可以将T门应用于辅助量子位。然后系统可以在辅助量子位和第一控制量子位之间应用CNOT门。然后系统可以将T门的厄米共轭应用于辅助量子位。然后系统可以将哈达玛门应用于辅助量子位，以将两个控制量子位的逻辑与存储在辅助量子位的态中。下面参考图4示出了计算两个控制量子位的逻辑与并且将计算的逻辑与存储在辅助量子位的态中的示例电路表示。
在一些实施方式中，在步骤304中执行的计算可能引入相位误差。这种相位误差可以通过将受控S量子逻辑门应用于两个控制量子位来校正。将受控S门S＝diag(1，eiπ/2)应用于两个控制量子位的效果是在两个控制都开启(on)的情况下将相位因子i应用于计算基准态的幅度。由于步骤304的输出是其态指示是否两个控制量子位都开启的量子位，所以两个控制量子位上的受控S门可以用存储两个控制量子位的逻辑与的辅助量子位上的不受控S门来替换。
系统在(i)存储两个控制量子位的逻辑与的辅助量子位和(ii)目标量子位之间应用CNOT量子逻辑门，辅助量子位充当CNOT量子逻辑门的控制量子位(步骤306)。
系统提供存储两个控制量子位的逻辑与的辅助量子位作为一个或多个附加运算的资源(步骤308)。
系统反计算两个控制量子位的逻辑与，并通过用A态替换存储两个控制量子位的计算的逻辑与的辅助量子位的态来恢复辅助量子位的A态(步骤310)。
例如，系统可以将哈达玛门应用于存储两个控制量子位的逻辑与的辅助量子位。然后系统可以将T门应用于辅助量子位。然后系统可以在辅助量子位和第一控制量子位之间应用CNOT门。然后系统可以将T门的厄米共轭应用于辅助量子位。然后系统可以在辅助量子位和第二控制量子位之间应用CNOT门。然后系统可以将T门应用于辅助量子位。然后系统可以在辅助量子位和第一控制量子位之间应用CNOT门，以使辅助量子位处于|A>态。下面参考图4示出了反计算两个控制量子位的逻辑与并且恢复辅助量子位的A态的示例电路表示。
在系统在以上参考步骤304描述的逻辑与的计算期间应用S门的情况下，系统可以在将第一哈达玛门应用于存储两个控制量子位的逻辑与的辅助量子位之前应用S门的厄米伴随(Hermitian adjoint)。
系统提供处于恢复的A态的辅助量子位作为一个或多个附加运算的资源(步骤312)。例如，系统可以提供处于A态的辅助量子位来执行T门。
在一些实施方式中，过程300的第一次迭代可以用于在两个第一控制量子位和第一目标量子位上执行第一临时Toffoli量子逻辑门。然后系统可以提供处于恢复的A态的辅助量子位作为在两个第二控制量子位和第二目标量子位上的过程300的第二次迭代的资源。
图4是用于在两个控制量子位和目标量子位上间接执行Toffoli门402的示例量子电路的图示400，如以上参考图3的过程300所述。在图示400中，水平线406表示两个控制量子位中的第一控制量子位。水平线404表示两个控制量子位中的第二控制量子位。水平线408表示目标量子位。
为了在两个控制量子位404、406和目标量子位408上执行Toffoli门402，获取处于A态410的由水平线409表示的辅助量子位。例如，辅助量子位409可以以0态准备。哈达玛门和T门可以应用于处于0态的辅助量子位，以获取A态。
计算444两个控制量子位404、406的逻辑与，并且将其存储在辅助量子位409的态中。这包括：在处于|A>态的辅助量子位409和第一控制量子位406之间应用CNOT门412，将T门414的厄米共轭应用于对辅助量子位409，在辅助量子位409和第二控制量子位404之间应用CNOT门416，将T门418应用于辅助量子位409，在辅助量子位409和第一控制量子位406之间应用CNOT门420，将T门422的厄米共轭应用于辅助量子位409，以及将哈达玛门424应用于辅助量子位409。
CNOT量子逻辑门426被应用于(i)存储两个控制量子位404、406的逻辑与的辅助量子位409，以及(ii)目标量子位408，辅助量子位409充当CNOT量子逻辑门426的控制量子位。
反计算446两个控制量子位404、406的逻辑与。这包括：将哈达玛门428应用于存储两个控制量子位404、406的逻辑与的辅助量子位409，将T门430应用于辅助量子位409，在辅助量子位409和第一控制量子位406之间应用CNOT门432，将T门434的厄米共轭应用于辅助量子位409，在辅助量子位409和第二控制量子位404之间应用CNOT门436，将T门438应用于辅助量子位409，以及在辅助量子位409和第一控制量子位406之间应用CONT门440。通过应用T门442的厄米共轭和哈达玛门448，辅助量子位409可以返回到0态。
参考图3和图4描述的间接Toffoli构造看上去T计数为8。然而，电路中的最后一个T门442是不必要的。事实上，在某些情况下，它可能是非常有害的。通过移除T门442和随后的哈达玛门448，Toffoli门的T计数从8减少到7。此外，使辅助量子位处于|A>态，其可以在别处被消耗用以执行T门。这将Toffoli门的净T计数改善为6。
这种优化构造可以应用于多个量子电路。例如，在初始Toffoli门随后被第二Toffoli门反计算的电路中，这种优化可能是有用的。作为为第一Toffoli门计算和反计算辅助量子位，然后为第二Toffoli门重新计算和重新反计算辅助量子位的替换，可以保持辅助量子位直到第二Toffoli门被反计算。如图5所示，这将该对的T计数从12减半到6。
图5是使用辅助量子位514在两个控制量子位504、506和目标量子位508上计算和反计算多个Toffoli门502的示例量子电路的图示500。如图示500所示，保持辅助量子位直到Toffoli门512被反计算将得到净T计数为6。许多电路涉及计算Toffoli且随后又反计算Toffoli，例如由于加法运算而导致。以往，人们认为每个Toffoli门的T计数为4，因此这对Toffoli门的T计数为8。图3和图4中描述的过程和构造将该对的T计数从8减少到6。
构造临时与(temporary AND)
图6是用于在两个控制量子位上执行临时逻辑与运算的示例过程600的流程图。为方便起见，过程600将被描述为由与处于一个或多个位置的一个或多个经典计算设备通信的量子计算设备执行。例如，根据本说明书适当编程，图2的系统200可以执行过程600。
系统获取处于A态的辅助量子位(步骤602)。
系统计算两个控制量子位的逻辑与，并通过用两个控制量子位的逻辑与来替换辅助量子位的A态将计算的逻辑与存储在辅助量子位的态中(步骤604)。在一些实施方式中，为了校正任何引入的相位误差，系统还可以将不受控S门应用于辅助量子位。如以上参考图3所述的，计算两个控制量子位的逻辑与包括应用三个T门，可选地近乎并行地应用三个T门。
系统保持存储两个控制的逻辑与的辅助量子位直到第一条件被满足(步骤606)。在一些实施方式中，保持存储两个控制量子位的逻辑与的辅助量子位可以包括提供辅助量子位作为一个或多个附加运算的资源，例如，否则将以两个控制量子位为条件的运算。
当第一条件被满足时，系统擦除辅助量子位(步骤608)。例如，当已经执行了以上参考步骤606描述的一个或多个附加运算时，系统可以擦除辅助量子位。在一些实施方式中，擦除辅助量子位可以包括将辅助量子位转变为独立于两个控制量子位的态且不会导致两个控制量子位退相干的态。
为了擦除辅助量子位，系统可以应用包括一个或多个Clifford运算(没有T计数)的测量和校正过程，而不是使用用于计算辅助量子位的过程的镜像来反计算辅助量子位。通过以明显执行反计算的过程开始，例如，如以上参考图3所述的，该过程可以被改动以生成测量和校正过程。图3中描述的反计算过程包括Toffoli门，其清除辅助量子位，因为辅助量子位是用Toffoli门计算的并且Toffoli门是它们自己的逆。由于被清除的辅助量子位最终被丢弃，因此可以在Toffoli门之后但在丢弃它之前对其应用哈达玛门和测量。然后，在Toffoli门上哈达玛可能会被跳过，变换为CCZ运算。CCZ可以被重新排列，使得辅助量子位是一个控制量子位，这是可能的，因为CCZ的控制量子位和目标量子位是可以互换的。最后，可以调用延迟测量原理(deferred measurement principle)来跳过CCZ的测量，将量子控制变成经典控制。也就是说，为了执行测量和校正过程，系统可以将哈达玛量子逻辑门应用于辅助量子位，测量辅助量子位以生成测量结果，并分析生成的测量结果。响应于确定生成的测量结果指示两个控制量子位都是开启(ON)的，系统可以将CZ门应用于控制量子位。
图7是用于在两个控制量子位702、704上执行临时逻辑与运算701的示例量子电路的图示700。如图700所示，逻辑与门的计算被绘制为从两个控制垂直出现然后向右延伸的辅助量子位导线708。
执行临时逻辑与运算701包括获取处于A态的辅助量子位706，在第一控制量子位702和辅助量子位706之间应用CNOT门710，在第二控制量子位704和辅助量子位706之间应用CNOT门712，在第一控制量子位702、第二控制量子位704和辅助量子位706(其顺序无关紧要)之间应用两个CNOT门714，将T门716、718的厄米共轭应用于第一控制量子位702和第二控制量子位704，并且将T门720应用于辅助量子位706(T门716、718、720可以近乎并行地应用)，在第一控制量子位702、第二控制量子位704和辅助量子位706(其顺序无关紧要)之间应用两个CNOT门722，将哈达玛门724应用于辅助量子位706，并且可选地，将S门726应用于辅助量子位706。因此，运算701的T计数为4(包括准备辅助量子位706的A态所需的T门)。
图8是用于在两个控制量子位802、804上反计算临时逻辑与运算801的示例量子电路的图示800。如图800所示，逻辑与门802的反计算被绘制为从左侧进入然后垂直合并到创建它的两个控制量子位802、804中的辅助量子位导线808。
反计算临时逻辑与运算801包括执行测量和校正过程。将哈达玛门810应用于辅助量子位806。测量812辅助量子位806。如果从测量操作812生成的测量结果指示两个控制量子位802、804都是开启(ON)的，则将CZ门814应用于控制量子位802、804。运算801的T计数为零。
应用
上述过程和构造可用于改善几个量子电路的复杂性。例如，诸如Cuccaro加法器的已知加法器构造包含许多Toffoli门，这些门随后被另一Toffoli反计算。当前描述的过程和构造并没有从根本上改变这种已知加法器的结构。因此，可以使用上述临时与门构造来合成基于临时Toffoli门的改善的加法器构造，将加法器的T计数减半。
图9示出T计数为4的改善的加法器构造的每位构建块900。构建块900可以用作执行加法的行波进位方法的一部分，并且可以通过将构建块900的n个副本嵌套在彼此内部来构造n位加法器。计算进位位框902表示三个输入位ck、ik、tk的多数(majority)的计算，也就是说三个位的总和是不是会导致进位到下一位k+1，并且将计算的多数存储到将馈入下一位的k+1加法器的新导线中。反计算进位位框904表示在计算进位位框902中计算的多数(majority)的逆运算，以及用于确保如果输入位开启则输出位已被切换的运算。
图10是通过平铺(tiling)图9所示的每位构建块900来构造的T计数为16的5位加法器的图示。由于对应的低位没有进位输入，因此电路已被优化以省略那部分。此外，由于高位没有进位输出，因此也已被优化以省略那部分。对应于输入寄存器的位被标记为i0、i1、i2、i3、i4。目标位被标记为t0、t1、t2、t3、t4。在执行电路之后，目标位被修改，使得目标寄存器的新值是输入寄存器和目标寄存器的旧值之和，例如，(t+i)1。
用于改善的加法器构造的构建块900可以被修改，使得一旦进位信号到达第一控制位，由加法器计算的总和就可供使用，而不是需要等待反计算完成。这可以在加法将要被反计算时将它的T计数减半。作为使用4n+O(1)个T门来计算加法，然后使用4n+O(1)个以上的T门来反计算加法的替换，利用单个加法计算的中间态。
此外，在某些情况下，加法可以以控制量子位为条件，例如，以Shor’s算法执行的加法。在某些情况下，受控加法构造可以具有的T计数为21n+O(1)。使用当前描述的临时与门构造可以将其改善为8n+O(1)。
当前描述的临时与门也可以应用于其他运算。例如，临时与运算对于将相位旋转近乎同时应用于多个量子位是有用的。假设以
Figure BDA0002404392530000121
态(相位梯度态)准备的b位辅助寄存器G，使用上述加法器构造将寄存器Q加到G中会引起相位反冲，该相位反冲将运算
Figure BDA0002404392530000122
应用于Q。Grad运算相当于对于Q中的每个量子位，将相位门
Figure BDA0002404392530000123
应用于位置处于k的量子位。由于一些量子傅立叶变换电路涉及Grad的有条件使用，所以可以使用临时与运算来改善这些电路的T计数。
在某些情况下，可以估计因式分解2000位的数字可能需要27个小时和2x 1012个提取的|A>态。这个时间估计基于的是T深度为1的每个Toffoli，并且|A>态计数估计基于的是T计数为7的Toffoli门。当前描述的过程和构造减少了量子计算成本的许多现有估计，改善了量子计算的计算效率。例如，因为Shor算法受加法成本的支配，所以当前描述的技术将用于因式分解2000位的数字的T计数和T深度分别乘以4/14和1/3。这将估计减少到9小时和6x1011个提取的|A>态。
由受益于更便宜的临时与门的量子设备实施的运算的其他示例包括但不限于：整数比较、整数乘法、递增和计数、一般的整数算术、模算术、将二进制寄存器扩展成一元寄存器、利用通过二进制量子位寄存器索引的目标量子位的运算、通过可计算函数f(即，应用运算)对寄存器进行定相(phasing)、临时置换或Grover算法中的预言(oracle)。
在本说明书中描述的数字和/或量子主题以及数字函数运算和量子运算的实施方式可以实施在数字电子电路中、合适的量子电路或更一般地量子计算系统中、有形体现的数字和/或量子计算机软件或固件中、数字和/或量子计算机硬件中，包括本说明书中公开的构造及其结构等价物中，或者实施在它们中的一个或多个的组合中。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。
本说明书中描述的数字和/或量子主题的实施方式可以实施为一个或多个数字和/或量子计算机程序，即，编码在有形非暂时性存储介质上的数字和/或量子计算机程序指令的一个或多个模块，用于由数据处理装置执行或控制数据处理装置的操作。数字和/或量子计算机存储介质可以是机器可读存储设备、机器可读存储基底、随机或串行存取存储器设备、一个或多个量子位、或者它们中的一个或多个的组合。可替换地或附加地，程序指令可以被编码在能够编码数字和/或量子信息的人工生成的传播信号上，例如，机器生成的电、光或电磁信号，其被生成来编码数字和/或量子信息，以传输到合适的接收器装置，用于由数据处理装置执行。
术语量子信息和量子数据是指由量子系统携带、保存或存储的信息或数据，其中最小的非平凡系统(non-trivial system)是量子位，即，定义量子信息的单位的系统。应当理解，术语“量子位”涵盖在相应的上下文中可以适当地近似为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如，具有两级或更多级的系统。举例来说，这种系统可以包括原子、电子、光子、离子或超导量子位。在许多实施方式中，用基态和第一激发态来识别计算的基准态，然而，应当理解，更高级别的激发态来识别计算的态的其他设置也是可能的。
术语“数据处理装置”是指数字和/或量子数据处理硬件，并且涵盖用于处理数字和/或量子数据的所有种类的装置、设备和机器，举例来说，包括可编程数字处理器、可编程量子处理器、数字计算机、量子计算机、多个数字和量子处理器或计算机、以及它们的组合。该装置还可以是或还可以包括专用逻辑电路，例如，FPGA(现场可编程门阵列)、ASIC(专用集成电路)、或量子模拟器，即，被设计成模拟或产生关于特定量子系统的信息的量子数据处理装置。特别地，量子模拟器是一种不具备执行通用量子计算的能力的专用量子计算机。除了硬件之外，该装置可以可选地包括为数字和/或量子计算机程序创建执行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统或它们中的一个或多个的组合的代码。
也可以被称为或被描述为程序、软件、软件应用、模块、软件模块、脚本或代码的数字计算机程序可以以任何形式的编程语言编写，包括编译或解析语言、或声明性或过程性语言，并且其可以以任何形式部署，包括作为独立程序或作为模块、组件、子例程或适用于数字计算环境的其他单元。也可以被称为被或描述为程序、软件、软件应用、模块、软件模块、脚本或代码的量子计算机程序可以用任何形式的编程语言编写，包括编译或解析语言、或声明性或程序性语言，并被翻译成合适的量子编程语言，或者可以用量子编程语言编写，例如QCL或Quipper。
数字和/或量子计算机程序可以但不需要对应于文件系统中的文件。程序可以存储在保存其他程序或数据的文件的一部分中，例如存储在标记语言文档中的一个或多个脚本，存储在专用于所讨论的程序的单个文件中，或者存储在多个协调文件中，例如存储一个或多个模块、子程序或代码的部分的文件。数字和/或量子计算机程序可以部署为在一个数字或一个量子计算机上执行，或者在位于一个地点或者分布在多个地点并且通过数字和/或量子数据通信网络互连的多个数字和/或量子计算机上执行。量子数据通信网络被理解为可以使用量子系统(例如量子位)传输量子数据的网络。通常，数字数据通信网络不能传输量子数据，然而量子数据通信网络可以传输量子数据和数字数据两者。
本说明书中描述的过程和逻辑流可以由一个或多个可编程数字和/或量子计算机执行，在适当的情况下与一个或多个数字和/或量子处理器一起操作，执行一个或多个数字和/或量子计算机程序，以通过对输入数字和量子数据进行操作并产生输出来执行功能。过程和逻辑流也可以由专用逻辑电路(例如FPGA或ASIC)或者量子模拟器来执行，并且装置也可以被实施为专用逻辑电路(例如FPGA或ASIC)或者量子模拟器，或者由专用逻辑电路或量子模拟器和一个或多个编程的数字和/或量子计算机的组合来执行。
对于一个或多个数字和/或量子计算机的系统来说，“被配置为”执行特定的操作或动作意味着该系统已经在其上安装了软件、固件、硬件或它们的组合，这些软件、固件、硬件或它们的组合通过运行而使得该系统执行这些操作或动作。对于被配置为执行特定操作或动作的一个或多个数字和/或量子计算机程序来说，意味着一个或多个程序包括指令，该指令被数字和/或量子数据处理装置执行时使该装置执行操作或动作。量子计算机可以从数字计算机接收指令，当该指令被量子计算设备执行时，使该装置执行操作或动作。
适合于执行数字和/或量子计算机程序的数字和/或量子计算机可以基于通用或专用数字和/或量子处理器或两者，或任何其他类型的中央数字和/或量子处理单元。通常，中央数字和/或量子处理单元将从只读存储器、随机存取存储器或适合于传输量子数据(例如光子或其组合)的量子系统接收指令和数字和/或量子数据。
数字和/或量子计算机的必不可少的元件是用于执行或运行指令的中央处理单元以及用于存储指令和数字和/或量子数据的一个或多个存储器设备。中央处理单元和存储器可以由专用逻辑电路或量子模拟器补充或并入其中。通常，数字和/或量子计算机还包括一个或多个用于存储数字和/或量子数据的大容量存储设备(例如，适合于存储量子信息的磁、磁光盘、光盘或量子系统)，或可操作地耦接成从该一个或多个大容量存储设备接收数字和/或量子数据或将数字和/或量子数据传送到该一个或多个大容量存储设备或这两者。然而，数字和/或量子计算机可以不需要这种设备。
适合于存储数字和/或量子计算机程序指令和数字和/或量子数据的数字和/或量子计算机可读介质包括所有形式的非易失性数字和/或量子存储器、介质和存储器设备，举例来说包括半导体存储器设备，例如EPROM、EEPROM和闪存设备；磁盘，例如内部硬盘或可移动磁盘；磁光盘；CD-ROM和DVD-ROM；以及量子系统，例如俘获的原子或电子。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的设备，例如光-物质界面，其中光用于传输并且物质用于存储和保护量子数据的诸如叠加或量子相干的量子特征。
本说明书中描述的各种系统的控制或它们的部分可以在数字和/或量子计算机程序产品中实施，该计算机程序产品包括存储在一个或多个非暂时性机器可读存储介质上，并且可以在一个或多个数字和/或量子处理设备上执行的指令。本说明书中描述的系统或它们的部分可以各自实施为装置、方法或系统，其可以包括一个或多个数字和/或量子处理设备和存储器，以存储可执行指令来执行本说明书中描述的操作。
尽管本说明书包含许多具体的实现细节，但这些细节不应被解释为对所要求保护的范围的限制，而是对针对特定实施方式的特征的描述。本说明书中在分离的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合地实施。相反，在单个实施方式的上下文中描述的各种特征也可以分离地或以任何合适的子组合在多个实施方式中实施。此外，尽管特征可以在上面被描述为在某些组合中起作用，甚至最初也是这样要求保护的，但是在某些情况下，来自所要求保护的组合的一个或多个特征可以从该组合中删除，并且所要求保护的组合可以指向子组合或子组合的变体。
类似地，尽管在附图中以特定的顺序描绘了操作，但是这不应该被理解为要求以所示的特定顺序或相继顺序来执行这些操作，或者不应该被理解为要求执行所有示出的操作来获取期望的结果。在某些情况下，多任务和并行处理可能是有利的。而且，上述实施方式中的各种系统模块和组件的分离不应该被理解为在所有实施方式中都需要这种分离，并且应该理解，所描述的程序组件和系统通常可以一起集成在单个软件产品中或者封装到多个软件产品中。
已经描述了主题的特定实施方式。其他实施方式也在以下权利要求的范围内。例如，权利要求中列举的动作可以以不同的顺序执行，并且仍然获取期望的结果。作为一个示例，附图中描绘的过程不一定需要所示的特定顺序或相继顺序来获取期望的结果。在某些情况下，多任务和并行处理可能是有利的。

Claims (20)

1.一种用于在两个控制量子位和目标量子位上执行临时Toffoli量子逻辑门的方法，所述方法包括：
获取处于A态的辅助量子位；
计算所述两个控制量子位的逻辑与，并将计算的逻辑与存储在所述辅助量子位的态中，包括用所述两个控制量子位的逻辑与替换所述辅助量子位的A态；
在(i)存储所述两个控制量子位的逻辑与的所述辅助量子位和(ii)所述目标量子位之间应用CNOT量子逻辑门，所述辅助量子位充当所述CNOT量子逻辑门的控制量子位；
提供存储所述两个控制量子位的逻辑与的所述辅助量子位作为一个或多个附加运算的资源；
反计算所述两个控制量子位的逻辑与，包括通过用A态替换存储所述两个控制量子位的计算的逻辑与的所述辅助量子位的态来恢复所述辅助量子位的A态；以及
提供处于恢复的A态的所述辅助量子位作为一个或多个附加运算的资源。
2.根据权利要求1所述的方法，其中，提供处于A态的所述辅助量子位作为一个或多个附加运算的资源包括提供处于A态的所述辅助量子位以执行T门。
3.根据权利要求1或2所述的方法，其中，所述方法用于在两个控制量子位和目标量子位上执行第一临时Toffoli量子逻辑门，并且其中，提供处于恢复的A态的所述辅助量子位作为一个或多个附加运算的资源包括提供处于恢复的A态的所述辅助量子位以在两个控制量子位和目标量子位上执行第二临时Toffoli量子逻辑门。
4.根据前述权利要求中任一项所述的方法，其中，计算所述两个控制量子位的逻辑与和反计算所述两个控制量子位的逻辑与包括执行六个T门。
5.根据前述权利要求中任一项所述的方法，其中，计算所述两个控制量子位的逻辑与并将计算的逻辑与存储在所述辅助量子位的态中包括：
在处于|A>态的所述辅助量子位和第一控制量子位之间应用CNOT门；
将T门的厄米共轭应用于所述辅助量子位；
在所述辅助量子位和第二控制量子位之间应用CNOT门；
将T门应用于所述辅助量子位；
在所述辅助量子位和所述第一控制量子位之间应用CNOT门；
将T门的厄米共轭应用于所述辅助量子位；以及
将哈达玛门应用于所述辅助量子位，以将所述两个控制量子位的逻辑与存储在所述辅助量子位的态中。
6.根据权利要求5所述的方法，还包括将S门应用于存储所述两个控制量子位的逻辑与的所述辅助量子位。
7.根据前述权利要求中任一项所述的方法，其中，通过用A态替换存储所述两个控制量子位的计算的逻辑与的所述辅助量子位的态来恢复所述辅助量子位的A态包括：
将哈达玛门应用于存储所述两个控制量子位的逻辑与的所述辅助量子位；
将T门应用于所述辅助量子位；
在所述辅助量子位和第一控制量子位之间应用CNOT门；
将T门的厄米共轭应用于所述辅助量子位；
在所述辅助量子位和第二控制量子位之间应用CNOT门；
将T门应用于所述辅助量子位；以及
在所述辅助量子位和所述第一控制量子位之间应用CNOT门，以使所述辅助量子位处于|A>态。
8.根据权利要求7所述的方法，还包括将S门应用于所述辅助量子位。
9.一种量子计算设备，包括：
量子位的寄存器，所述量子位包括两个控制量子位、目标量子位和以初始态准备的辅助量子位；
耦接到所述量子位的寄存器的多条控制线；
耦接到所述多条控制线的多个控制电路，所述多个控制电路被配置为执行前述权利要求中任一项所述的方法。
10.一种用于在两个控制量子位上执行临时逻辑与运算的方法，所述方法包括：
获取处于A态的辅助量子位；
计算两个控制量子位的逻辑与，并将计算的逻辑与存储在所述辅助量子位的态中，包括用所述两个控制量子位的逻辑与替换所述辅助量子位的A态；
保持存储两个控制的逻辑与的所述辅助量子位直到第一条件被满足；以及
当所述第一条件被满足时，擦除所述辅助量子位。
11.根据权利要求10所述的方法，其中，保持存储所述两个控制的逻辑与的所述辅助量子位直到第一条件被满足包括提供存储所述两个控制量子位的逻辑与的所述辅助量子位作为一个或多个附加运算的资源。
12.根据权利要求10或11所述的方法，其中，所述一个或多个附加运算包括否则将以两个控制量子位为条件的运算。
13.根据权利要求10至12中任一项所述的方法，其中，当所述第一条件被满足时擦除所述辅助量子位包括当已经执行了所述一个或多个附加运算时擦除所述辅助量子位。
14.根据权利要求10至13中任一项所述的方法，其中，擦除所述辅助量子位包括将所述辅助转变为独立于两个控制量子位的态且不会导致两个控制量子位退相干的态。
15.根据权利要求10至14中任一项所述的方法，其中，擦除所述辅助量子位包括应用测量和校正过程。
16.根据权利要求15所述的方法，其中，所述测量和校正过程包括：
将哈达玛量子逻辑门应用于所述辅助量子位；
测量所述辅助量子位以生成测量结果；
响应于确定生成的测量结果指示所述两个控制量子位都开启，应用CZ门。
17.根据权利要求15所述的方法，其中，所述测量和校正过程包括Clifford运算。
18.根据前述权利要求中任一项所述的方法，还包括通过将不受控S门应用于所述辅助量子位来校正相位误差。
19.根据前述权利要求中任一项所述的方法，其中，计算所述两个控制量子位的逻辑与包括可选地近乎并行地应用三个T门。
20.一种量子计算设备，包括：
量子位的寄存器，所述量子位包括两个控制量子位、目标量子位和以初始态准备的辅助量子位；
耦接到所述量子位的寄存器的多条控制线；
耦接到所述多条控制线的多个控制电路，所述多个控制电路被配置为执行权利要求10至19中任一项所述的方法。
CN201780094725.3A 2017-09-08 2017-12-20 具有减少的t门计数的量子电路 Active CN111373421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311654959.2A CN117808107A (zh) 2017-09-08 2017-12-20 具有减少的t门计数的量子电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762556163P 2017-09-08 2017-09-08
US62/556,163 2017-09-08
PCT/US2017/067577 WO2019050555A1 (en) 2017-09-08 2017-12-20 QUANTUM CIRCUITS HAVING A NUMBER OF DOORS T REDUCED

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311654959.2A Division CN117808107A (zh) 2017-09-08 2017-12-20 具有减少的t门计数的量子电路

Publications (2)

Publication Number Publication Date
CN111373421A true CN111373421A (zh) 2020-07-03
CN111373421B CN111373421B (zh) 2023-12-26

Family

ID=60972470

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780094725.3A Active CN111373421B (zh) 2017-09-08 2017-12-20 具有减少的t门计数的量子电路
CN202311654959.2A Pending CN117808107A (zh) 2017-09-08 2017-12-20 具有减少的t门计数的量子电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311654959.2A Pending CN117808107A (zh) 2017-09-08 2017-12-20 具有减少的t门计数的量子电路

Country Status (6)

Country Link
US (4) US11042813B2 (zh)
EP (2) EP3679528B1 (zh)
CN (2) CN111373421B (zh)
AU (3) AU2017430470B2 (zh)
CA (2) CA3223406A1 (zh)
WO (1) WO2019050555A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306948A (zh) * 2022-11-29 2023-06-23 北京量子信息科学研究院 量子信息处理装置及量子信息处理方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373421B (zh) * 2017-09-08 2023-12-26 谷歌有限责任公司 具有减少的t门计数的量子电路
US11562277B2 (en) * 2017-12-28 2023-01-24 University Of Maryland, College Park Use of global interactions in efficient quantum circuit constructions
CA3080180A1 (en) 2018-04-17 2019-10-24 Google Llc Methods and apparatus for performing phase operations
US11609751B2 (en) * 2018-12-19 2023-03-21 International Business Machines Corporation Adaptive quantum circuit construction for multiple-controlled-NOT gates
WO2020205612A1 (en) 2019-03-29 2020-10-08 Google Llc Quantum circuit optimization using windowed quantum arithmetic
JP7223174B2 (ja) 2019-06-14 2023-02-15 ザパタ コンピューティング，インコーポレイテッド ロバストな振幅推定のための工学的尤度関数を用いたベイズ推論のためのハイブリッド量子古典コンピュータ
EP4026066A1 (en) * 2019-09-06 2022-07-13 Zapata Computing, Inc. Computer system and method for implementing a conditional reflection operator on a quantum computer
CA3151055C (en) 2019-09-27 2022-08-30 Pierre-luc DALLAIRE-DEMERS Computer systems and methods for computing the ground state of a fermi-hubbard hamiltonian
CA3157270A1 (en) * 2019-11-20 2021-05-27 Pierre-luc DALLAIRE-DEMERS Quantum algorithm and design for a quantum circuit architecture to simulate interacting fermions
CN110929873B (zh) * 2019-12-11 2023-07-04 合肥本源量子计算科技有限责任公司 一种量子程序的处理方法、装置、存储介质和电子装置
CN113222161B (zh) * 2020-01-21 2023-06-02 合肥本源量子计算科技有限责任公司 一种自定义量子逻辑门的实现方法、装置
WO2021247656A1 (en) 2020-06-02 2021-12-09 Zapata Computing, Inc. Realizing controlled rotations by a function of input basis state of a quantum computer
US11625639B2 (en) 2020-09-28 2023-04-11 Beit Inc. Controllable quantum logic gates with measurement and methods for use therewith
US12067458B2 (en) 2020-10-20 2024-08-20 Zapata Computing, Inc. Parameter initialization on quantum computers through domain decomposition
US12093785B2 (en) 2020-11-13 2024-09-17 Amazon Technologies, Inc. High-fidelity measurement of bosonic modes
CN114819168B (zh) * 2021-01-29 2023-08-04 本源量子计算科技（合肥）股份有限公司 一种矩阵特征值的量子比较方法及装置
US11941484B2 (en) 2021-08-04 2024-03-26 Zapata Computing, Inc. Generating non-classical measurements on devices with parameterized time evolution
CN115775029B (zh) * 2021-09-06 2024-07-16 本源量子计算科技（合肥）股份有限公司 量子线路转化方法、装置、介质及电子装置
GB202112879D0 (en) * 2021-09-09 2021-10-27 Univ Surrey Robust quantum computing
CN115809707B (zh) * 2021-09-14 2024-06-14 本源量子计算科技（合肥）股份有限公司 量子比较运算方法、装置、电子装置及基础算术组件
CN115879557B (zh) * 2021-09-28 2024-06-14 本源量子计算科技（合肥）股份有限公司 基于量子线路的数据大小比较方法、装置及量子计算机
CN115879559B (zh) * 2021-09-28 2024-06-14 本源量子计算科技（合肥）股份有限公司 多个量子态之间的等值关系判断方法、装置及量子计算机
CN115879558B (zh) * 2021-09-28 2024-06-14 本源量子计算科技（合肥）股份有限公司 一种多个量子态之间的大小比较方法及装置
CN114399052B (zh) * 2021-12-07 2024-10-18 深圳市福田区南科大量子技术与工程研究院 量子与逻辑门、逆量子与逻辑门及逻辑运算线路生成方法
CN117852659A (zh) * 2022-09-30 2024-04-09 本源量子计算科技（合肥）股份有限公司 量子线路生成方法、装置、存储介质及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288684A1 (en) * 2006-04-25 2007-12-13 Magiq Technologies, Inc. Quantum circuit for quantum state discrimination
JP2008269012A (ja) * 2007-04-16 2008-11-06 Nippon Telegr & Teleph Corp <Ntt> 量子加算演算方法及び量子加算演算装置
US20140118024A1 (en) * 2012-10-26 2014-05-01 Bryan K. Eastin Efficient toffoli state generation from low-fidelity single qubit magic states

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8631367B2 (en) * 2010-12-16 2014-01-14 Northrop Grumman Systems Corporation Methods of increasing fidelity of quantum operations
US9858531B1 (en) * 2013-08-02 2018-01-02 University Of Maryland Fault tolerant scalable modular quantum computer architecture with an enhanced control of multi-mode couplings between trapped ion qubits
US11170317B2 (en) * 2016-03-14 2021-11-09 International Business Machines Corporation Procedure for systematic tune up of crosstalk in a cross-resonance gate and system performing the procedure and using results of the same
US10423887B2 (en) * 2016-11-23 2019-09-24 Microsoft Technology Licensing, Llc Compilation, memory management, and fault localization with ancillas in an unknown state
CN111373421B (zh) * 2017-09-08 2023-12-26 谷歌有限责任公司 具有减少的t门计数的量子电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288684A1 (en) * 2006-04-25 2007-12-13 Magiq Technologies, Inc. Quantum circuit for quantum state discrimination
JP2008269012A (ja) * 2007-04-16 2008-11-06 Nippon Telegr & Teleph Corp <Ntt> 量子加算演算方法及び量子加算演算装置
US20140118024A1 (en) * 2012-10-26 2014-05-01 Bryan K. Eastin Efficient toffoli state generation from low-fidelity single qubit magic states

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306948A (zh) * 2022-11-29 2023-06-23 北京量子信息科学研究院 量子信息处理装置及量子信息处理方法
CN116306948B (zh) * 2022-11-29 2024-08-16 北京量子信息科学研究院 量子信息处理装置及量子信息处理方法

Also Published As

Publication number Publication date
AU2023201235A1 (en) 2023-04-06
AU2021200999B2 (en) 2022-12-01
AU2017430470B2 (en) 2020-11-19
US20240135217A1 (en) 2024-04-25
WO2019050555A1 (en) 2019-03-14
CA3223406A1 (en) 2019-03-14
US11042813B2 (en) 2021-06-22
EP3679528B1 (en) 2021-09-29
US20210035008A1 (en) 2021-02-04
AU2021200999A1 (en) 2021-03-11
AU2017430470A1 (en) 2020-03-19
CN111373421B (zh) 2023-12-26
EP3926552A1 (en) 2021-12-22
US11755942B2 (en) 2023-09-12
US20230134407A1 (en) 2023-05-04
CA3074557A1 (en) 2019-03-14
US11544616B2 (en) 2023-01-03
US20210312315A1 (en) 2021-10-07
CN117808107A (zh) 2024-04-02
EP3679528A1 (en) 2020-07-15
AU2023201235B2 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN111373421B (zh) 具有减少的t门计数的量子电路
AU2023202870B2 (en) Oblivious carry runway registers for performing piecewise additions
Chamberland et al. Fault-tolerant quantum computing in the Pauli or Clifford frame with slow error diagnostics
JP7505055B2 (ja) 量子部分空間展開を使用した誤りの復号
WO2017111937A1 (en) Triangular dual embedding for quantum annealing
CN113330464A (zh) 用于产生ccz和t状态的魔法状态工厂构造
JP2021193570A (ja) 位相演算を行うための方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant