CN115879557B - 基于量子线路的数据大小比较方法、装置及量子计算机 - Google Patents

Abstract

本发明公开了一种基于量子线路的数据大小比较方法、装置及量子计算机，方法包括：获得待比较的数据、数据类型和目标大小关系；根据数据类型，构建用于比较数据之间的目标大小关系的量子线路；运行量子线路，对量子线路包含的目标量子比特进行测量，比较数据之间是否满足目标大小关系。利用本发明实施例，能够发挥量子计算的并行加速优势，实现不同数据之间大小关系的比较，成为其他更复杂的量子算法的基础，并填补相关技术的空白。

Description

基于量子线路的数据大小比较方法、装置及量子计算机

技术领域

本发明属于量子计算技术领域，特别是一种基于量子线路的数据大小比较方法、装置及量子计算机。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。

目前，随着量子计算的不断发展，越来越多的量子算法应运而生。然而，对不同数据之间进行大小关系的比较方面，缺少相应的量子算法，以充分发挥量子计算的并行加速优势，这是一个亟待解决的问题。

发明内容

本发明的目的是提供一种基于量子线路的数据大小比较方法、装置及量子计算机，以解决现有技术中的不足，发挥量子计算的并行加速优势，能够实现不同数据之间大小关系的比较，成为其他更复杂的量子算法的基础，并填补相关技术的空白。

本申请的一个实施例提供了一种基于量子线路的数据大小比较方法，方法包括：

获得待比较的数据、数据类型和目标大小关系；

根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

可选的，所述数据包括:第一数据和第二数据；所述目标大小关系包括：非等值关系和等值关系，所述非等值关系包括：大于关系、小于等于关系、大于等于关系或小于关系。

可选的，所述第一数据和所述第二数据的数据类型均为量子态；

所述根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路，包括：

获取用于存储第一量子态的第一存储比特、存储第二量子态的第二存储比特、存储进位信息的进位比特和用于存储比较结果的辅助比特；

根据所述目标大小关系、所述第一量子态和所述第二量子态的每一位，确定对应的用于生成进位信息的第一量子逻辑门、用于根据进位信息生成比较结果的第二量子逻辑门；

将所述第一量子逻辑门添加到所述第一存储比特、所述第二存储比特和所述进位比特上，将所述第二量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较所述第一量子态和所述第二量子态的所述目标大小关系对应的量子线路。

可选的，所述第一数据和所述第二数据的数据类型为量子态和经典数据；

所述根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路，包括：

获取用于存储第三量子态的第三存储比特、用于存储进位信息的进位比特和用于存储比较结果的辅助比特；

确定所述经典数据的二进制形式，其中，所述二进制形式的长度与第三存储比特位数保持一致；

根据所述目标大小关系和所述二进制形式的每一位，确定对应的用于生成进位信息的第三量子逻辑门、用于根据进位信息生成比较结果的第四量子逻辑门；

将所述第三量子逻辑门添加到所述第三存储比特和所述进位比特上，将所述第四量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较第三量子态与经典数据是否满足所述目标大小关系的量子线路。

可选的，所述对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系，包括：

测量所述辅助比特的量子态，作为所述比较结果；

根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系。

可选的，所述根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系，包括：

如果所述比较结果为|1>态，判断所述第一数据和所述第二数据满足所述目标大小关系；

如果所述比较结果为|0>态，判断所述第一数据和所述第二数据不满足所述目标大小关系。

本申请的又一实施例提供了一种基于量子线路的数据大小比较装置，装置包括：

获得模块，用于获得待比较的数据、数据类型和目标大小关系；

构建模块，用于根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

比较模块，用于运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项所述的方法。

本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项所述的方法。

本申请的又一实施例提供了一种量子计算机操作系统，所述量子计算机操作系统根据上述任一项中所述方法实现基于量子线路的数据大小比较。

本申请的又一实施例提供了一种量子计算机，所述量子计算机包括所述的量子计算机操作系统。

与现有技术相比，本发明提供的一种基于量子线路的数据大小比较方法，首先获得待比较的数据、数据类型和目标大小关系；根据数据类型，构建用于比较数据之间的目标大小关系的量子线路；运行量子线路，对量子线路包含的目标量子比特进行测量，比较数据之间是否满足目标大小关系，从而发挥量子计算的并行加速优势，实现不同数据之间大小关系的比较，成为其他更复杂的量子算法的基础，并填补相关技术的空白。

附图说明

图1为本发明实施例提供的一种基于量子线路的数据大小比较方法的计算机终端的硬件结构框图；

图2为本发明实施例提供的一种基于量子线路的数据大小比较方法的流程示意图；

图3为本发明实施例提供的一种第一量子态与第二量子态的大于关系对应的量子线路示意图；

图4为本发明实施例提供的一种逻辑或门的构造示意图；

图5为本发明实施例提供的一种第一量子态与第二量子态的等值关系对应的量子线路示意图；

图6为本发明实施例提供的另一种第一量子态与第二量子态的等值关系对应的量子线路示意图；

图7为本发明实施例提供的一种第三量子态与经典数据的大于关系对应的量子线路示意图；

图8为本发明实施例提供的一种第三量子态与经典数据的等值关系对应的量子线路示意图；

图9为本发明实施例提供的一种基于量子线路的数据大小比较装置的结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明实施例首先提供了一种基于量子线路的数据大小比较方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。

下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种基于量子线路的数据大小比较方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的基于量子线路的数据大小比较方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。

需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。

在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。

量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。

不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。

一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。

需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；两比特或多比特量子逻辑门，如CNOT门、CR门、CZ门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。

参见图2，图2为本发明实施例提供的一种基于量子线路的数据大小比较方法的流程示意图，可以包括如下步骤：

S201，获得待比较的数据、数据类型和目标大小关系；

具体的，待比较的数据为多个数据，数据类型包括：量子态和经典数据。以两个数据为例，待比较的数据可以包括:第一数据和第二数据，具体可以为：第一量子态和第二量子态；第三量子态和经典数据，经典数据例如为整数。

其中，量子态即量子比特的逻辑状态，在量子算法(或称量子程序)中可用二进制表示，例如，一组量子比特为q₁、q₂、q₃，表示第1位、第2位、第3位量子比特，从高位到低位排序为q₃q₂q₁，该组量子比特对应的量子态是该组量子比特对应的本征态的叠加，该组量子比特对应的本征态共有2的量子比特总数次方个，即8个本征态(确定的状态)：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个本征态的位与量子比特对应一致，如|000>态，000从高位到低位对应q₃q₂q₁，|>为狄拉克符号。

以单个量子比特说明，单个量子比特的逻辑状态可能处于|0>态、|1>态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为/>其中，a和b为表示量子态振幅(概率幅)的复数,振幅的模平方|a|²和|b|²分别表示|0>态、|1>态的概率，|a|²+|b|²＝1。简言之，量子态是各本征态组成的叠加态，当其它本征态的概率为0时，即处于唯一确定的本征态。

具体的，目标大小关系是指用户想要确定的大小关系，包括：非等值关系和等值关系，非等值关系可以包括：大于关系、小于等于关系、大于等于关系或小于关系。例如，用户想要确定量子态与经典数据的关系是否是大于关系，如量子态是否大于经典数据(而不关心其他)，则目标大小关系可设为大于关系。

S202，根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

具体的，为了利用量子计算实现数据之间关于目标大小关系的比较，可以通过构建相应功能的量子线路进行实现。

一，以数据类型均为量子态、数据为第一数据和第二数据为例，第一数据设为第一量子态，第二数据设为第二量子态，一种构建方式可以如下：

A1，获取用于存储第一量子态的第一存储比特、存储第二量子态的第二存储比特、存储进位信息的进位比特和用于存储比较结果的辅助比特；

其中，第一存储比特设有n位:q[1]、q[2]、…、q[n]，对应存储第一量子态：|i₁>、|i₂>、…、|i_n>；其中，n为正整数；

第二存储比特设有(n+m)位：p[1]、p[2]、…、p[n]、…、p[n+m]，对应存储第二量子态：|j₁>、|j₂>、…、|j_n>、…、|j_n+m>；其中，m为非负整数；

进位比特用于存储第一量子态每一位与第二量子态每一位比较后的进位信息，设有n位：a[1]、a[2]、…、a[n]，进位信息具体存储在对应量子态：|a₁>、|a₂>、…、|a_n>，从最低位开始比较，若第一量子态的一位与第二量子态的对应位满足目标大小关系，则得到进位信息为1，否则为0；

辅助比特用于存储第一量子态与第二量子态是否满足目标大小关系的比较结果，可设1位：q[cmp]，判断结果具体存储在对应量子态|c>中。

需要说明的是，进位比特和辅助比特的初始量子态可设为|0>态。

A2，根据所述目标大小关系、所述第一量子态和所述第二量子态的每一位，确定对应的用于生成进位信息的第一量子逻辑门、用于根据进位信息生成比较结果的第二量子逻辑门；

对于非等值关系，例如为大于关系：

a₁:对于所述第一量子态的第一位|i₁>、所述第二量子态的第一位|j₁>，确定作用于所述|i₁>对应的第一存储比特、所述|j₁>对应的第二存储比特、第一个进位比特位的第一量子逻辑门为虚控CNOT门；

其中，虚控CNOT门的作用为：在|j₁>＝|0>时执行CNOT门，即：在|j₁>＝|0>且|i₁>＝|1>(可见|i₁>大于|j₁>)时，将进位比特第一位a[1]的量子态|a₁>由|0>翻转为|1>，从而得到第一位的进位信息1并存储。

b₁:对于所述第一量子态的第k位|i_k>、所述第二量子态的第k位|j_k>，确定作用于|i_k>对应的第一存储比特、|j_k>对应的第二存储比特、第(k-1)个和第k个进位比特位的第一量子逻辑门为虚控OR门、实控Toffoli门；其中，所述k为整数且1＜k＜n；

其中，虚控OR门的作用为：在|j_k>＝|0>时执行OR门，即：|j_k>＝|0>，在|i_k>＝|1>或|a_k-1>＝|1>(第(k-1)位存在进位信息为1)时，将第k位a[k]的量子态|_k>由|0>翻转为|1>，从而得到第k位的进位信息1；

实控Toffoli门的作用为：在|j_k>＝|1>时执行Toffoli门，即：|j_k>＝|1>，在|i_k>＝|1>且|a_k-1>＝|1>时，将第k位a[k]的量子态|a_k>由|0>翻转为|1>，从而得到第k位的进位信息1。

c₁:对于所述第一量子态的第n位|i_n>、所述第二量子态的第n位|j_n>至第(n+m)位|j_n+m>，确定作用于|j_n>至|j_n+m>对应的第二存储比特的第一量子逻辑门为X门，以及作用于|i_n>对应的第一存储比特、|j_n>至|j_n+m>对应的第二存储比特、第(n-1)个和第n个进位比特位的第一量子逻辑门为实控OR门、虚控Toffoli门；

其中，先对第二存储比特p[n]至p[n+m]添加X门，以使对应第二量子态|j_n>至|j_n+m>翻转，添加由p[n]至p[n+m]实控的OR门，即：在|j_n>至|j_n+m>均为|1>态时，执行作用于q[n]、a[n-1]和a[n]的OR门，OR门作用为：在|i_n>＝|1>或|a_n-1>＝|1>时,将第n位a[n]的量子态|a_n>由|0>翻转为|1>，从而得到第n位的进位信息1；

然后,在添加p[n]虚控、p[n+1]至p[n+m]实控的Toffoli门，即：在|j_n>＝|0>、|j_n+1>至|j_n+m>均为|1>时，执行作用于q[n]、a[n-1]和a[n]的Toffoli门，Toffoli门作用为：在|i_n>＝|1>且|a_n-1>＝|1>时,将第n位a[n]的量子态|a_n>由|0>翻转为|1>，从而得到第n位的进位信息1；

可见，如果多出的量子态位|j_n+1>至|j_n+m>至少存在一位为|1>(说明第二量子态一定大于第一量子态)，则经过X门翻转后至少一位变为|0>，从而不执行OR门和Toffoli门，第n位进位信息仍为0，表示无进位；

如果|j_n+1>至|j_n+m>均为|0>，在|j_n>＝|0>时，经过X门翻转均变为|1>，执行OR门；在|j_n>＝|1>时，经过X门翻转后|j_n>变为|0>、|j_n+1>至|j_n+m>均变为|1>，此时执行Toffoli门。进一步的，可以在OR门或Toffoli门执行后，再次在p[n]至p[n+m]上添加X门，实现第二量子态的复原。

d₁:确定用于根据进位信息生成比较结果的、作用于所述第n个进位比特位和所述辅助比特的第二量子逻辑门为CNOT门。其中，在OR门或Toffoli门执行后，添加作用于a[n]和q[cmp]的CNOT门，将a[n]的进位信息存储到q[cmp]中。

对于等值关系，示例性的：

a₂，对于所述第一量子态的第一位|i₁>、所述第二量子态的第一位|j₁〉，确定作用于所述|i₁>对应的第一存储比特q[1]、所述|j₁〉对应的第二存储比特p[1]、第一个进位比特位a[1]的第一量子逻辑门为虚控X门和Toffoli门；

其中，虚控X门的作用为：在|j₁〉＝|0〉且|i₁〉＝|0〉时执行X门，即：在|j₁〉＝|0〉且|i₁〉＝|0>(可见|i₁〉等于|j₁>)时，将进位比特第一位a[1]的量子态|a₁>由|0>翻转为|1>，从而得到第一位的进位信息1并存储；

Toffoli门的作用为：在|j_k>＝|1>且|i_k>＝|1>时，将a[1]的量子态|a₁>由|0>翻转为|1>，从而得到第k位的进位信息1。

b₂，对于所述第一量子态的第k位|i_k>、所述第二量子态的第k位|j_k>，确定作用于|i_k>对应的第一存储比特q[k]、|j_k>对应的第二存储比特p[k]、第(k-1)个进位比特位a[k-1]和第k个进位比特a[k]的第一量子逻辑门为虚控CNOT门、实控Toffoli门；其中，所述k为整数且k取值2至n-1，所述n为第一存储比特数量；

其中，虚控CNOT门的作用为：在|j_k>＝|0>且|i_k>＝|0>时执行CNOT门，即：|j_k>＝|0>且|i_k〉＝|0〉，在|a_k-1>＝|1>(第(k-1)位存在进位信息为1)时，将第k位a[k]的量子态|a_k>由|0>翻转为|1>，从而得到第k位的进位信息1；

实控Toffoli门的作用为：在|j_k>＝|1>时执行Toffoli门，即：|j_k>＝|1>，在|i_k>＝|1>且|a_k-1>＝|1>(第(k-1)位存在进位信息为1)时，将第k位a[k]的量子态|a_k>由|0>翻转为|1>，从而得到第k位的进位信息1。

c₂，对于所述第一量子态的第n位|i_n>、所述第二量子态的第n位|j_n>至第(n+m)位|j_n+m>，确定由|i_n>对应的第一存储比特q[n]、|j_n>至|j_n+m>对应的第二存储比特p[n]至p[n+m]虚控的、作用于第(n-1)个进位比特位a[n-1]和第n个进位比特位a[n]的第一量子逻辑门为CNOT门，以及由|j_n〉对应的第二存储比特p[n]实控、由|j_n+1>至|j_n+m>对应的第二存储比特p[n+1]至p[n+m]虚控的、作用于|i_n>对应的第一存储比特q[n]、第(n-1)个进位比特位a[n-1]和第n个进位比特位a[n]的Toffoli门；其中，所述m为非负整数；

其中，在|i_n>＝|0>且|j_n>至|j_n+m>均为|0>态时执行CNOT门，CNOT门作用为：在|a_n-1>＝|1>时,将第n位a[n]的量子态|a_n>由|0>翻转为|1>，从而得到第n位的进位信息1；

在|j_n>＝|1>、|j_n+1>至|j_n+m>均为|0>态时执行Toffoli门，Toffoli门作用为：在|i_n>＝|1>且|a_n-1〉＝|1>时,将第n位a[n]的量子态|a_n>由|0>翻转为|1>，从而得到第n位的进位信息1；

可见，如果多出的量子态位|j_n+1〉至|j_n+m〉至少存在一位为|1〉(说明第二量子态与第一量子态肯定不相等)，则不执行CNOT门和Toffoli门，第n位进位信息仍为0，表示无进位。

d₂，确定用于根据进位信息生成判断结果的、作用于所述第n个进位比特位和所述辅助比特的第二量子逻辑门为CNOT门。其中，在最后添加作用于a[n]和q[cmp]的CNOT门，将a[n]的进位信息存储到q[cmp]中。

A3，将所述第一量子逻辑门添加到所述第一存储比特、所述第二存储比特和所述进位比特上，将所述第二量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较所述第一量子态和所述第二量子态的所述目标大小关系对应的量子线路。

对于非等值关系：

继续以上述为例，得到一种第一量子态和第二量子态的非等值关系为大于关系时对应的量子线路如图3所示，所示出的量子逻辑门依次为：虚控CNOT门、虚控OR门、实控Toffoli门、X门、实控OR门、虚控Toffoli门、X门、CNOT门。对于第二量子态与第一量子态位数相同即m＝0的情况，此时p[n+m]＝p[n]，去掉量子线路中所示的量子比特p[n+m]及作用于p[n+m]上的X门即可。

对于小于等于关系对应的量子线路，可以在大于关系对应量子线路的基础上，在辅助比特上增加一个第二量子逻辑门X门。

对于大于等于关系对应的量子线路，将大于关系时采用的第一量子逻辑门虚控CNOT门替换为：受p[1]虚控的、作用于a[1]的X门和作用于p[1]、q[1]、a[1]的Toffoli门，其余不变；其中，X门功能为：|j₁>＝|0>时，|i₁〉一定大于等于|j₁〉，将a[1]对应量子态|a₁>由|0>翻转为|1>，从而得到第一位的进位信息1；Toffoli门功能为：|j₁>＝|1>时，在|i₁〉＝|1>时(两者相等)，才将a[1]对应量子态|a₁>由|0〉翻转为|1〉，从而得到第一位的进位信息1，在|i₁>＝|0>时(|i₁〉小于|j₁>)不翻转，第一位的进位信息仍为0，表示无进位。

对于小于关系对应的量子线路，可以在大于等于关系对应线路的基础上，在辅助比特上增加一个第二量子逻辑门X门。

在实际应用中，采用与Toffoli门、OR门、CNOT门或X门等价的量子逻辑门也是合理可行的。其中，OR门的一种构造方式可如图4所示，图中左侧线路依次包括3个X门、1个Toffoli门和2个X门。

对于等值关系：

继续以上述为例，得到一种第一量子态和第二量子态的等值关系对应的量子线路如图5所示，所示出的量子逻辑门依次为：虚控X门、Toffoli门、虚控CNOT门、实控Toffoli门、受控CNOT门、受控Toffoli门和CNOT门，其中，受控包括实控和虚控，实控表示图中受实心对应的量子比特控制，虚控表示图中受空心对应的量子比特控制。对于第二量子态与第一量子态位数相同即m＝0的情况，此时p[n+m]＝p[n]，去掉量子线路中的量子比特p[n+m]即可。

另一种等值关系对应的量子线路可如图6所示。在实际应用中，采用与Toffoli门、CNOT门或X门等价的量子逻辑门也是合理可行的，本申请对此并不限定。

二，以数据类型为量子态和经典数据、数据为第一数据和第二数据为例，第一数据设为第三量子态，第二数据为经典数据，另一种构建方式可以如下：

B1，获取用于存储第三量子态的第三存储比特、用于存储进位信息的进位比特和用于存储比较结果的辅助比特；

示例性的，第三存储比特设有n位:q[1]、q[2]、…、q[n]，对应量子态：|i₁〉、|i₂>、…、|i_n>；其中，n为正整数；

进位比特用于存储第三存储比特的量子态每一位与经典数据的二进制每一位比较后的进位信息，设有n位：a[1]、a[2]、…、a[n]，进位信息具体存储在对应量子态：|a₁>、|a₂>、…、|a_n>中，从最低位开始比较，若量子态的一位与经典数据二进制的对应位满足目标大小关系，则得到进位信息为1，否则为0；

辅助比特用于存储量子态与经典数据是否满足目标大小关系的比较结果，可设1位：q[cmp]，判断结果具体存储在对应量子态|c>中。

需要说明的是，进位比特和辅助比特的初始量子态可设为|0>态。

B2，确定所述经典数据的二进制形式，其中，所述二进制形式的长度与第三存储比特位数保持一致；

以经典数据为整数为例，可以将整数转化为二进制形式，然后将二进制形式的数值反序存放数组t中。其中，二进制形式的长度需要与第三存储比特位数n保持一致。

例如，第三存储比特位数n＝6，整数为22，对应二进制为10110，二进制长度小于n,则将10110用0补齐为010110，并反序存放到t＝[0,1,1,0,1,0]。

B3，根据所述目标大小关系和所述二进制形式的每一位，确定对应的用于生成进位信息的第三量子逻辑门、用于根据进位信息生成比较结果的第四量子逻辑门；

对于不等值关系：

示例性的，对于大于关系，第三量子逻辑门包括：CNOT门、Toffoli门或逻辑OR门，第四量子逻辑门包括：CNOT门，具体确定如下：

若t[1]＝0，对应采用CNOT门，t[1]＝1，对应无操作；其余若t[u]＝0，对应采用逻辑或门(OR门)，t[u]＝1，对应采用Toffoli门,2≤u≤n；

对于小于等于关系，在大于关系的基础上，增加第四量子逻辑门X门；

对于大于等于关系，若t[1]＝0，将大于关系时采用的第三量子逻辑门CNOT门替换为X门，其余不变，若t[1]＝1，采用的量子逻辑门与大于关系时采用的相同；

对于小于关系，在大于等于关系的基础上，增加第四量子逻辑门X门。

对于等值关系：

a₃，对于所述第三存储比特的第一位q[1]、所述进位比特的第一位a[1]，在所述二进制形式的第一位即t[1]为0或1时，确定作用于所述q[1]和所述a[1]的第三量子逻辑门为虚控X门或CNOT门；

其中，虚控X门的作用为：在|i₁〉＝|0>时执行X门，即：在|i₁>＝|0>时，将a[1]的量子态|a₁>由|0>翻转为|1>，从而得到第一位的进位信息1并存储；

CNOT门的作用为：在|i₁〉＝|1>时，将a[1]的量子态|a₁>由|0>翻转为|1>，从而得到第一位的进位信息1并存储。

b₃，对于所述第三存储比特的第v位q[v]、所述进位比特的第(v-1)位a[v-1]和第v位a[v]，在所述二进制形式的第v位即t[v]为0或1时，确定作用于所述q[v]、所述a[v-1]和所述a[v]的第三量子逻辑门为虚控CNOT门或Toffoli门；其中，所述v为整数且v取值2至n，所述n为第三存储比特位数；

其中，虚控CNOT门的作用为：在|i_v>＝|0>时执行CNOT门，即：|i_v〉＝|0〉，在|a_v-1>＝|1>时，将第v位a[v]的量子态|a_v〉由|0>翻转为|1>，从而得到第v位的进位信息1；

Toffoli门的作用为：在|i_v>＝|1>且|a_v-1>＝|1>时，将第v位a[v]的量子态|a_v>由|0>翻转为|1>，从而得到第v位的进位信息1。

c₃，确定用于根据进位信息生成比较结果的、作用于所述进位比特的第n位a[n]和所述辅助比特q[cmp]的第四量子逻辑门为CNOT门。

最后，在虚控CNOT门或Toffoli门执行后，添加作用于a[n]和q[cmp]的CNOT门，将a[n]的进位信息存储到q[cmp]中。

在实际应用中，采用与Toffoli门、CNOT门或X门等价的量子逻辑门也是合理可行的，本申请对此并不限定。

B4，将所述第三量子逻辑门添加到所述第三存储比特和所述进位比特上，将所述第四量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较第三量子态与经典数据是否满足所述目标大小关系的量子线路。

对于不等值关系：

继续以上述为例，对于大于关系，添加方式如下：

对于第三量子逻辑门：若t[1]＝0，将CNOT门添加到第三存储比特的第一位|i₁>和进位比特的第一位|a₁>上，|i₁>为控制比特，|a₁>为受控比特，t[1]＝0，无添加逻辑门；

除t[1]外，对于t[u]＝0或1，将OR门或Toffoli门添加到第三存储比特的第u位|i_u>、进位比特的第u-1位|a_u-1>和第u位|a_u>上，|i_u>、|a_u-1>为控制比特，|a_u>为受控比特，直至t[n]；

对于第四量子逻辑门：在最后添加CNOT门，具体添加到进位比特的最后一位|a_n>和辅助比特位|c>上，|a_n>为控制比特，|c>为受控比特。最终，得到一种量子态与经典数据的大于关系对应的量子线路可如图7所示，进位比特和辅助比特的初始量子态均为|0>态。

另外，对于小于等于关系,其量子线路可以为：在大于关系对应的量子线路基础上，在辅助比特上添加一个第四量子逻辑门X门；

对于大于等于关系，其量子线路可以为：若t[1]＝0，将图7所示t[1]＝0对应的CNOT门替换为添加到进位比特第一位|a₁>上的X门，其余不变；若t[1]＝1，对应的量子线路与图7不变(仅图7中t[1]＝0替换为t[1]＝1)

对于小于关系，其量子线路可以为：在大于等于关系对应的量子线路基础上，在辅助比特上添加一个第四量子逻辑门X门。

在实际应用中，采用与Toffoli门、OR门、CNOT门或X门等价的量子逻辑门也是合理可行的。

对于等值关系：

继续以上述为例，得到一种量子态与经典数据的等值关系对应的量子线路可如图8所示，所示出的量子逻辑门依次为：虚控X门、CNOT门、虚控CNOT门、Toffoli门、虚控CNOT门、Toffoli门和CNOT门。

S203，运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

具体的，可以测量辅助比特的量子态|>，作为比较结果；根据比较结果，判断第一数据和第二数据是否满足目标大小关系。在计算机领域，真值true通常用1表示，示例性的，如果比较结果为|1>态，判断第一数据和所述第二数据满足目标大小关系；如果比较结果为|0>态，判断第一数据和第二数据不满足目标大小关系。

在实际应用中，还可以在上述等值关系对应的量子线路的辅助比特上添加量子逻辑门例如X门，以判断第一数据与第二数据的不等值关系，此时：如果判断结果为|1>态，判断第一数据与第二数据为不等值关系。

对于量子态与经典数据的不等值关系：其中，对于整数二进制长度大于第三存储比特位数n的情况，假设n＝4、整数二进制长度为5，由于4比特的量子态最大表示为|1111>，而5位二进制整数最小为10000，即量子态肯定小于经典数据。此时，对于大于关系、大于等于关系、等值关系，构建的量子线路为空，辅助比特直接输出|0>态，表示量子态与经典数据不满足大于关系、大于等于关系或等值关系；对于小于关系、小于等于关系，构建的量子线路可以为：仅在辅助比特上添加一个X门，其余为空，辅助比特从而输出|1>态，表示量子态与经典数据满足小于关系或小于等于关系。

可见，通过获得待比较的数据、数据类型和目标大小关系；根据数据类型，构建用于比较数据之间的目标大小关系的量子线路；运行量子线路，对量子线路包含的目标量子比特进行测量，比较数据之间是否满足目标大小关系，从而发挥量子计算的并行加速优势，实现不同数据之间大小关系的比较，成为其他更复杂的量子算法的基础，并填补相关技术的空白。

参见图9，图9为本发明实施例提供的一种基于量子线路的数据大小比较装置的结构示意图，与图2所示的流程相对应，所述装置包括：

获得模块901，用于获得待比较的数据、数据类型和目标大小关系；

构建模块902，用于根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

比较模块903，用于运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

具体的，所述数据包括:第一数据和第二数据；所述目标大小关系包括：非等值关系和等值关系，所述非等值关系包括：大于关系、小于等于关系、大于等于关系或小于关系。

具体的，所述第一数据和所述第二数据的数据类型均为量子态；所述构建模块，包括：

第一获取单元，用于获取用于存储第一量子态的第一存储比特、存储第二量子态的第二存储比特、存储进位信息的进位比特和用于存储比较结果的辅助比特；

第一确定单元，用于根据所述目标大小关系、所述第一量子态和所述第二量子态的每一位，确定对应的用于生成进位信息的第一量子逻辑门、用于根据进位信息生成比较结果的第二量子逻辑门；

第一添加单元，用于将所述第一量子逻辑门添加到所述第一存储比特、所述第二存储比特和所述进位比特上，将所述第二量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较所述第一量子态和所述第二量子态的所述目标大小关系对应的量子线路。

具体的，所述第一数据和所述第二数据的数据类型为量子态和经典数据；所述构建模块，包括：

第二获取单元，用于获取用于存储第三量子态的第三存储比特、用于存储进位信息的进位比特和用于存储比较结果的辅助比特；

第二确定单元，用于确定所述经典数据的二进制形式，其中，所述二进制形式的长度与第三存储比特位数保持一致；

第三确定单元，用于根据所述目标大小关系和所述二进制形式的每一位，确定对应的用于生成进位信息的第三量子逻辑门、用于根据进位信息生成比较结果的第四量子逻辑门；

第二添加单元，用于将所述第三量子逻辑门添加到所述第三存储比特和所述进位比特上，将所述第四量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较第三量子态与经典数据是否满足所述目标大小关系的量子线路。

具体的，所述比较模块，包括：

测量单元，用于测量所述辅助比特的量子态，作为所述比较结果；

判断单元，用于根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系。

具体的，所述根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系，包括：

如果所述比较结果为|1>态，判断所述第一数据和所述第二数据满足所述目标大小关系；

如果所述比较结果为|0>态，判断所述第一数据和所述第二数据不满足所述目标大小关系。

可见，通过获得待比较的数据、数据类型和目标大小关系；根据数据类型，构建用于比较数据之间的目标大小关系的量子线路；运行量子线路，对量子线路包含的目标量子比特进行测量，比较数据之间是否满足目标大小关系，从而发挥量子计算的并行加速优势，实现不同数据之间大小关系的比较，成为其他更复杂的量子算法的基础，并填补相关技术的空白。

本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

S1，获得待比较的数据、数据类型和目标大小关系；

S2，根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

S3，运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S1，获得待比较的数据、数据类型和目标大小关系；

S2，根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

S3，运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种基于量子线路的数据大小比较方法，其特征在于，所述方法包括：

获得待比较的数据、数据类型和目标大小关系；

根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系；

其中，所述数据包括:第一数据和第二数据；

当所述第一数据和所述第二数据的数据类型均为量子态时，所述根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路，包括：

获取用于存储第一量子态的第一存储比特、存储第二量子态的第二存储比特、存储进位信息的进位比特和用于存储比较结果的辅助比特；

根据所述目标大小关系、所述第一量子态和所述第二量子态的每一位，确定对应的用于生成进位信息的第一量子逻辑门、用于根据进位信息生成比较结果的第二量子逻辑门；

将所述第一量子逻辑门添加到所述第一存储比特、所述第二存储比特和所述进位比特上，将所述第二量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较所述第一量子态和所述第二量子态的所述目标大小关系对应的量子线路。

2.根据权利要求1所述的方法，其特征在于，所述目标大小关系包括：非等值关系和等值关系，所述非等值关系包括：大于关系、小于等于关系、大于等于关系或小于关系。

3.根据权利要求1所述的方法，其特征在于，当所述第一数据和所述第二数据的数据类型为量子态和经典数据时，所述根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路，还包括：

获取用于存储第三量子态的第三存储比特、用于存储进位信息的进位比特和用于存储比较结果的辅助比特；

确定所述经典数据的二进制形式，其中，所述二进制形式的长度与第三存储比特位数保持一致；

根据所述目标大小关系和所述二进制形式的每一位，确定对应的用于生成进位信息的第三量子逻辑门、用于根据进位信息生成比较结果的第四量子逻辑门；

将所述第三量子逻辑门添加到所述第三存储比特和所述进位比特上，将所述第四量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较第三量子态与经典数据是否满足所述目标大小关系的量子线路。

4.根据权利要求1或3所述的方法，其特征在于，所述对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系，包括：

测量所述辅助比特的量子态，作为所述比较结果；

根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系。

5.根据权利要求4所述的方法，其特征在于，所述根据所述比较结果，判断所述第一数据和所述第二数据是否满足所述目标大小关系，包括：

如果所述比较结果为态，判断所述第一数据和所述第二数据满足所述目标大小关系；

如果所述比较结果为态，判断所述第一数据和所述第二数据不满足所述目标大小关系。

6.一种基于量子线路的数据大小比较装置，其特征在于，所述装置包括：

获得模块，用于获得待比较的数据、数据类型和目标大小关系；

构建模块，用于根据所述数据类型，构建用于比较所述数据之间的目标大小关系的量子线路；

比较模块，用于运行所述量子线路，对所述量子线路包含的目标量子比特进行测量，比较所述数据之间是否满足所述目标大小关系；

其中，所述数据包括:第一数据和第二数据；

当所述第一数据和所述第二数据的数据类型均为量子态时，所述构建模块，包括：

第一获取单元，用于获取用于存储第一量子态的第一存储比特、存储第二量子态的第二存储比特、存储进位信息的进位比特和用于存储比较结果的辅助比特；

第一确定单元，用于根据所述目标大小关系、所述第一量子态和所述第二量子态的每一位，确定对应的用于生成进位信息的第一量子逻辑门、用于根据进位信息生成比较结果的第二量子逻辑门；

第一添加单元，用于将所述第一量子逻辑门添加到所述第一存储比特、所述第二存储比特和所述进位比特上，将所述第二量子逻辑门添加到所述进位比特和所述辅助比特上，得到用于比较所述第一量子态和所述第二量子态的所述目标大小关系对应的量子线路。

7.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至5任一项所述的方法。

8.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至5任一项所述的方法。

9.一种量子计算机操作系统，其特征在于，所述量子计算机操作系统根据权利要求1至5任一项所述的方法实现基于量子线路的数据大小比较。

10.一种量子计算机，其特征在于，所述量子计算机包括权利要求9所述的量子计算机操作系统。