CN111367341A - 一种参考电压产生电路和nand芯片 - Google Patents

Abstract

本发明公开了一种参考电压产生电路和NAND芯片。该参考电压产生电路包括：分压支路和电压维持支路，分压支路的第一控制端与第一控制信号线电连接，第二控制端与第二控制信号线电连接，第一电压端与第一电源电压线电连接，第二电压端与第二电源电压线电连接，第一参考电压输出端与参考电压线电连接；电压维持支路的第三电压端与第一电源电压线电连接，第四电压端与第二电源电压线电连接，第二参考电压输出端与参考电压线电连接，电压维持支路用于维持参考电压线上的电压。本发明减少了参考电压的建立时间，加快了参考电压产生电路的响应时间，具有较强的驱动能力。

Description

一种参考电压产生电路和NAND芯片

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种参考电压产生电路和NAND芯片。

背景技术

随着NAND接口速度越来越快，NV-DDR2和NV-DDR3标准开始应用于NAND存储器。在NV-DDR2和NV-DDR3标准中，为了支持高速数据传输，需要NAND存储系统给NAND芯片提供一个接口参考电压作为NAND芯片接收器的参考电压。

其中，部分NAND存储系统不能提供接口参考电压，为了NAND芯片内部的接收器能正常接收高速数据，需要NAND芯片内部设置参考电压产生电路，用于产生接口参考电压。然而，现有的参考电压产生电路在建立参考电压时，需要从较低的电压开始建立，导致现有技术存在参考电压的建立时间长的问题。

发明内容

本发明提供一种参考电压产生电路和NAND芯片，以减少参考电压的建立时间。

第一方面，本发明实施例提供了一种参考电压产生电路，该参考电压产生电路包括：

分压支路，包括第一控制端、第二控制端、第一电压端、第二电压端和第一参考电压输出端，所述第一控制端与第一控制信号线电连接，所述第二控制端与第二控制信号线电连接，所述第一电压端与第一电源电压线电连接，所述第二电压端与第二电源电压线电连接，所述第一参考电压输出端与参考电压线电连接；

电压维持支路，包括第三电压端、第四电压端和第二参考电压输出端，所述第三电压端与所述第一电源电压线电连接，所述第四电压端与所述第二电源电压线电连接，所述第二参考电压输出端与所述参考电压线电连接，所述电压维持支路用于维持所述参考电压线上的电压。

可选地，所述电压维持支路还包括：

第一晶体管，所述第一晶体管的第一端与所述第三电压端电连接，第二端和控制端均与所述第二参考电压输出端电连接；

第二晶体管，所述第二晶体管的第一端与所述第二参考电压输出端电连接，第二端和控制端均与所述第四电压端电连接。

可选地，所述第一晶体管还包括衬底端，所述第一晶体管的衬底端与第二端电连接；

所述第二晶体管还包括衬底端，所述第二晶体管的衬底端与第二端电连接。

可选地，所述分压支路还包括：

分压单元，所述分压单元的输出端与所述第一参考电压输出端电连接；

第一控制单元，所述第一控制单元的控制端与所述第一控制端电连接，第一端与所述第一电压端电连接，第二端与所述分压单元的第一端电连接；

第二控制单元，所述第二控制单元的控制端与所述第二控制端电连接，第一端与所述分压单元的第二端电连接，第二端与所述第二电压端电连接。

可选地，所述分压单元还包括：

第三晶体管，所述第三晶体管的第一端与所述分压单元的第一端电连接，控制端和第二端均与所述分压单元的输出端电连接；

第四晶体管，所述第四晶体管的第一端与所述分压单元的输出端电连接，控制端和第二端均与所述分压单元的第二端电连接。

可选地，所述分压单元还包括：

第一电阻，所述第一电阻串联连接于所述分压单元的第一端和输出端之间；

第二电阻，所述第二电阻串联连接于所述分压单元的输出端和第二端之间。

可选地，所述第一控制单元还包括第五晶体管，所述第五晶体管的控制端与所述第一控制单元的控制端电连接，第一端与所述第一控制单元的第一端电连接，第二端与所述第一控制单元的第二端电连接；

所述第二控制单元还包括第六晶体管，所述第六晶体管的控制端与所述第二控制单元的控制端电连接，第一端与所述第二控制单元的第一端电连接，第二端与所述第二控制单元的第二端电连接。

可选地，所述第一控制信号线上的电平与所述第二控制信号线上的电平相反；

所述第五晶体管为P型晶体管，所述第六晶体管为N型晶体管。

第二方面，本发明实施例还提供了一种NAND芯片，该NAND芯片包括：

如本发明任意实施例所述的参考电压产生电路；

接收器，包括第一输入端和第二输入端，所述第一输入端与输入信号线电连接，所述第二输入端与所述参考电压产生电路的参考电压线电连接。

本发明实施例通过设置电压维持支路和分压支路并联连接，电压维持支路使得参考电压线上的电压能够维持。与现有技术相比，当分压支路开始工作时，本发明实施例中的第一参考电压输出端的电压无需从较低的电压开始建立，而是从参考电压附近的电压开始建立，从而能够在第一参考电压输出端快速建立参考电压，因此本发明实施例减少了参考电压的建立时间，加快了参考电压产生电路的响应时间，具有较强的驱动能力。

附图说明

图1为本发明实施例提供的一种参考电压产生电路的电路图；

图2为本发明实施例提供的另一种参考电压产生电路的电路图；

图3为本发明实施例提供的又一种参考电压产生电路的电路图；

图4为本发明实施例提供的又一种参考电压产生电路的电路图；

图5为本发明实施例提供的一种NAND芯片的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种参考电压产生电路。图1为本发明实施例提供的一种参考电压产生电路的电路图。该参考电压产生电路可适用于向NAND芯片的NAND接口提供接口参考电压。参见图1，该参考电压产生电路包括：分压支路100和电压维持支路200。分压支路100包括第一控制端101、第二控制端102、第一电压端103、第二电压端104和第一参考电压输出端105。第一控制端101与第一控制信号线300电连接，第二控制端102与第二控制信号线400电连接，第一电压端103与第一电源电压线500电连接，第二电压端104与第二电源电压线600电连接，第一参考电压输出端105与参考电压线700电连接。电压维持支路200包括第三电压端201、第四电压端202和第二参考电压输出端203。第三电压端201与第一电源电压线500电连接，第四电压端202与第二电源电压线600电连接，第二参考电压输出端203与参考电压线700电连接，电压维持支路200用于维持参考电压线700上的电压。

其中，分压支路100和电压维持支路200均连接在第一电源电压线500和第二电源电压线600之间，因此分压支路100和电压维持支路200并联连接，共同向参考电压线700提供参考电压VREFQ。第一控制信号线300和第二控制信号线400例如可以是NAND芯片中的片选信号线，向参考电压产生电路提供片选信号CEB，第一控制信号线300和第二控制信号线400上的电平可以相同，也可以不同，用于控制分压支路100的工作状态。

示例性地，该参考电压产生电路的工作过程为，当第一控制信号线300上的第一电平为高电平，第二控制信号线400上的第二电平为低电平时，分压支路100停止工作，电压维持支路200在第二参考电压输出端203维持参考电压线700上的电压在参考电压VREFQ附近，即电压维持支路200向参考电压线700提供待机电压；当第一控制信号线300上的第一电平为低电平，第二控制信号线400上的第二电平为高电平时，分压支路100在第一参考电压输出端105建立参考电压，并向参考电压线700输出参考电压VREFQ。

本发明实施例通过设置电压维持支路200和分压支路100并联连接，电压维持支路200使得参考电压线700上的参考电压VREFQ能够维持。与现有技术相比，当分压支路100开始工作时，本发明实施例中的第一参考电压输出端105的电压无需从较低的电压开始建立，而是从参考电压VREFQ附近的电压开始建立，从而能够在第一参考电压输出端105快速建立参考电压VREFQ，因此本发明实施例减少了参考电压VREFQ的建立时间，加快了参考电压产生电路的响应时间，具有较强的驱动能力。

图2为本发明实施例提供的另一种参考电压产生电路的电路图。参见图2，在上述各实施例的基础上，可选的，电压维持支路200还包括：第一晶体管M1和第二晶体管M2。第一晶体管M1的第一端与第三电压端201电连接，第二端和控制端均与第二参考电压输出端203电连接；第二晶体管M2的第一端与第二参考电压输出端203电连接，第二端和控制端均与第四电压端202电连接。

其中，本发明实施例设置第一晶体管M1和第二晶体管M2构成了分压电路，向参考电压线700提供待机电压，示例性地，第一晶体管M1和第二晶体管M2的宽长比相同，电压维持支路200的第二参考电压输出端203输出的电压为第一电源电压线500上的电压和第二电源电压线600上的电压差的0.5倍。以及，采用晶体管构成的分压电路与采用电阻构成的分压电路相比，占用芯片的面积更小，原因在于，为了使得电阻构成的分压电路的功耗较小，需要设置的电阻的阻值较大，而大阻值的电阻占用的面积更大。另外，本发明实施例可以通过调节第一晶体管M1和第二晶体管M2的宽长比调节电压维持支路200的静态电流，例如，第一晶体管M1和第二晶体管M2的为倒比管时，电压维持支路200的静态电流在1uA以内，从而降低了参考电压产生电路的功耗。

在上述各实施例的基础上，可选地，第一晶体管M1还包括衬底端，第一晶体管M1的衬底端与第二端电连接；第二晶体管M2还包括衬底端，第二晶体管M2的衬底端与第二端电连接。其中，晶体管的第一端例如可以是晶体管的漏极，晶体管的第二端例如可以是晶体管的源极。本发明实施例将第一晶体管M1的第二端和衬底端电连接，将第二晶体管M2的第二端和衬底端电连接，确保了第一晶体管M1和第二晶体管M2的不会因体效应而引起衬偏效应，进而使得第一晶体管M1和第二晶体管M2的控制端和第二端的电压相等，有利于维持第二参考电压输出端203输出电压的稳定性。

继续参见图2，在上述各实施例的基础上，可选地，分压支路100还包括：分压单元130、第一控制单元110和第二控制单元120。分压单元130的输出端与第一参考电压输出端105电连接。第一控制单元110的控制端与第一控制端101电连接，第一端与第一电压端103电连接，第二端与分压单元130的第一端电连接。第二控制单元120的控制端与第二控制端102电连接，第一端与分压单元130的第二端电连接，第二端与第二电压端104电连接。其中，第一控制单元110例如可以是开关单元，通过第一控制信号线300可以控制第一电源电压线500上的第一电源电压是否能传输至分压单元130；第二控制单元120例如也可以是开关单元，通过第二控制信号线400可以控制第二电源电压线600上的第二电源电压是否能传输至分压单元130。当第一电源电压线500上的第一电源电压传输至分压单元130，且第二电源电压线600上的第二电源电压传输至分压单元130时，分压电路向参考电压线700输出参考电压VREFQ。

需要说明的是，分压单元130的电路结构有多种，下面就其中几种典型的电路结构进行说明，但并非对本发明的限定，在实际应用中可以根据需要进行设定。

图3为本发明实施例提供的又一种参考电压产生电路的电路图。参见图3，在上述各实施例的基础上，可选地，分压单元130还包括：第一电阻R1和第二电阻R2。第一电阻R1串联连接于分压单元130的第一端和输出端之间；第二电阻R2串联连接于分压单元130的输出端和第二端之间。其中，本发明实施例设置第一电阻R1和第二电阻R2构成了分压电路，向参考电压线700提供参考电压VREFQ，示例性地，第一电阻R1和第二电阻R2的阻值相同，分压单元130输出的电压为第一电源电压线500上的电压和第二电源电压线600上的电压差的0.5倍。

图4为本发明实施例提供的又一种参考电压产生电路的电路图。参见图4，在上述各实施例的基础上，可选地，分压单元130还包括：第三晶体管M3和第四晶体管M4。第三晶体管M3的第一端与分压单元130的第一端电连接，控制端和第二端均与分压单元130的输出端电连接。第四晶体管M4的第一端与分压单元130的输出端电连接，控制端和第二端均与分压单元130的第二端电连接。

其中，本发明实施例设置第三晶体管M3和第四晶体管M4构成了分压电路，向参考电压线700提供参考电压VREFQ，示例性地，第三晶体管M3和第四晶体管M4的宽长比相同，第一电源电压线500上的电压为接口电压VSS，第二电源电压线600上的电压为接地电压，分压单元130输出的电压为接口电压VSS的0.5倍。以及，采用晶体管构成的分压电路与采用电阻构成的分压电路相比，占用芯片的面积更小，原因在于，为了使得电阻构成的分压电路的功耗较小，需要设置的电阻的阻值较大，而大阻值的电阻占用的面积更大。

在上述实施例中，可选地，第三晶体管M3和第四晶体管M4的宽长比可以使得第三晶体管M3和第四晶体管M4具有较大的小信号跨导。示例性地，该分压支路100可以在小于200uA的静态电流的偏置条件下产生大于1mS的小信号跨导，实现较大的驱动能力。该分压支路100在非工作状态时断开，不存在静态功耗，从而实现低功耗。因此，本发明实施例在确保低功耗的基础上具有较大的驱动能力。

继续参见图4，在上述各实施例的基础上，可选地，第一控制单元110还包括第五晶体管M5，第五晶体管M5的控制端与第一控制单元110的控制端电连接，第一端与第一控制单元110的第一端电连接，第二端与第一控制单元110的第二端电连接。第二控制单元120还包括第六晶体管M6，第六晶体管M6的控制端与第二控制单元120的控制端电连接，第一端与第二控制单元120的第一端电连接，第二端与第二控制单元120的第二端电连接。

示例性地，该参考电压产生电路的工作过程为，当第一控制信号线300上的第一电平为高电平，第二控制信号线400上的第二电平为低电平时，第五晶体管M5和第六晶体管M6关断，分压支路100停止工作，第一晶体管M1和第二晶体管M2构成了分压电路，向参考电压线700提供待机电压。当第一控制信号线300上的第一电平为低电平，第二控制信号线400上的第二电平为高电平时，第五晶体管M5和第六晶体管M6导通，第三晶体管M3和第四晶体管M4构成了分压电路，分压支路100在第一参考电压输出端105以电压维持支路200提供的待机电压为基础建立参考电压VREFQ，并向参考电压线700输出参考电压VREFQ。

在上述各实施例的基础上，可选地，第一控制信号线300上的电平与第二控制信号线400上的电平相反。第五晶体管M5为P型晶体管，第六晶体管M6为N型晶体管。

本发明实施例还提供了一种NAND芯片。图5为本发明实施例提供的一种NAND芯片的结构示意图。参见图5，该NAND芯片包括：如本发明任意实施例所提供的参考电压产生电路10和接收器20。其中，接收器20包括第一输入端21和第二输入端22，第一输入端21与输入信号线800电连接，第二输入端22与参考电压产生电路10的参考电压线700电连接。

本发明实施例提供的NAND芯片通过在参考电压产生电路10中设置电压维持支路和分压支路并联连接，电压维持支路使得参考电压线700上的电压能够维持。与现有技术相比，当分压支路开始工作时，本发明实施例中的第一参考电压输出端的电压无需从较低的电压开始建立，而是从参考电压VREFQ附近的电压开始建立，从而能够在第一参考电压输出端快速建立参考电压VREFQ，因此本发明实施例减少了参考电压VREFQ的建立时间，加快了参考电压产生电路10的响应时间，具有较强的驱动能力，从而加快了NAND芯片的接口处理速度。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种参考电压产生电路，其特征在于，包括：

分压支路，包括第一控制端、第二控制端、第一电压端、第二电压端和第一参考电压输出端，所述第一控制端与第一控制信号线电连接，所述第二控制端与第二控制信号线电连接，所述第一电压端与第一电源电压线电连接，所述第二电压端与第二电源电压线电连接，所述第一参考电压输出端与参考电压线电连接；

电压维持支路，包括第三电压端、第四电压端和第二参考电压输出端，所述第三电压端与所述第一电源电压线电连接，所述第四电压端与所述第二电源电压线电连接，所述第二参考电压输出端与所述参考电压线电连接，所述电压维持支路用于维持所述参考电压线上的电压。

2.根据权利要求1所述的参考电压产生电路，其特征在于，所述电压维持支路还包括：

第一晶体管，所述第一晶体管的第一端与所述第三电压端电连接，第二端和控制端均与所述第二参考电压输出端电连接；

第二晶体管，所述第二晶体管的第一端与所述第二参考电压输出端电连接，第二端和控制端均与所述第四电压端电连接。

3.根据权利要求2所述的参考电压产生电路，其特征在于，

所述第一晶体管还包括衬底端，所述第一晶体管的衬底端与第二端电连接；

所述第二晶体管还包括衬底端，所述第二晶体管的衬底端与第二端电连接。

4.根据权利要求1所述的参考电压产生电路，其特征在于，所述分压支路还包括：

分压单元，所述分压单元的输出端与所述第一参考电压输出端电连接；

第一控制单元，所述第一控制单元的控制端与所述第一控制端电连接，第一端与所述第一电压端电连接，第二端与所述分压单元的第一端电连接；

第二控制单元，所述第二控制单元的控制端与所述第二控制端电连接，第一端与所述分压单元的第二端电连接，第二端与所述第二电压端电连接。

5.根据权利要求4所述的参考电压产生电路，其特征在于，所述分压单元还包括：

第三晶体管，所述第三晶体管的第一端与所述分压单元的第一端电连接，控制端和第二端均与所述分压单元的输出端电连接；

第四晶体管，所述第四晶体管的第一端与所述分压单元的输出端电连接，控制端和第二端均与所述分压单元的第二端电连接。

6.根据权利要求4所述的参考电压产生电路，其特征在于，所述分压单元还包括：

第一电阻，所述第一电阻串联连接于所述分压单元的第一端和输出端之间；

第二电阻，所述第二电阻串联连接于所述分压单元的输出端和第二端之间。

7.根据权利要求4所述的参考电压产生电路，其特征在于，

所述第一控制单元还包括第五晶体管，所述第五晶体管的控制端与所述第一控制单元的控制端电连接，第一端与所述第一控制单元的第一端电连接，第二端与所述第一控制单元的第二端电连接；

所述第二控制单元还包括第六晶体管，所述第六晶体管的控制端与所述第二控制单元的控制端电连接，第一端与所述第二控制单元的第一端电连接，第二端与所述第二控制单元的第二端电连接。

8.根据权利要求7所述的参考电压产生电路，其特征在于，

所述第一控制信号线上的电平与所述第二控制信号线上的电平相反；

所述第五晶体管为P型晶体管，所述第六晶体管为N型晶体管。

9.一种NAND芯片，其特征在于，包括：

如权利要求1-8任一项所述的参考电压产生电路；

接收器，包括第一输入端和第二输入端，所述第一输入端与输入信号线电连接，所述第二输入端与所述参考电压产生电路的参考电压线电连接。

Images