CN111366259A - 一种可重构的全数字温度传感器及测温方法 - Google Patents
一种可重构的全数字温度传感器及测温方法 Download PDFInfo
- Publication number
- CN111366259A CN111366259A CN201811601319.4A CN201811601319A CN111366259A CN 111366259 A CN111366259 A CN 111366259A CN 201811601319 A CN201811601319 A CN 201811601319A CN 111366259 A CN111366259 A CN 111366259A
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos
- leakage
- reconfigurable
- temperature sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
本发明涉及一种可重构的全数字温度传感器及测温方法。一种可重构的全数字温度传感器,包括一个与非门和K个延时单元;与非门包括两个输入端和一个输出端,其中一个输入端用于外接启动控制信号;K个延时单元和与非门串联连接,且第一个延时单元的输入端连接到与非门的输出端,最后一个延时单元的输出端连接到与非门的另外一个输入端,形成环形振荡器结构;每个延时单元包括一个基于漏电的反相器和一个施密特触发器,且基于漏电的反相器的输出端与施密特触发器的输入端相连。本发明还公开了一种使用可重构的全数字温度传感器的测温方法。本发明能在数字供电下正常工作,并且抗干扰能力强、占用面积小。
Description
技术领域
本发明是关于温度传感器领域,特别涉及一种片上可重构的全数字温度传感器及测温方法。
背景技术
随着CMOS工艺节点进一步缩小,芯片功能越来越复杂,集成度越来越高,随之带来的芯片发热问题也越来越严重。因此在先进工艺下SoC、处理器以及DRAM等设计中片上热管理必不可少。在片上热管理应用中,往往需要在多个位置检测温度,并且放置位置大多在复杂数字模块周边,因此所采用的温度传感器需要具有面积小、抗干扰能力强、成本低的特点。
传统CMOS温度传感器大多采用寄生三极管作为感温器件,能够获得高精度和高线性度,如图1所示,BJT(双极结型晶体管)发射极基准电压VBE与温度线性负相关,两个BJT的发射极基准电压△VBE与温度线性正相关,取参考电压VREF=VBE+α×△VBE,与温度无关。对图1中两个BJT的发射极基准电压△VBE进行放大,并经过数模转换输出VPTAT与VREF的比值,数值越大则温度也越大(PTAT:proportional to absolute temperature),具体可参考图2。该类传统CMOS温度传感器,工作电压往往需要大于1V,并且面积较大、设计复杂,并不适合片上热管理中多点数字集成。因此,研究高精度、小面积、低电压、低成本的全数字温度传感器成为行业热点和难点。
采用电阻做感温器件的温度传感器,可参考图3,该类型的传感器虽然能在低电压下工作,电阻与温度的关系是非线性的,因此还需要额外的电路进行数字拟合,导致设计复杂度增高而且占用片上面积大。
基于热电效应的片上温度传感器,可参考图4,利用热电势和温度的关系来检测的温度,该类型的传感器虽然能在低于1V的电压下工作且占用面积小,但因为需要很大的工作电流,导致存在功耗高、本身发热等问题。
现有的全MOS温度传感器,可参考图5,利用由于MOS管温度特性,将温度转换为延时,该类型的传感器虽然能满足小面积、低电压的要求,但由于MOS工艺参数的非线性,以及电源电压对电路延时的干扰,导致精度不足,另外,现有方案大多还是采用模拟的方法设计,不利于工艺迁移。
发明内容
本发明的主要目的在于克服现有技术中的不足,提供一种能在数字供电下正常工作,并且抗干扰能力强、占用面积小的可重构的全数字温度传感器及其使用方法。为解决上述技术问题,本发明的解决方案是:
本发明提供一种可重构的全数字温度传感器,包括一个与非门和K个延时单元;与非门包括两个输入端和一个输出端,其中一个输入端用于外接启动控制信号;K个延时单元和与非门串联连接,且第一个延时单元的输入端连接到与非门的输出端,最后一个延时单元的输出端连接到与非门的另外一个输入端,形成环形振荡器结构;每个延时单元包括一个基于漏电的反相器和一个施密特触发器,且基于漏电的反相器的输出端与施密特触发器的输入端相连。
所述基于漏电的反相器包括N级PMOS和N级NMOS:前一级PMOS的漏极与后一级PMOS的源极相连,第1级PMOS的源极连接到VDD、第1级PMOS的栅极连接VP信号端,第2级到第N级PMOS的栅极连接到VIN1信号端;前一级NMOS的漏极与后一级NMOS的源极相连,第1级NMOS的源极接地、第1级NMOS的栅极连接VN信号端,第2级到第N级NMOS的栅极连接到VIN1信号端;第N级PMOS的漏极与第N级NMOS的漏极相连;所述VP信号端、VIN1信号端以及VN信号端接入高低电平信号以控制PMOS或NMOS的通断。
上述电路可工作在PMOS漏电模式或NMOS漏电模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值。所述P型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为高电平时,则基于漏电的反相器的第1级PMOS工作在漏电状态。所述N型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为低电平时,则基于漏电的反相器的第1级NMOS工作在漏电状态。
所述施密特触发器存在高电平和低电平两个阈值电压,可以分别针对NMOS漏电模式和PMOS漏电模式分别设计阈值,使两种模式下电源灵敏度得到最佳优化。
所述施密特触发器包括四个PMOS和和四个NMOS,其中四个PMOS为:第一PMOS、第二PMOS、第三PMOS、第四PMOS;四个NMOS为:第一NMOS、第二NMOS、第三NMOS、第四NMOS;第一PMOS、第二PMOS、第一NMOS、第二NMOS的栅极连接到基于漏电的反相器的输出端作为输入,第一PMOS的源极连接到VDD,第一NMOS的源极接地,第一PMOS和第二PMOS之间、第一NMOS和第二NMOS之间通过漏源连接,所述漏源连接即源极和漏极连接,第二PMOS和第二NMOS之间通过漏极与漏极相连;第四PMOS、第四NMOS之间漏极与漏极相连、栅极与栅极相连,第四PMOS的源极连接到VDD,第四NMOS的源极接地,且第四PMOS、第四NMOS的漏极连接到VOUT信号端作为输出,第四PMOS、第四NMOS的栅极连接到第二PMOS、第二NMOS的漏极;第三PMOS、第三NMOS的栅极共接到第四PMOS、第四NMOS的栅极与第二PMOS、第二NMOS的漏极,第三PMOS的漏极接地、第三PMOS的源极连接到第一PMOS的漏极和第二PMOS的源极,第三NMOS的漏极连接VDD、第三NMOS的源极连接到第二NMOS的源极和第一NMOS的漏极。
所述可重构的全数字温度传感器能够分别通过VP、VN控制第1级PMOS和第1级NMOS的工作状态,从而控制电路的漏电工作状态:当VP、VN均为低电平时,则工作在NMOS漏电模式;当VP、VN均为高电平时,则工作在PMOS漏电模式。
MOS管漏电(Ioff)和温度(T)成指数关系。而上述可重构的全数字温度传感器由延时单元构成的新型环形振荡器结构构成,因为MOS管漏电流(Ioff)和温度成指数关系,而在环形振荡器中漏电流与输出频率也成指数关系,因此根据公式可以导出输出频率到温度的指数关系,能够使用频率来检测温度并实现数字输出。
基于漏电的反相器中的第2级到第N级PMOS和NMOS构成等效反相器,N为大于1的整数,且综合芯片面积、寄生电容及漏电影响的综合评估取值,使得第1级PMOS和/或NMOS的漏电占主导地位以精确测量。
作为进一步改进,所述延时单元中基于漏电的反相器和施密特触发器中的NMOS和PMOS的阈值电压通过调整器件栅极尺寸、制造工艺分别调整,使得PMOS或NMOS模式下电源灵敏度得到优化。
作为进一步改进,所述可重构的全数字温度传感器中的每级延时单元的VP端相连、VN端相连,且VP和VN信号连接到同一根信号线。
本发明还提供一种测温方法,利用所述可重构的全数字温度传感器进行温度测量。
该方法包括,控制所述可重构的全数字温度传感器在P型模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值;所述P型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为高电平时,则基于漏电的反相器的第1级PMOS工作在漏电状态;或控制所述可重构的全数字温度传感器在N型模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值;所述N型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为低电平时,则基于漏电的反相器的第1级NMOS工作在漏电状态。
上述可重构的全数字温度传感器进行测温的原理,采用在P型模式下的电路工作原理为:根据测量需求,控制VP、VN均为高电平VDD,则第1级N型MOS管导通、第1级P型MOS管断开且工作在漏电模式,若VIN1为高电平VDD,通过等效反相器后立即输出低电平GND,施密触发器立即输出低电平GND;若VIN1为低电平GND,则通过等效反相器后VIN2因第一级P型MOS管漏电作用,逐渐充电电位升高;当VIN2达到施密特触发器高电平阈值VTH时,施密特触发器输出VOUT翻转,输出高电平VDD。
同理,采用在N型模式下的电路工作原理为:根据测量需求,控制VP、VN均为低电平GND,则第1级P型MOS管导通、第1级N型MOS管断开且工作在漏电模式,若VIN1为高电平VDD,通过等效反相器后VIN2因第一级N型MOS管漏电作用,逐渐放电电位降低;当VIN2达到施密特触发器低电平阈值VTL时,施密特触发器输出VOUT翻转,输出低电平GND;若VIN1为低电平GND,则通过等效反相器后立即输出高电平VDD,施密触发器立即输出高电平VDD。
由此可见,在延时单元中,延时单元的延时主要由MOS管的漏电决定,而由于MOS管的漏电和温度的强相关性,从而环形振荡器的输出频率也相应和温度强相关,因此,能够利用环形振荡器的输出频率来检测温度变化。
与现有技术相比,本发明的有益效果是:
1、本发明满足在-40℃~125℃温度范围内,利用环形振荡器实现温度-漏电-频率转换,简化设计复杂度并实现高精度(误差小于2℃),并且实现在小于1V的数字供电下正常工作。
2、本发明所提供的温度传感器电路设计实用性强且可重构结构能够实现电路面积可控,且简化了现有数字温度传感器的控制信号线,仅需要几根信号线即可达到控制电路的目的,减少了电路的复杂度和芯片占用面积。
3、相比于现有技术,本发明功耗低,能实现μW级的低功耗要求,减小传感器本身的发热,不存在老化问题。
4、本发明可重构设计,可通过简单数字控制实现不同工作模式,解决了电压灵敏度的问题,从而减小工艺偏差和电压影响,提高电路鲁棒性、测温精度和设计可靠性。
5、本发明克服了反相器阈值单一、没有滞回控制、易受外部干扰的缺点,通过施密特触发器构成的延时单元极大地增强了电路的抗干扰能力,只有当外部干扰电压超出高电平阈值与低电平阈值的范围才可能发生误判。
6、本发明兼顾NMOS漏电和PMOS漏电两种工作模式,通过设定不同的高电平阈值与低电平阈值使得VDD变化导致的漏电变化和阈值变化最大限度地抵消,提高了测温的灵敏性。
附图说明
图1为现有技术示意图。
图2为现有技术示意图。
图3为现有技术示意图。
图4为现有技术示意图。
图5为现有技术示意图。
图6为可重构的全数字温度传感器电路原理图。
图7为延时单元示意图。
图8为延时单元内部电路图。
图9为基于漏电的反相器电路图。
图10为施密特触发器原理图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述:
如图6所示的一种可重构的全数字温度传感器,包括一个与非门和若干个延时单元;与非门包括两个输入端和一个输出端,其中一个输入端用于外接启动控制信号;若干个延时单元和与非门串联连接,且第一个延时单元的输入端连接到与非门的输出端,最后一个延时单元的输出端连接到与非门的另外一个输入端,形成环形振荡器结构。
在一些实施例中,如图7,每个延时单元包括一个基于漏电的反相器与一个施密特触发器,且基于漏电的反相器的输出端与施密特触发器的输入端相连。其中基于漏电的反相器包含三个输入信号端口:VP、VN和VIN。在一些实施例中,VP与VN能够通过一条信号线控制,则基于漏电的等效反相器的输入端仅需要两条控制线:VIN与VP/N。
在一些实施例中,每个延时单元的内部电路如图8所示,其所包含的基于漏电的反相器如图9所示,施密特触发器如图10所示。
如图9所示,基于漏电的反相器包括N级PMOS和N级NMOS:前一级PMOS的漏极与后一级PMOS的源极相连,第1级PMOS(MP_1)的源极连接到VDD、栅极连接VP信号线端,第2级到第N级PMOS(MP_2到MP_N)的栅极连接到VIN1信号线端;前一级NMOS的漏极与后一级NMOS的源极相连,第1级NMOS(MN_1)的源极接地、栅极连接VN信号线端,第2级到第N级NMOS的栅极(MN_2到MN_N)连接到VIN1信号线端;第N级PMOS(MP_N)的漏极与第N级NMOS(MN_N)的漏极相连且作为该反相器的输出端,该输出端即为施密特触发器的输入端VIN2。
如图10所示,施密特触发器包括四个PMOS(MP1、MP2、MP3、MP4)和四个NMOS(MN1、MN2、MN3、MN4),其中MP1、MP2、MN1、MN2的栅极连接到基于漏电的反相器的输出端作为输入VIN2,MP1的源极连接到VDD,MN1的源极接地,MP1与MP2之间、MN1与MN2之间均通过漏源连接,MP2、MN2之间通过漏极与漏极相连;MP4、MN4之间漏极与漏极相连、栅极与栅极相连,MP4的源极连接到VDD,MN4的源极接地,且MP4、MN4的漏极连接到VOUT信号线作为输出,MP4、MN4的栅极通过信号线连接到MP2、MN2的漏极;MP3、MN3的栅极共接到连接MP4、MN4栅极与MP2、MN2漏极的信号线上,MP3的漏极接地、源极连接到MP1的漏极和MP2的源极,MP3的漏极连接VDD、源极连接到MN2的源极和MN1的漏极。
在延时单元中,可以通过VP、VN信号段的信号控制基于漏电的反相器中第1级PMOS和第1级NMOS的工作状态使电路处于NMOS漏电和PMOS漏电两种工作模式下,因此可以分别针对NMOS漏电和PMOS漏电两种模式分别设计阈值,使得两种模式下电源灵敏度都优化到最佳。
相对于现有的温度传感器中的单个阈值,因为延时单元中的施密特触发器包含低电平阈值电压VTL和高电平阈值电压VTH,当外界存在干扰时,只要干扰电压不高于VTH或不低于VTL则延时单元均不会受到干扰而误触发,从而增强电路的抗干扰性。
在一些实施例中,可重构的全数字温度传感器通过控制第1级PMOS(图9中的MP_1)和第1级NMOS(图9中的MN_1)以控制电路的漏电工作模式:当VP、VN均为低电平时,则工作在NMOS漏电模式;当VP、VN均为高电平时,则工作在PMOS漏电模式。
MOS管漏电(Ioff)和温度(T)成指数关系,具体为:
其中,α1、α2对于某一特定芯片是常量。而上述可重构的全数字温度传感器由延时单元构成的新型环形振荡器结构构成,因为MOS管漏电流(Ioff)和温度成指数关系,而在环形振荡器中漏电流与输出频率也成指数关系,因此根据公式可以导出输出频率到温度的指数关系,能够使用频率来检测温度并实现数字输出。
在一些实施例中,所述基于漏电的反相器中的第2级到第N级PMOS和NMOS构成等效反相器,N为大于1的整数,且综合芯片面积、寄生电容及漏电影响的综合评估取值,使得第1级PMOS和/或NMOS的漏电占主导地位以精确测量。
在一些实施例中,所述可重构的全数字温度传感器中的每级延时单元的VP信号线相连、VN信号线相连,且VP和VN信号能够通过一根信号线控制。
本发明还提供一种可重构的测温方法,利用所述可重构的全数字温度传感器进行温度测量。
在一些实施例中,控制所述可重构的全数字温度传感器在P型模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值;所述P型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为高电平VDD时,则基于漏电的反相器的第1级PMOS工作在漏电状态。
在一些实施例中,控制所述可重构的全数字温度传感器在N型模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值;所述N型模式是指:在可重构的全数字温度传感器中,控制VP、VN均为低电平GND时,则基于漏电的反相器的第1级NMOS工作在漏电状态。
上述可重构的全数字温度传感器进行测温的原理,采用在P型模式下的电路工作原理为:根据测量需求,控制VP、VN均为高电平VDD,则第1级N型MOS管导通、第1级P型MOS管断开且工作在漏电模式,若VIN1为高电平VDD,通过等效反相器后立即输出低电平GND,施密触发器立即输出低电平GND;若VIN1为低电平GND,则通过等效反相器后VIN2因第一级P型MOS管漏电作用,逐渐充电电位升高;当VIN2达到施密特触发器高电平阈值VTH时,施密特触发器输出VOUT翻转,输出高电平VDD。
同理,采用在N型模式下的电路工作原理为:根据测量需求,控制VP、VN均为低电平GND,则第1级P型MOS管导通、第1级N型MOS管断开且工作在漏电模式,若VIN1为高电平VDD,通过等效反相器后VIN2因第一级N型MOS管漏电作用,逐渐放电电位降低;当VIN2达到施密特触发器低电平阈值VTL时,施密特触发器输出VOUT翻转,输出低电平GND;若VIN1为低电平GND,则通过等效反相器后立即输出高电平VDD,施密触发器立即输出高电平VDD。
上述方案中延时单元的设计简单,具有面积小、抗干扰能力强的突出特点,用户可以根据需求选择延时单元的数量重构温度传感器电路,灵活性强且支持全数字设计,大大简化设计复杂度。对于环形振荡器输出频率测量,也只需要参考时钟以及计数器即可实现,并且对于多点温度监控,多个温度传感模块可以共用频率测量电路,从而进一步减小面积。
最后,需要注意的是,以上列举的仅是本发明的具体实施例。显然,本发明不限于以上实施例,还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形,均应认为是本发明的保护范围。
Claims (6)
1.一种可重构的全数字温度传感器,其特征在于,包括一个与非门和K个延时单元;与非门包括两个输入端和一个输出端,其中一个输入端用于外接启动控制信号;K个延时单元和与非门串联连接,且第一个延时单元的输入端连接到与非门的输出端,最后一个延时单元的输出端连接到与非门的另外一个输入端,形成环形振荡器结构;
每个延时单元包括一个基于漏电的反相器与一个施密特触发器,且基于漏电的反相器的输出端与施密特触发器的输入端相连;
所述基于漏电的反相器包括N级PMOS和N级NMOS:
前一级PMOS的漏极与后一级PMOS的源极相连,第1级PMOS的源极连接到VDD、栅极连接VP信号端,第2级到第N级PMOS的栅极连接到VIN1信号端;前一级NMOS的漏极与后一级NMOS的源极相连,第1级NMOS的源极接地、栅极连接VN信号端,第2级到第N级NMOS的栅极连接到VIN1信号端;第N级PMOS的漏极与第N级NMOS的漏极相连。
2.根据权利要求1所述的一种可重构的全数字温度传感器,其特征在于,所述施密特触发器包括四个PMOS和四个NMOS,其中第一PMOS、第二PMOS、第一NMOS、第二NMOS的栅极连接到基于漏电的反相器的输出端作为输入,第一PMOS的源极连接到VDD,第一NMOS的源极接地,第一PMOS和第二PMOS之间、第一NMOS和第二NMOS之间通过漏源连接,第二PMOS和第二NMOS之间通过漏极与漏极相连;第四PMOS、第四NMOS之间漏极与漏极相连、栅极与栅极相连,第四PMOS的源极连接到VDD,第四NMOS的源极接地,且第四PMOS、第四NMOS的漏极连接到VOUT信号端作为输出,第四PMOS、第四NMOS的栅极通过信号线连接到第二PMOS、第二NMOS的漏极;第三PMOS、第三NMOS的栅极共接到第四PMOS、第四NMOS的栅极与第二PMOS、第二NMOS的漏极,第三PMOS的漏极接地、源极连接到第一PMOS的漏极和第二PMOS的源极,第三NMOS的漏极连接VDD、源极连接到第二NMOS的源极和第一NMOS的漏极。
3.根据权利要求1所述的一种可重构的全数字温度传感器,其特征在于,所述基于漏电的反相器中所有的VP信号端和所有的VN信号端连接到同一根信号线。
4.根据权利要求1所述的一种可重构的全数字温度传感器,其特征在于,所述基于漏电的反相器中的N级PMOS和N级NMOS,N为大于1的整数。
5.根据权利要求3所述的一种可重构的全数字温度传感器,其特征在于,所述基于漏电的反相器和施密特触发器中的NMOS和PMOS的阈值电压通过调整器件栅极尺寸、制造工艺分别调整,使得PMOS或NMOS模式下电源灵敏度得到优化。
6.一种测温方法,其特征在于,利用权利要求1至5任意一项所述可重构的全数字温度传感器进行温度测量,控制所述可重构的全数字温度传感器在PMOS漏电模式或NMOS漏电模式下,利用可重构的全数字温度传感器的输出频率计算获得温度值;
所述PMOS漏电模式或NMOS漏电模式为:当VP、VN均为高电平时,则工作在PMOS漏电模式;当VP、VN均为低电平时,则工作在NMOS漏电模式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811601319.4A CN111366259B (zh) | 2018-12-26 | 2018-12-26 | 一种可重构的全数字温度传感器及测温方法 |
US16/726,908 US11156505B2 (en) | 2018-12-26 | 2019-12-25 | Temperature sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811601319.4A CN111366259B (zh) | 2018-12-26 | 2018-12-26 | 一种可重构的全数字温度传感器及测温方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111366259A true CN111366259A (zh) | 2020-07-03 |
CN111366259B CN111366259B (zh) | 2022-02-18 |
Family
ID=71124129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811601319.4A Active CN111366259B (zh) | 2018-12-26 | 2018-12-26 | 一种可重构的全数字温度传感器及测温方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11156505B2 (zh) |
CN (1) | CN111366259B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022116400A1 (zh) * | 2020-12-03 | 2022-06-09 | 南京邮电大学 | 一种低功耗低电压数字温度传感器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106875878B (zh) * | 2017-02-27 | 2020-04-14 | 京东方科技集团股份有限公司 | 温度检测电路、显示面板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104568208A (zh) * | 2015-01-13 | 2015-04-29 | 合肥工业大学 | 一种集成于射频识别标签的温度传感器 |
US9121767B2 (en) * | 2011-01-13 | 2015-09-01 | Texas Instruments Incorporated | System clock counter counting ring oscillator pulses during programmed value |
CN105352627A (zh) * | 2015-09-18 | 2016-02-24 | 华帝股份有限公司 | 一种温度检测系统及其检测方法 |
CN107830940A (zh) * | 2017-10-13 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种温度传感器、阵列基板、显示装置 |
CN108709663A (zh) * | 2018-05-18 | 2018-10-26 | 河海大学常州校区 | 一种基于全数字物理不可克隆技术的温度传感器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132676A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4843034B2 (ja) * | 2006-06-09 | 2011-12-21 | 富士通株式会社 | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
US8330478B2 (en) * | 2009-11-03 | 2012-12-11 | Arm Limited | Operating parameter monitoring circuit and method |
US8154353B2 (en) * | 2009-11-03 | 2012-04-10 | Arm Limited | Operating parameter monitor for an integrated circuit |
KR20120134169A (ko) * | 2011-06-01 | 2012-12-12 | 삼성전자주식회사 | 전압-온도 센서 및 이를 포함하는 시스템 |
US10067000B2 (en) * | 2014-12-01 | 2018-09-04 | Mediatek Inc. | Inverter and ring oscillator with high temperature sensitivity |
JP6703398B2 (ja) * | 2015-12-25 | 2020-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102338628B1 (ko) * | 2017-12-29 | 2021-12-10 | 에스케이하이닉스 주식회사 | 온도 센서 회로 및 이를 구비하는 반도체 장치 |
-
2018
- 2018-12-26 CN CN201811601319.4A patent/CN111366259B/zh active Active
-
2019
- 2019-12-25 US US16/726,908 patent/US11156505B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9121767B2 (en) * | 2011-01-13 | 2015-09-01 | Texas Instruments Incorporated | System clock counter counting ring oscillator pulses during programmed value |
CN104568208A (zh) * | 2015-01-13 | 2015-04-29 | 合肥工业大学 | 一种集成于射频识别标签的温度传感器 |
CN105352627A (zh) * | 2015-09-18 | 2016-02-24 | 华帝股份有限公司 | 一种温度检测系统及其检测方法 |
CN107830940A (zh) * | 2017-10-13 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种温度传感器、阵列基板、显示装置 |
CN108709663A (zh) * | 2018-05-18 | 2018-10-26 | 河海大学常州校区 | 一种基于全数字物理不可克隆技术的温度传感器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022116400A1 (zh) * | 2020-12-03 | 2022-06-09 | 南京邮电大学 | 一种低功耗低电压数字温度传感器 |
Also Published As
Publication number | Publication date |
---|---|
US20200209069A1 (en) | 2020-07-02 |
CN111366259B (zh) | 2022-02-18 |
US11156505B2 (en) | 2021-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111371433B (zh) | 一种可重构的全数字温度传感器及其应用 | |
CN104729724B (zh) | 基于失调控制差分放大结构的单光子雪崩二极管淬灭电路 | |
TWI546526B (zh) | 溫度感測器、組合電流產生器以及溫度感測器系統 | |
US9576679B2 (en) | Multi-stage sample and hold circuit | |
JPH04357423A (ja) | フォトセンサ回路 | |
CN109374144B (zh) | 一种能输出pwm信号的温度传感器 | |
CN111366259B (zh) | 一种可重构的全数字温度传感器及测温方法 | |
CN102707755B (zh) | 一种内置补偿电容的线性电压调整器 | |
CN103716034A (zh) | 一种芯片引脚复用电路 | |
CN104833437B (zh) | 一种应用于数字式cmos温度传感的脉宽信号产生电路 | |
Azcona et al. | Ratiometric voltage-to-frequency converter for long-life autonomous portable equipment | |
TWI405069B (zh) | 電壓參考源以及提供參考電壓之方法 | |
CN110971218B (zh) | 上电复位电路 | |
CN109282856B (zh) | 一种同时检测温度/电压/电流信号的单芯片传感器 | |
CN109959837B (zh) | 一种漏电检测电路 | |
CN209841222U (zh) | 一种cmos温度传感器电路 | |
CN102811041B (zh) | 一种长延时电路 | |
CN105181052B (zh) | 一种热式流量传感器电路及信号处理方法 | |
CN104266764A (zh) | 一种用于红外面阵型探测器的读出电路 | |
CN100410862C (zh) | 电阻式触控屏幕测量系统 | |
KR101508578B1 (ko) | 채널 길이 변화에 따른 전류의 온도 의존성을 근거로 한 온도 감지 장치 및 온도 감지 방법 | |
CN115694377A (zh) | 一种与二维光导型探测器适配的ctia型读出电路 | |
JP2016048871A (ja) | 半導体装置 | |
CN208818364U (zh) | 温度测量电路 | |
CN110445482A (zh) | 一种低功耗高摆率的比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant before: Semitronix Corp. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |