CN111354402A - 用于艰苦装置条件的动态存储器编程电压阶跃 - Google Patents

用于艰苦装置条件的动态存储器编程电压阶跃 Download PDF

Info

Publication number
CN111354402A
CN111354402A CN201910973704.XA CN201910973704A CN111354402A CN 111354402 A CN111354402 A CN 111354402A CN 201910973704 A CN201910973704 A CN 201910973704A CN 111354402 A CN111354402 A CN 111354402A
Authority
CN
China
Prior art keywords
memory
voltage step
program
memory device
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910973704.XA
Other languages
English (en)
Inventor
V·雷纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111354402A publication Critical patent/CN111354402A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种用于艰苦装置条件的动态存储器编程电压阶跃。存储器装置可动态地选择用于编程(即，充电)存储器单元的电压阶跃大小。所述存储器装置可增加所述电压阶跃大小以减少编程时间或减小所述电压阶跃大小以减少错误。所述存储器装置可识别装置条件，例如温度或使用量(例如，编程/擦除循环的计数)。所述存储器装置可在所述装置条件较不可能导致错误(例如，在中间温度范围中或低于阈值数目个编程/擦除循环)时增加所述电压阶跃大小，或可在所述装置条件更有可能导致错误(例如，在高或低温度范围中或高于阈值数目个编程/擦除循环)时减小所述电压阶跃大小。

Description

用于艰苦装置条件的动态存储器编程电压阶跃
技术领域
本发明大体上涉及存储器子系统，且更明确来说，涉及取决于存储器是否正经历艰苦装置条件动态地选择存储器编程电压阶跃。
背景技术
存储器子系统可使用易失性存储器装置、非易失性存储器装置(例如，快闪“NAND”及/或“NOR”技术)或组合存储器装置存储及存取信息。一些存储器子系统(例如快闪存储器)利用电能以及对应阈值电平或处理电压电平存储及存取数据。在编程操作期间，存储器组件可通过迭代地将电压施加于存储器组件直到存储器组件以目标电压电平存储电荷而充电到目标电平。在每一迭代中施加的电压量的增量称为“编程电压阶跃大小”或“电压阶跃大小”。
存储器装置的性能或特性可由于艰苦装置条件(例如较高数目个编程/擦除循环)或外部条件(例如极端温度或编程与读取之间的温度变化)改变或降级。举例来说，在许多工业及汽车应用中，存储器装置用于极冷(例如，摄氏-40度)或极热(例如，摄氏105度)中。作为另一实例，在摄氏-5度下编程且在摄氏85度下读取回可导致错误增加。这些艰苦装置条件可导致错误及其它性能问题，例如从在一个编程步骤迭代中远低于目标电平跳到在下一编程步骤迭代中远高于目标电平的编程操作。解决由这些艰苦装置条件引起的错误及性能问题的一种方式是设置低电压阶跃大小，从而降低在于艰苦装置条件期间执行编程操作时错失目标电压电平的可能性。然而，减小电压阶跃大小需要更多迭代来执行编程操作，从而使编程操作慢下来。
发明内容
一方面，提供一种方法。所述方法包括：识别存储器装置的装置条件；比较所述装置条件与一或多个阈值以确定所述存储器装置是否正经历艰苦装置条件；当基于所述比较确定所述存储器装置正经历艰苦装置条件时，选择经减小电压阶跃大小；当基于所述比较确定所述存储器装置未经历艰苦装置条件时，选择标准电压阶跃大小；及对所述存储器装置执行程序操作，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的电压阶跃大小。
另一方面，提供一种计算机可读存储媒体。所述计算机可读存储媒体包括指令，所述指令当由一或多个处理装置执行时导致所述一或多个处理装置：识别存储器装置的装置条件；将装置条件的映射应用到电压阶跃大小以选择对应于所述经识别装置条件的电压阶跃大小；及对所述存储器装置执行程序操作，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的电压阶跃大小。
在又另一方面中，提供一种存储器系统。所述存储器系统包括：存储器阵列；及多个编程电压阶跃寄存器，每一编程电压阶跃寄存器存储电压或电压增量的指示，其中所述多个编程电压阶跃寄存器中的一者的选择是基于对应于所述所选择的编程电压阶跃寄存器的所述存储器系统的条件的确定，其中当对所述存储器阵列中的一或多个单元执行程序操作时使用所述所选择的编程电压阶跃寄存器，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的编程电压阶跃寄存器中存储的值。
附图说明
从下文给出的详细描述及本发明的各种实施例的附图将更完全理解本发明。
图1说明根据本发明的一些实施例的包含存储器子系统的实例计算环境。
图2说明根据本发明的一些实施例的处于增量编程操作的各个状态的存储器单元的存储结构上存储的电荷。
图3是根据本发明的一些实施例的用于在存储器程序操作中使用动态选择的电压阶跃大小的流程图。
图4是根据本发明的一些实施例的实例计算机系统的框图。
具体实施方式
本发明的方面涉及动态地选择用于在存储器子系统或“存储器装置”中执行程序操作的电压阶跃大小。在各种实施方案中，存储器子系统可包含非易失性存储器组件，例如(举例来说)负与(NAND)。主机系统可提供数据以在存储器子系统处存储且可请求从存储器子系统检索数据。本文揭示的技术涉及用于动态地校准存储器装置的编程操作的系统及方法。
存储器装置可动态地校准用于编程(即，充电)存储器单元的电压阶跃大小。存储器装置可增加电压阶跃大小以减少编程时间或减小电压阶跃大小以减少错误。存储器装置可识别装置条件，例如温度(例如，编程与读取之间的总值或变化)或使用量(例如，编程/擦除循环的计数)。存储器装置可在装置条件较不太可能导致错误时(例如，在中间温度范围中，当编程及读取温度在彼此的阈值内时，及/或当存在低于阈值数目个编程/擦除循环时)增加电压阶跃大小，或可在装置条件更有可能导致错误时(例如，在高或低温度范围中，当程序及读取温度不在彼此的阈值内时，或当存在高于阈值数目个编程/擦除循环时)减小电压阶跃大小。
在典型的存储器装置中，定义单个电压阶跃大小。在一些案例中，电压阶跃大小被设置为相对较高，从而允许较快存储器编程操作。然而，此通过在存储器装置处于艰苦装置条件(例如非常高或非常低温度)中时过度充电存储器单元而导致额外错误。在其它案例中，电压阶跃大小被设置为相对较低，从而甚至在艰苦装置条件中也减少存储器错误量。然而，此导致相对较慢存储器编程操作，即使在其中经减小速度对可靠性来说是不必要的情况中也如此。本发明的方面通过实施电压阶跃大小的动态选择解决上述及其它缺点。此允许在存储器装置正经历艰苦装置条件时使用更低、更安全电压阶跃大小，且允许在存储器装置未经历艰苦装置条件时使用更高、更快电压阶跃大小。
在下文说明的实施例中，存储器装置在并入基于NAND的非易失性存储媒体(例如，NAND快闪)的装置的上下文中进行描述。然而，根据本技术的其它实施例配置的存储器装置可包含除了基于NAND的存储媒体之外或代替基于NAND的存储媒体的其它类型的合适的存储媒体，例如基于NOR的存储媒体、磁性存储媒体、相变存储媒体、铁电存储媒体等。
图1是具有用于根据本技术的实施例配置的编程操作的动态电压阶跃大小选择的存储器系统100的框图。存储器系统100包含存储器装置102。如展示，存储器装置102包含存储器阵列104(例如，NAND快闪)及控制器106。存储器装置102可操作地将存储器阵列104耦合到主机装置108(例如，上游中央处理器(CPU))。存储器阵列104可包含经配置以将数据存储于存储器阵列104及提供对存储器阵列104中的数据的存取的电路。存储器阵列104可经提供作为计算机或其它电子装置中的半导体集成电路及/或外部可卸除装置。存储器阵列104包含多个存储器区或存储器单元120。存储器单元120可为个别存储器裸片、单个存储器裸片中的存储器平面、存储器裸片堆叠、垂直连接的硅穿孔(TSV)或类似物。在一些实施方案中，存储器单元120中的每一者可由半导体裸片形成且与其它存储器单元裸片布置于单个装置封装(未展示)中。在其它实施方案中，存储器单元120中的一或多者可共同定位在单个裸片上及/或跨多个装置封装分布。存储器装置102及/或个别存储器单元120还可包含其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等，以用于存取及/或编程(例如，写入)数据及其它功能性，例如用于处理信息及/或与控制器106通信。
存储器单元120中的每一者包含各自存储数据的存储器单元阵列122。存储器单元122可包含(例如)浮动栅极、电荷陷阱、相变、铁电、磁阻及/或经配置以永久或半永久地存储数据的其它合适的存储元件。存储器单元122可为可被编程到目标状态以表示信息的一晶体管存储器单元。例如，电荷可置放在存储器单元122的电荷存储结构(例如，电荷陷阱或浮动栅极)上或从所述电荷存储结构移除以将单元编程到特定数据状态。存储器单元122的电荷存储结构上的经存储电荷可指示单元的阈值电压(Vt)。举例来说，单电平单元(SLC)可被编程到可由二进制单位1或0表示的两种不同数据状态中的目标者。
一些快闪存储器单元可被编程到两种以上数据状态中的目标者。举例来说，可被编程到四种状态(例如，由二进制00、01、10、11表示)的任一者的快闪存储器单元可用于存储两个数据位，且可称为多电平单元(MLC)。又其它快闪存储器单元可被编程到八种数据状态(例如，000、001、010、011、100、101、110、111)中的任一者，从而准许在单个单元中存储三个数据位。此类单元可称为三电平单元(TLC)。甚至更高数目个数据状态是可能的，例如在四电平单元(QLC)中发现的数据状态，四电平单元可被编程到用于存储四个数据位的16种数据状态(例如，0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111)中的任一者。能够存储更高数目个数据状态的存储器单元122可提供更高密度的存储器而无需增加存储器单元的数目，这是因为每一单元可表示一个以上数字(例如，一个以上位)。
存储器单元122可布置于行(例如，每一者对应于字线143)及列(例如，每一者对应于位线)中。每一字线143可取决于所述字线143的存储器单元122经配置以存储的数据状态的数目包含一或多个存储器页124。举例来说，各自经配置以存储两种数据状态中的一者的存储器单元122(例如，经配置以各自存储一个位的SLC存储器单元)的单个字线可包含单个存储器页124。替代地，各自经配置以存储四种数据状态中的一者的存储器单元122(例如，经配置以各自存储两个位的MLC存储器单元)的单个字线143可包含两个存储器页124。此外，在字线143内，页124可经交错使得各自经配置以存储两种数据状态的一者的存储器单元122(例如，SLC存储器单元)的字线143可包含两个页，其在“偶-奇位线架构”中(例如，其中单个字线143的奇数列中的所有存储器单元122被分组为第一页，且相同字线143的偶数列中的所有存储器单元122被分组为第二页)。当偶奇位线架构用于各自经配置以存储更大数目个数据状态的存储器单元122(例如，经配置为MLC、TLC、QLC等的存储器单元)的字线143中时，每字线143页的数目可甚至更高(例如，4、6、8等)。每一列可包含耦合到共同源极的串联耦合的存储器单元串122。每一串的存储器单元122可串联连接于源极选择晶体管(例如，场效晶体管)与漏极选择晶体管(例如，场效晶体管)之间。源极选择晶体管可共同耦合到源极选择线，且漏极选择晶体管可共同耦合到漏极选择线。
存储器装置102可使用存储器单元122的不同分组处理数据。举例来说，存储器单元122的存储器页124可分组到存储器块126中。在操作中，数据可关于存储器装置102的各种存储器区写入或擦除，例如通过写入到页124的群组及/或存储器块126。在基于NAND的存储器中，写入操作通常包含用特定数据值(例如，具有逻辑0或逻辑1的值的数据位的串)编程所选择的存储器页124中的存储器单元122。擦除操作类似于写入操作，除了擦除操作将整个存储器块126或多个存储器块126重新编程到相同数据状态(例如，逻辑0)。
在其它实施方案中，存储器单元122可布置于与所说明的实施例中展示的不同类型的群组及/或阶层中。此外，虽然出于说明目的展示于具有特定数目个存储器单元、行、列、块及存储器单元的所说明的实施例中，但在其它实施方案中，存储器单元、行、列、块及存储器单元的数目可改变，且尺度可比所说明的实例中展示的更大或更小。举例来说，在一些实施方案中，存储器装置100可仅包含一个存储器单元120。替代地，存储器装置100可包含两个、三个、四个、八个、十个或十个以上(例如，16、32、64或64个以上)存储器单元120。虽然在图1中将存储器单元120展示为各自包含两个存储器块126，但在其它实施方案中，每一存储器单元120可包含一个、三个、四个、八个或八个以上(例如，16、32、64、100、128、256或256个以上)存储器块。在一些实施方案中，每一存储器块123可包含例如215个存储器页，且块内的每一存储器页可包含例如212个存储器单元122(例如，“4k”页)。
控制器106可为微控制器、专用逻辑电路(例如，场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。控制器106可包含经配置以执行存储于存储器中的指令的处理器130。在所说明的实例中，控制器106的存储器包含嵌入式存储器132，其经配置以执行用于控制存储器系统100的操作(包含管理存储器装置102及处理存储器装置102与主机装置108之间的通信)的各种过程、逻辑流及例程。在一些实施方案中，嵌入式存储器132可包含存储例如存储器指针、经提取数据等的存储器寄存器。嵌入式存储器132还可包含用于存储微代码的只读存储器(ROM)。虽然图1中说明的示范性存储器装置102被说明为包含控制器106，但在本技术的另一实施方案中，存储器装置可不包含控制器，且可代替地依赖于外部控制(例如，由外部主机或由与存储器装置分离的处理器或控制器提供)。
在所说明的实例中，存储器阵列104的另一组织或另外细节用页映射142表示。页映射142可表示存储器块126中的每一者的存储器页124的分组、地址、类型或其组合。举例来说，存储器块126中的每一者可包含对应于字线群组144的存储器页124。而且，例如，存储器页124可进一步对应于逻辑页类型146，例如下页(LP)148、上页(UP)150或额外页(EP)152。
字线群组144可包含对应于用于实施处理功能(例如读取或写入数据)的一或多个字线143的存储器页124的分组。字线群组144可为用于字线143或连接到字线143的存储器页124的分组。字线143可对应于存储器单元122的物理布局或架构。
例如上页150、下页148及额外页152的页类型146可表示存储器页124的按特定顺序的的位分组。页类型可对应于存储器单元122的逻辑布局、架构或值。举例来说，下页148可表示存储器页124中或其中的存储器单元122中存储的第一信息位。下页148可为针对SLC类型的单元、MLC类型的单元、TLC类型的单元或其组合。对于另一实例，上页150可对应于或表示存储器页124中或其中的存储器单元122中存储的第二信息位。上页150可为针对TLC或MLC类型的存储器单元122。对于另一实例，额外页152可表示存储器页124中或其中的存储器单元122中存储的第三信息位，例如针对最高有效位或最低有效位。额外页152可为针对TLC类型的存储器单元122。
存储器装置102可使用处理电平154以存储或存取数据。处理电平154可包含电压或电流的阈值或操作电平。处理电平154可包含阈值电压156、读取电平电压158、编程电平电压160、一或多个编程电压阶跃162A到N或其任何组合。阈值电压156可为施加于在其处存储器单元122的电路变成导电的且可测量电流的控制栅极的电压。可通过控制在存储器单元122的浮动栅极或电荷陷阱中保持的电荷量来影响及控制阈值电压156。存储器装置102可基于编程电平电压160将电荷量存储到存储器单元122中以表示对应数据值。存储器装置102将编程电平电压160施加于控制栅极或字线以为浮动栅极或电荷陷阱充电。浮动栅极或电荷陷阱可电隔离，这可使存储器单元能够存储及保持电荷。
存储器装置102可使用经存储电荷表示数据。举例来说，将电荷存储在浮动栅极或电荷陷阱上可用于存储SLC类型单元的位值0。位值1可对应于无针对SLC的经存储电荷的浮动栅极或电荷陷阱。在其它类型的单元中，例如针对MLC、TLC或QLC，存储器装置102可将特定电荷量存储在浮动栅极或电荷陷阱上以表示不同位值。MLC类型的单元可具有四种不同的电荷状态。TLC可具有八种不同的电荷状态，且QLC可具有16中不同的电荷状态。电荷状态中的每一者可对应于唯一二进制值，如上文论述。
存储器装置102可使用对应于数据值的读取电平电压158读取或确定存储器单元122中存储的数据值。存储器装置102可将读取电平电压158施加于控制栅极及测量跨存储器单元的电流或电压以读取单元中存储的数据。存储于浮动栅极或电荷陷阱中的电荷可挡开或偏移置放在控制栅极上以用于读取或存取经存储数据的电荷量。因而，在施加读取电平电压158的情况下，跨存储器单元测量的电流或电压将对应于浮动栅极或电荷陷阱中存储的电荷量。
在存储器装置102的操作期间，所述装置的电特性(即，电荷保持能力)可由于重复的数据写入、擦除、读取或外部条件(例如温度)而改变。这些条件可导致电隔离浮动栅极或电荷陷阱(例如，氧化物层)的结构的击穿或磨损。在考虑存储器单元122的变化电特性时，存储器装置102可使读取电平电压158移位或校准读取电平电压158。
编程电平电压160与读取电平电压158及阈值电压156相关联。编程电平电压160、读取电平电压158、阈值电压156或其组合可对应于存储器单元122中存储的位的数目、存储器单元122中存储的数据的特定内容值或其组合。
举例来说，经配置以将电荷存储于两种可能状态中的一者中的存储器单元122(例如，SLC存储器单元)可具有与结合经配置以将电荷存储于四种不同状态中的一者中的存储器单元122(例如，MLC存储器单元)或经配置以将电荷存储于八种可能状态中的一者中的存储器单元122(例如，TLC存储器单元)使用的相关联的编程电平、读取电平及阈值电压不同的相关联的编程电平、读取电平及阈值电压。对于每一类型的存储器单元(例如，SLC、MLC、MLC、TLC、QLC等)，编程电平电压160、读取电平电压158、阈值电压156或其组合的特定值可与可能数据值中的每一者相关联。
存储器装置102可迭代地将电荷存储于存储器单元122中以用于写入或编程操作，例如用于增量阶跃脉冲编程(ISPP)。编程电压阶跃162A到N可包含用于在每一充电迭代中增加存储的电荷的各种增量或电压值，且存储器装置102可通过递增地存储对应于编程电压阶跃162A到N中的所选择者的电荷量或增加所述电荷量来达到编程电压电平160。存储器装置102可基于存储器装置条件到编程电压阶跃162A到N中的一者的映射选择使用编程电压阶跃162A到N中的一者。举例来说，标准编程电压阶跃162A可在针对存储器装置102识别的温度在指定正常范围(例如，摄氏0到85度)内时使用，且经减小编程电压阶跃162B可在针对存储器装置102识别的温度在指定正常范围外时使用。在一些实施方案中，可对应于具有不同大小的其它编程电压阶跃162A到N或针对其它条件(例如基于已发生的数个编程/擦除循环)使用各种范围。下文关于图3提供关于选择编程电压阶跃162A到N中的一者的额外细节。
迭代地施加所选择的编程电压阶跃的实例在图2中说明。图2展示处于一个此递增编程操作的各种状态的存储器单元的电荷存储结构上存储的电荷。在时间210存储于存储器单元上的电荷211在递增编程操作开始时低于目标状态250。为了将存储器单元编程到目标状态250，一系列所选择的编程电压阶跃可在时间220、230及240中的每一者处使用以将存储于单元的电荷存储结构的电荷分别增加到电荷222、232及242。在施加每一编程电压阶跃之后，存储于电荷存储结构上的电荷可经验证以确定其是否已达到目标状态250。在时间240，因为电荷241已增加到目标状态250，所以编程操作完成。
为了将最高有效位编程到已用最低有效位编程的单元，施加在编程操作中使用的编程电压阶跃162A到N(及验证步骤)中的所选择者的迭代的数目可更大(例如，由于每一编程脉冲添加了较小电荷增量)，使得将最高有效位编程到单元可花费比编程最低有效位更多的时间及能量。
处理电平154可存储于存储器装置102、主机装置108或其组合中。举例来说，存储器装置102可包含用于存储处理电平154的控制器106、存储器阵列104、存储器装置102的另一存储器位置或其组合上的一或多个电平寄存器164。电平寄存器164可存储阈值电压156、读取电平电压158、编程电平电压160、编程电压阶跃162A到N或其任何组合。存储器系统100、控制器106及/或主机108可存取电平寄存器164，写入或调整电平寄存器164中的值或其组合。类似地，处理电平154可存储于控制器106的嵌入式存储器、存储器阵列104、存储器装置102的另一存储器位置或其组合中。
存储器装置102可进一步处理与数据的存储或存取相关联的错误。错误可对应于可在擦除、程序或写入或读取操作期间引入的例如代码字、页或块的位或位单元。除了数据处理之外，数据保持可进一步引入保持错误。其它错误源可包含工艺变化、缺陷、电耦合或寄生电容耦合、电路或其中的组件的特性或能力的变化或其组合。
存储器装置102可跟踪错误测量166。错误测量166可表示描述错误的程度、频率、量或量级、大小或数目、错误的处理推导或其组合。举例来说，错误测量166可包含错误计数168、错误率170或其组合。错误计数168可表示描述错误的量或量级、程度、大小或数目或其组合。举例来说，错误计数168可为位错误计数(BEC)。错误率170可表示错误发生的频率或概率、错误的比例数或百分比。举例来说，错误率170可包含位错误率(BER)。错误测量166可对应于存储器阵列104内的一或多个单元或分组。举例来说，错误测量166可为针对存储器页124、存储器单元122、字线群组144、裸片或其组合中的一或多者。针对另一实例，错误测量166可对应于例如下页148、上页150或额外页152的页类型146。可由主机装置108、控制器106或其组合计算或跟踪错误测量166。错误测量166可存储于主机装置108、控制器106的嵌入式存储器、存储器阵列104、存储器装置102的另一存储器位置或其组合中。在一些实施方案中，编程电压阶跃162A到N中的一者的选择可基于达到指定阈值电平的这些错误测量中的一者。
存储器系统100可利用错误恢复机构172以检测及/或校正错误。存储器系统100可使用主机装置108、控制器106、存储器阵列104或其组合实施错误恢复机构172。错误恢复机构172可包含用于检测经存储或经存取数据中的错误且进一步用于校正所述错误及恢复原始预期数据的过程、功能、电路或其组合。在线校正及整体数据恢复，例如基于或针对一或多个代码字，可为错误恢复机构172的实例。针对另一实例，错误恢复机构172可利用代码字的错误校正码(ECC)，例如汉明码、低密度奇偶校验(LDPC)码或博斯-乔赫里-霍克文黑姆(Bose-Chauduri-Hocquenghem)(BCH)码以检测及/或校正错误。
存储器系统100可进一步生成及维持背景记录174。背景记录174可包含描述存储器装置102的历史的信息。举例来说，背景记录174可跟踪错误、错误率170、错误恢复机构172的用法或实施方案、对应描述或上下文数据、其处理结果或表示或其组合。针对另一实例，背景记录174可跟踪处理结果，例如与存储器装置102的各种不同方面或操作的动态校准相关联的数据、电平、结果、其统计表示或其组合。背景记录174可使用控制器106、主机装置108或其组合来跟踪。背景记录174可存储于存储器阵列104、控制器106的嵌入式存储器、存储器装置102的另一存储器位置、主机装置108或其组合中。
存储器系统100可基于反馈信息动态地计算或调整处理电平154。举例来说，存储器系统100可使用处理电平校准机构176连续更新读取电平电压158。针对另一实例，存储器系统100可动态地选择编程电压阶跃162A到N中的一者。此外，存储器系统100可动态地生成或调整表示展示具有对应于特定逻辑值的特定经测量值(例如，阈值电压电平)的存储器单元的数目的直方图的分布目标。经测量值可由于氧化物层的击穿而移位。存储器系统100可基于反馈数据使用目标校准机构178动态地调整分布目标以调整经测量值的移位。处理电平校准机构176、目标校准机构178及阶跃校准机构180可各自为用于实施上文提及的校准的唯一过程、方法、功能、电路、配置或其组合。
图3是根据本发明的一些实施方案的用于在存储器程序操作中使用动态选择的电压阶跃大小的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施方案中，方法300由图1的控制器106执行。在其它实施方案中，方法300由图1的主机108执行。尽管按特定顺序或次序展示，但除非另外指定，否则可修改过程的次序。因此，所说明的实施例应仅被理解为实例，且所说明的过程可按不同次序执行，且一些过程可并行执行。另外，在各种实施方案中可省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流是可能的。
在框302处，起始程序操作以通过将值编码为存储于目标存储器单元中的电荷将值记录在存储器的目标单元中。电荷通过迭代地施加电压直到达到映射到所期望值的目标电平而存储于目标存储器单元中。在一些实施方案中，代替针对每一程序操作执行全部方法300，可响应于操作条件的变化(例如，一旦检测到阈值温度或数个程序/擦除循环)等以设置间隔提前(例如，在起始存储器装置时)执行选择电压阶跃大小的框304到310。
在框304处，方法300可确定程序操作的装置条件。装置条件可包括各种上下文，例如温度、目标存储器单元先前已经历的数个程序/擦除循环、含有目标存储器单元的块的错误率等。
在框306处，方法300可确定经识别装置条件是否是艰苦装置条件。在一些实施方案中，艰苦装置条件可为高于高阈值或低于低阈值的温度。高阈值的实例是摄氏85或105度，且低阈值的实例是摄氏0、-10或-40度。在一些实施方案中，艰苦装置条件可为程序/擦除循环的数目高于阈值。程序/擦除循环阈值的实例是2,000或3,000个循环。
在各种实施方案中，阈值可以逐装置为基础定义，例如，通过执行经校准以确定存储器装置的单元在不同温度下如何对电压作出响应或其如何在数个程序/擦除循环之后趋于降级的测试过程。在其它实施方案中，可以装置类型为基础应用此类测试过程，且那个类型的装置可用经确定阈值配置。每装置类型的测试允许在较高数目个程序/擦除循环处测试装置以确定装置类型在较大数目个循环之后实际上如何执行而非从一些循环外推，如在以每装置为基础确定阈值时将进行的那样。在一些实施方案中，阈值可基于装置的预期使用定义。举例来说，不同阈值可用于经标示用于企业消费者电子器件或汽车应用的存储器装置中。举例来说，经标示用于企业消费者应用的装置的艰苦装置条件可为摄氏0度到75或摄氏85度外的温度，而经标示用于汽车应用的装置可在超出摄氏-40或-10度到摄氏85或105度范围的温度下识别艰苦装置条件。动态程序电压阶跃可用于改进可靠性(在不变操作限制下)或放宽功能性限制。
如果存在艰苦装置条件，那么方法300可继续到框310。如果不存在艰苦装置条件，那么方法300可继续到框308。在框310处，可选择经减小电压阶跃大小。经减小电压阶跃大小当处于艰苦条件中时导致应电用压的较小迭代，从而降低存储器单元将被过度充电的可能性。在框308处，可选择标准电压阶跃大小。标准电压阶跃大小当未处于艰苦条件中时允许应用较少电压迭代，从而减少需要执行程序操作的时间。
在一些实施方案中，代替艰苦装置条件的二进制确定，可定义例如温度、程序/擦除循环的多个范围，其中每一范围映射到对应电压阶跃大小。一旦在框304处识别装置条件，就可从映射选择对应电压阶跃大小。此允许在编程时间与错误率之间取得平衡时的更精确控制。在一些案例中，触发条件可导致选择经减小电压阶跃大小。举例来说，可跟踪存储器装置在其下过度充电存储器单元的错误率，且当此率超过阈值时，其可触发电压阶跃大小减小。
在框312处，程序操作可使用所选择的电压阶跃大小执行，如上文关于图2描述。
图4说明计算机系统400的实例机器，在计算机系统400内可执行用于致使机器执行本文论述的方法中的任何一或多者的一组指令。在一些实施方案中，计算机系统400可对应于主机系统(例如，主机108)，所述主机系统包含存储器子系统(例如，存储器102)、耦合到所述存储器子系统或利用所述存储器子系统或可用于执行控制器的操作。在替代实施方案中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作、在对等(或分布式)网络环境中作为对等机器操作、或在云计算基础设施或环境中作为服务器或客户端机器操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥或能够执行指定由那个机器进行的动作的一组指令(循序或以其它方式)的任何机器。此外，虽然说明了单个机器，但术语“机器”应被理解为包含个别地或共同地执行一组(或多组)指令以执行本文论述的方法中的任何一或多者的机器的任何集合。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步SRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统418，其经由总线430与彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置402还可为一或多个专用处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FGPA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置402经配置以执行用于执行本文论述的操作及步骤的指令426。计算机系统400可进一步包含网络接口装置408以通过网络420进行通信。
数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储一或多组指令426或体现本文描述的方法或功能中的任何一或多者的软件。指令426还可完全或至少部分驻存于主存储器404内及/或处理装置402内。机器可读存储媒体424、数据存储系统418及/或主存储器404可对应于存储器子系统。
在一些实施方案中，指令426包含实施功能性以用于基于当前装置条件动态地选择编程电压阶跃大小的指令。虽然在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码一组指令以由机器执行且致使机器执行本发明的方法中的任何一或多者的任何媒体。术语“机器可读存储媒体”因此应被理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。
前述详细描述的一些部分已依据对计算机存储器内的数据位的操作的算法及符号表示来呈现。这些算法描述及表示是由数据处理领域中的技术人员用于最有效地将其工作实质传达给所属领域的其它技术人员的方式。算法在此处被设想为且通常被设想为导致所期望结果的自洽操作序列。操作是需要物理量的物理操纵的操作。通过，尽管不一定，但这些量采用能够被存储、组合、比较及以其它方式操纵的电或磁信号的形式。已被证明是方便的是，有时出于习惯用法的原因，原则上将这些信号指代为位、值、元素、符号、字符、项、数字或类似物。
然而，应记住，全部这些及类似术语与适当物理量相关联，且仅为应用于这些量的方便标签。本发明可参考计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵或变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本发明还涉及用于执行本文的操作的设备。此设备可出于预期目的专门地构造，或其可包含通过存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘，包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适于存储电子指令的任何类型的媒体，每一者都耦合到计算机系统总线。
本文呈现的算法及显示器并不固有地涉及任何特定计算机或其它设备。各种通用系统可结合根据本文的教示的程序使用，或可证明为方便的是构造更专门设备来执行方法。多种这些系统的结构将如下文描述中陈述那样出现。另外，本发明并非是参考任何特定编程语言描述。应了解，多种编程语言可用于实施本文所描述的本发明的教示。
在前述说明书中，本发明的实施例已参考其特定实例实施例描述。明显地，可对所述实施例进行各种修改而不会背离所附权利要求书中所陈述的本发明的实施例的更广泛精神及范围。说明书及图式因此应以说明性意义而非限制性意义看待。
所属领域的技术人员应了解，上文描述的图1到4中说明的组件及框可以多种方式更改。举例来说，可重新布置逻辑的次序，可并行执行子步骤，可省略所说明的逻辑，可包含其它逻辑等。在一些实施方案中，上文描述的组件中的一或多者可执行下文描述的过程中的一或多者。
术语“处理”如本文使用包含操纵信号及数据，例如写入或编程、读取、擦除、刷新、调整或改变值、计算结果、执行指令、组装、传送及/或操纵数据结构。术语数据结构包含布置为位、字或代码字、块、文件、输入数据、系统生成的数据(例如计算得到的或生成的数据)及程序数据的信息。此外，术语“动态”如本文使用描述在对应装置、系统或实施例的操作、使用或部署期间及在运行制造商或第三方固件之后或在运行制造商或第三方固件时发生的过程、功能、动作或实施方案。动态发生的过程、功能、动作或实施方案可在设计、制造及初始测试、设置或配置之后发生。
此说明书中对“实施方案”(例如，“一些实施方案”、“各种实施方案”、“一个实施方案”、“一实施方案”等)的参考意味着结合实施方案描述的特定特征、结构或特性包含于本发明的至少一个实施方案中。说明书中的各个地方出现这些短语不一定都指代相同实施方案，单独或替代实施方案也不与其它实施方案互斥。此外，描述各种特征，其可由一些实施方案且不由其它实施方案展现。类似地，描述各种要求，其可为一些实施方案的要求但非其它实施方案的要求。
如本文使用，高于阈值意味着处于比较之下的项的值高于指定其它值，处于比较之下的项在具有最大值的特定指定数目个项当中，或比较之下的项具有在指定最高百分比值内的值。如本文使用，低于阈值意味着处于比较之下的项的值低于指定其它值，处于比较之下的项在具有最小值的特定指定数目个项当中，或处于比较之下的项具有在指定最低百分比值内的值。如本文使用，在阈值内意味着处于比较之下的项的值在两个指定其它值之间，处于比较之下的项在中间指定数目个项当中，或处于比较之下的项具有在中间指定百分比范围内的值。相对术语，例如高或不重要的，当未另外定义时，可被理解为指派一值及确定那个值如何与建立的阈值比较。举例来说，短语“选择最快连接”可被理解为意味着选择具有经指派的对应于高于阈值的其连接速度的值的连接。
如本文使用，字“或”指代一组项的任何可能排列。举例来说，短语“A、B或C”是指A、B、C中的至少一者或其任何组合，例如以下中的任何者：A；B；C；A及B；A及C；B及C；A、B及C；或任何项的倍数，例如A及A；B、B及C；A、A、B、C及C等。
尽管已以专用于结构特征及/或方法动作的语言描述了标的物，但应理解，所附权利要求书中定义的标的物不一定限于上文描述的特定特征或动作。本文已出于说明目的描述了特定实施例及实施方案，但可进行各种修改而不背离实施例及实施方案的范围。上文描述的特定特征及动作被揭示为实施所附权利要求的实例形式。因此，实施例及实施方案除了受所附权利要求书限制外不受限制。
上文提及的任何专利、专利申请案及其它参考案通过引用方式并入本文中。如果有必要的话，可修改方面以利用上文描述的各种参考案的系统、功能及概念以提供又另外实施方案。如果通过引用方式并入的档案中的表述或标的物与本申请案的表述或标的物冲突，那么应以本申请案为准。

Claims (20)

1.一种方法，其包括：
识别存储器装置的装置条件；
比较所述装置条件与一或多个阈值以确定所述存储器装置是否正经历艰苦装置条件；
当基于所述比较确定所述存储器装置正经历艰苦装置条件时，选择经减小电压阶跃大小；
当基于所述比较确定所述存储器装置未经历艰苦装置条件时，选择标准电压阶跃大小；及
对所述存储器装置执行程序操作，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的电压阶跃大小。
2.根据权利要求1所述的方法，
其中所述装置条件指定温度；且
其中所述一或多个阈值中的至少第一者指定在认为所述存储器装置正经历艰苦装置条件之前的最大温度，且所述一或多个阈值中的至少第二者指定在认为所述存储器装置正经历艰苦装置条件之前的最小温度。
3.根据权利要求1所述的方法，
其中所述装置条件指定数个程序/擦除循环；且
其中所述一或多个阈值中的至少一者指定在认为所述存储器装置正经历艰苦装置条件之前的阈值数目个程序/擦除循环。
4.根据权利要求1所述的方法，
其中所述装置条件指定错误率；且
其中所述一或多个阈值中的至少一者指定在认为所述存储器装置正经历艰苦装置条件之前的阈值错误率。
5.根据权利要求1所述的方法，其中所述方法由所述存储器装置的控制器执行。
6.根据权利要求1所述的方法，其中所述存储器装置是负AND NAND存储器装置。
7.根据权利要求1所述的方法，其中所述一或多个阈值中的至少一者是基于对除了所述存储器装置之外的具有与所述存储器装置的类型相同的类型的测试存储器装置执行的测试过程来定义。
8.根据权利要求1所述的方法，其中所述一或多个阈值中的至少一者是基于对所述存储器装置执行的经校准以确定所述存储器装置如何对极热或极冷作出反应的测试过程来定义。
9.根据权利要求1所述的方法，其中所述一或多个阈值中的至少一者是基于经校准以确定所述存储器装置如何对程序/擦除循环作出反应的测试过程来定义。
10.一种计算机可读存储媒体，其包括指令，所述指令当由一或多个处理装置执行时导致所述一或多个处理装置：
识别存储器装置的装置条件；
将装置条件的映射应用到电压阶跃大小以选择对应于所述经识别装置条件的电压阶跃大小；及
对所述存储器装置执行程序操作，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的电压阶跃大小。
11.根据权利要求10所述的计算机可读存储媒体，
其中所述经识别装置条件指定温度；且
其中所述映射的至少一部分指定映射到所述所选择的电压阶跃大小的温度范围，所述温度范围包含所述经指定温度。
12.根据权利要求10所述的计算机可读存储媒体，
其中所述经识别装置条件指定数个程序/擦除循环；且
其中所述映射的至少一部分指定映射到所述所选择的电压阶跃大小的阈值数目个程序/擦除循环。
13.根据权利要求10所述的计算机可读存储媒体，其中所述映射的至少部分是基于对所述存储器装置执行的经校准以确定所述存储器装置如何对极热或极冷作出反应的测试过程来定义。
14.一种存储器系统，其包括：
存储器阵列；及
多个编程电压阶跃寄存器，每一编程电压阶跃寄存器存储电压或电压增量的指示，其中对所述多个编程电压阶跃寄存器中的一者的选择是基于对应于所述所选择的编程电压阶跃寄存器的所述存储器系统的条件的确定；
其中当对所述存储器阵列中的一或多个单元执行程序操作时使用所述所选择的编程电压阶跃寄存器，其中执行所述程序操作包括迭代地施加电压量直到实现目标电荷，所述电压量是基于所述所选择的编程电压阶跃寄存器中存储的值。
15.根据权利要求14所述的存储器系统，
其中所述存储器系统的所述条件指定温度；且
其中对所述多个编程电压阶跃寄存器中的一者的所述选择是基于所述指定温度对应于所述所选择的编程电压阶跃寄存器的确定。
16.根据权利要求14所述的存储器系统，
其中所述存储器系统的所述条件指定数个程序/擦除循环；且
其中对所述多个编程电压阶跃寄存器中的一者的所述选择是基于所述指定数目个程序/擦除循环对应于所述所选择的编程电压阶跃寄存器的确定。
17.根据权利要求14所述的存储器系统，
其中所述存储器系统的所述条件指定错误率；且
其中对所述多个编程电压阶跃寄存器中的一者的所述选择是基于所述指定错误率对应于所述所选择的编程电压阶跃寄存器的确定。
18.根据权利要求14所述的存储器系统，其中所述存储器系统的所述条件与所述所选择的编程电压阶跃寄存器之间的对应性是基于对除了所述存储器系统之外的具有与所述存储器系统的类型相同的类型的测试存储器装置执行的测试过程来定义。
19.根据权利要求14所述的存储器系统，其中所述存储器系统的所述条件与所述所选择的编程电压阶跃寄存器之间的所述对应性是基于对所述存储器系统执行的经校准以确定所述存储器系统如何对极热或极冷作出反应的测试过程来定义。
20.根据权利要求14所述的存储器系统，其中所述存储器系统的所述条件与所述所选择的编程电压阶跃寄存器之间的所述对应性是基于经校准以确定所述存储器系统如何对程序/擦除循环作出反应的测试过程来定义。
CN201910973704.XA 2018-12-20 2019-10-14 用于艰苦装置条件的动态存储器编程电压阶跃 Withdrawn CN111354402A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/228,255 2018-12-20
US16/228,255 US11557345B2 (en) 2018-12-20 2018-12-20 Dynamic memory programming voltage step for strenuous device conditions

Publications (1)

Publication Number Publication Date
CN111354402A true CN111354402A (zh) 2020-06-30

Family

ID=71096928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910973704.XA Withdrawn CN111354402A (zh) 2018-12-20 2019-10-14 用于艰苦装置条件的动态存储器编程电压阶跃

Country Status (2)

Country Link
US (1) US11557345B2 (zh)
CN (1) CN111354402A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164634B2 (en) * 2019-06-24 2021-11-02 Western Digital Technologies, Inc. Non-volatile storage system with fast SLC operation
US11450392B2 (en) * 2019-12-17 2022-09-20 Micron Technology, Inc. Selective read disturb sampling
US11361825B2 (en) * 2019-12-18 2022-06-14 Micron Technology, Inc. Dynamic program erase targeting with bit error rate
US11923010B2 (en) * 2020-03-24 2024-03-05 Intel NDTM US LLC Flash memory chip that modulates its program step voltage as a function of chip temperature
KR102432163B1 (ko) * 2020-10-30 2022-08-12 한양대학교 산학협력단 고신뢰성의 자기 메모리 시스템 및 그 동작 방법
KR20220067282A (ko) 2020-11-17 2022-05-24 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법
US20230420051A1 (en) * 2022-06-23 2023-12-28 Sandisk Technologies Llc Reliability improvement through delay between multi-stage programming steps in non-volatile memory structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176163A (zh) * 2005-05-11 2008-05-07 美光科技公司 编程存储器装置
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取
CN107871515A (zh) * 2016-09-23 2018-04-03 爱思开海力士有限公司 半导体存储器装置及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
GB0617697D0 (en) * 2006-09-08 2006-10-18 Algotronix Ltd Method of actively tagging electronic designs and intellectual property cores
US8806106B2 (en) * 2010-11-12 2014-08-12 Seagate Technology Llc Estimating wear of non-volatile, solid state memory
US9786356B2 (en) * 2015-01-30 2017-10-10 Qualcomm Incorporated Memory device with adaptive voltage scaling based on error information
CN107992149B (zh) * 2016-10-27 2020-02-07 中芯国际集成电路制造(上海)有限公司 电压带隙电路的修调方法和修调装置
US11137808B2 (en) * 2018-08-31 2021-10-05 Micron Technology, Inc. Temperature compensation in a memory system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176163A (zh) * 2005-05-11 2008-05-07 美光科技公司 编程存储器装置
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取
CN107871515A (zh) * 2016-09-23 2018-04-03 爱思开海力士有限公司 半导体存储器装置及其操作方法

Also Published As

Publication number Publication date
US20200202938A1 (en) 2020-06-25
US11557345B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
KR102172893B1 (ko) 판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스
US10896123B2 (en) Enhancing the effectiveness of read scan performance and reliability for non-volatile memory
US11733929B2 (en) Memory system with dynamic calibration using a variable adjustment mechanism
US11557345B2 (en) Dynamic memory programming voltage step for strenuous device conditions
TWI574277B (zh) 記憶體裝置中之錯誤校正操作
US11604695B2 (en) Copy-back operations in a memory device
KR102083491B1 (ko) 메모리 장치, 메모리 시스템 및 이의 동작 방법
CN112424865B (zh) Nand温度感知操作
US8737125B2 (en) Aggregating data latches for program level determination
US8730724B2 (en) Common line current for program level determination in flash memory
US11107543B2 (en) Adjustment of read and write voltages using a space between threshold voltage distributions
KR20130135938A (ko) 데이터 감지 방법, 디바이스 및 시스템
US11715530B2 (en) Offset memory component automatic calibration (autocal) error recovery for a memory sub-system
TWI805183B (zh) 用於決定讀取電壓的記憶體系統
US20210110865A1 (en) Extending operating temperature of storage device
CN111341371A (zh) 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法
CN111951873B (zh) 用于校准存储器单元数据状态的感测的设备及方法
TWI493562B (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
CN112562772B (zh) 自适应低密度奇偶校验硬解码器
US10446241B1 (en) Automatic calibration (autocal) error recovery for a memory sub-system
US20240029801A1 (en) Memory read calibration based on memory device-originated metrics characterizing voltage distributions
US20240071521A1 (en) Memory device producing metadata characterizing applied read voltage level with respect to voltage distributions
CN116246683A (zh) 使用深度神经网络在存储器装置中读取阈值预测

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200630

WW01 Invention patent application withdrawn after publication