CN111354296A - 显示面板、显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，提出一种显示面板、显示装置，显示面板包括：多条信号线、第一栅极驱动电路、第二栅极驱动电路、第一初始信号线、第二初始信号线、第一开关单元、第二开关单元。第一开关单元的第一端连接第一初始信号线，第二端连接第一栅极驱动电路中的首级第一移位寄存器单元，控制端连接第二初始信号线；第二开关单元的第一端连接第二初始信号线，第二端连接第二栅极驱动电路中的首级第二移位寄存器单元，控制端连接第一初始信号线。本公开提供的显示面板能够方便的检测到第一初始信号线或第二初始信号线断裂。

Description

显示面板、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

随着显示面板对分辨率、刷新率、大尺寸要求的提高，充电率成为满足以上高要求的主要问题。相关技术中，通常采用双栅驱动电路结构实现对栅线快速充电，即在显示面板的两侧分别设置一个栅极驱动电路，两个栅极驱动电路同时向栅线充电，从而加快了栅线的充电速度。相关技术中，该显示面板包括两条初始信号线，两条初始信号线分别用于向栅极驱动电路首级移位寄存单元提供初始化信号，两条初始信号线分别沿显示面板的两侧延伸，且位于显示面板最边缘的位置。

相关技术中，显示面板通常由易碎的玻璃材料组成，在显示面板生产、运输过程中显示面板边角容易破碎，从而造成位于显示面板最边沿的初始信号线断裂。由于两条初始信号线分别沿显示面板的两侧延伸，当显示面板单侧破碎时，两条初始信号线中仅一条初始信号线断裂。

然而，当一条初始信号线断裂时，显示面板两侧的栅极驱动电路依然能够正常驱动，正常的品质检测无法检出是否存在单侧初始信号线断裂。从而造成显示面板存在显示异常的风险。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种显示面板、显示装置。该显示面板能够解决相关技术中初始信息线断裂无法检测出的技术问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种显示面板，该显示面板包括：多条信号线、第一栅极驱动电路、第二栅极驱动电路、第一初始信号线、第二初始信号线、第一开关单元、第二开关单元。第一栅极驱动电路包括多个级联的第一移位寄存器单元，多个所述第一移位寄存器单元的输出端分别与多条所述信号线的第一端一一对应连接；第二栅极驱动电路包括多个级联的第二移位寄存器单元，多个所述第二移位寄存器单元的输出端分别与多条所述信号线的第二端一一对应连接；第一初始信号线用于向所述第一栅极驱动电路中的首级第一移位寄存器单元提供初始化信号；第二初始信号线用于向所述第二栅极驱动电路中的首级第二移位寄存器单元提供初始化信号；第一开关单元的第一端连接所述第一初始信号线，第二端连接所述第一栅极驱动电路中的首级第一移位寄存器单元，控制端连接所述第二初始信号线；第二开关单元的第一端连接所述第二初始信号线，第二端连接所述第二栅极驱动电路中的首级第二移位寄存器单元，控制端连接所述第一初始信号线。

本公开一种示例性实施例中，所述显示面板包括位于显示区周围的非显示区，以及相对设置的第一侧边和第二侧边；所述第一栅极驱动电路设置于靠近所述第一侧边的非显示区；所述第二栅极驱动电路设置于靠近所述第二侧边的非显示区；所述第一开关单元位于靠近所述第一侧边的非显示区；所述第二开关单元位于靠近所述第二侧边的非显示区。

本公开一种示例性实施例中，所述显示面板还包括相对的第三侧边和第四侧边，所述第一移位寄存器单元、第二移位寄存器单元均沿所述第四侧边向第三侧边方向级联；所述显示面板还包括时钟控制电路，时钟控制电路靠近所述显示面板的第三侧边设置，所述时钟控制电路同时连接所述第一初始信号线、第二初始信号线，用于分别向所述第一初始信号线、第二初始信号线输入所述初始化信号。

本公开一种示例性实施例中，所述第一初始信号线设置于所述非显示区，且自与所述时钟控制电路连接位置起始，依次沿所述第一侧边、第四侧边的延伸方向延伸至靠近所述第二侧边的非显示区；所述第二初始信号线设置于所述非显示区，且自与所述时钟控制电路连接位置起始，依次沿所述第二侧边、第四侧边的延伸方向延伸至靠近所述第一侧边的非显示区。

本公开一种示例性实施例中，所述信号线为栅线。

本公开一种示例性实施例中，所述第一开关单元包括第一开关晶体管，第一开关晶体管的第一极连接所述第一初始信号线，第二极连接所述第一栅极驱动电路中的首级第一移位寄存器单元，栅极连接所述第二初始信号线；第二开关单元包括第二开关晶体管，第二开关晶体管的第一极连接所述第二初始信号线，第二极连接所述第二栅极驱动电路中的首级第二移位寄存器单元，栅极连接所述第一初始信号线。

本公开一种示例性实施例中，所述第一移位寄存器单元和所述第二移位寄存器单元结构相同，所述第一移位寄存器单元包括输入电路，输入电路连接第一电源端、上拉节点、输入信号端，用于响应所述输入信号端的信号以连通所述第一电源端和所述上拉节点，其中，所述输入信号端用于接收所述初始化信号。

本公开一种示例性实施例中，所述第一移位寄存器单元还包括：输出电路、下拉控制电路、下拉电路、复位电路、关断电路，输出电路连接所述上拉节点、时钟信号端、输出端，用于响应所述上拉节点的信号将所述时钟信号端的信号传输到所述输出端；下拉控制电路连接所述上拉节点、下拉节点、下拉控制节点、第二电源端、第三电源端，用于响应所述第二电源端的信号将所述第二电源端的信号传输到所述下拉控制节点，用于响应所述下拉控制节点的信号将所述第二电源端的信号传输到所述下拉节点，以及用于响应所述上拉节点的信号将所述第三电源端的信号传输到所述下拉节点和所述下拉控制节点；下拉电路连接所述下拉节点、第三电源端、上拉节点、输出端，用于响应所述下拉节点的信号将所述第三电源端的信号传输到所述上拉节点、输出端；复位电路连接第四电源端、上拉节点、复位信号端，用于响应所述复位信号端的信号将所述第四电源端的信号传输到所述上拉节点；关断电路连接所述输出端、控制信号端、第三电源端，用于响应所述控制信号端的信号将所述第三电源端的信号传输到所述输出端。

本公开一种示例性实施例中，所述输入电路包括第三开关晶体管，第三开关晶体管的第一极连接所述第一电源端，第二极连接所述上拉节点，栅极连接所述输入信号端。输出电路包括第四开关晶体管、电容，第四开关晶体管的第一极连接所述时钟信号端，第二极连接所述输出端，栅极连接所述上拉节点；电容连接于所述输出端和所述上拉节点之间。下拉控制电路包括：第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管，第五开关晶体管的第一极连接所述第二电源端，第二极连接所述下拉控制节点，栅极连接所述第二电源端；第六开关晶体管的第一极连接所述第二电源端，第二极连接所述下拉节点，栅极连接所述下拉控制节点；第七开关晶体管的第一极连接所述下拉控制节点，第二极连接所述第三电源端，栅极连接所述上拉节点；第八开关晶体管的第一极连接所述下拉节点，第二极连接所述第三电源端，栅极连接所述上拉节点。所述下拉电路包括：第九开关晶体管、第十开关晶体管，第九开关晶体管的第一极连接所述第三电源端，第二极连接所述上拉节点，栅极连接所述下拉节点；第十开关晶体管的第一极连接所述第三电源端，第二极连接所述输出端，栅极连接所述下拉节点。所述复位电路包括第十一开关晶体管，第十一开关晶体管的第一极连接所述第四电源端，第二极连接所述上拉节点，栅极连接所述复位信号端。所述关断电路包括第十二开关晶体管，第十二开关晶体管的第一极连接连接所述第三电源端，第二极连接所述输出端，栅极连接所述控制信号端。

根据本发明的一个方面，提供一种显示装置，该显示装置包括上述的显示面板。

本公开提供一种显示面板、显示装置。该显示面板包括：多条信号线、第一栅极驱动电路、第二栅极驱动电路、第一初始信号线、第二初始信号线、第一开关单元、第二开关单元。第一栅极驱动电路包括多个级联的第一移位寄存器单元，多个所述第一移位寄存器单元的输出端分别与多条所述信号线的第一端一一对应连接；第二栅极驱动电路包括多个级联的第二移位寄存器单元，多个所述第二移位寄存器单元的输出端分别与多条所述信号线的第二端一一对应连接；第一初始信号线用于向所述第一栅极驱动电路中的首级第一移位寄存器单元提供初始化信号；第二初始信号线用于向所述第二栅极驱动电路中的首级第二移位寄存器单元提供初始化信号；第一开关单元的第一端连接所述第一初始信号线，第二端连接所述第一栅极驱动电路中的首级第一移位寄存器单元，控制端连接所述第二初始信号线；第二开关单元的第一端连接所述第二初始信号线，第二端连接所述第二栅极驱动电路中的首级第二移位寄存器单元，控制端连接所述第一初始信号线。本公开提供的显示面板能够方便的检测到第一初始信号线或第二初始信号线断裂。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中一种显示面板的结构示意图；

图2为相关技术中一种移位寄存器单元的结构示意图；

图3为图2中移位寄存器单元一种驱动方法中各节点的时序图；

图4为本公开显示面板一种示例性实施例的结构示意图；

图5为本公开显示面板中第一移位寄存器单元的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中一种显示面板的结构示意图。相关技术中为了实现栅极驱动电路向栅线快速充电，通常在显示面板的两侧分别设置一个栅极驱动电路。如图1所示，该显示面板包括两个栅极驱动电路11和12，栅极驱动电路11和12分被设置于显示面板的两侧，栅极驱动电路11包括多个级联的移位寄存器单元GOA1，栅极驱动电路12包括多个级联的移位寄存器单元GOA2。其中，第2n+1级移位寄存器单元GOA1的输出端连接第2n+3级移位寄存器单元GOA1的输入端，第2n+3级移位寄存器单元GOA1的输出端连接第2n+1级移位寄存器单元GOA1的复位信号端。第2n+2级移位寄存器单元GOA2的输出端连接第2n+4级移位寄存器单元GOA2的输入端，第2n+4级移位寄存器单元GOA2的输出端连接第2n+2级移位寄存器单元GOA2的复位信号端。n为大于等于0的正整数。移位寄存器单元GOA1与栅线2的一端一一对应连接，移位寄存器单元GOA2与栅线2的另一端一一对应连接，以使两个栅极驱动电路11和12可以同时向一条栅线充电，从而提高对栅线的充电速度。如图1所示，该显示面板还包括时钟控制电路3、初始信号线41、42，时钟控制电路3与初始信号线41、42连接，时钟控制电路3用于通过初始信号线41向栅极驱动电路11的首级移位寄存器单元提供初始化信号，以及通过初始信号线42向栅极驱动电路12的首级移位寄存器单元提供初始化信号。如图1所示，初始信号线41、42需要分别绕显示面板的相对两侧延伸以分别连接栅极驱动电路11、12。然而，当显示面板一侧破碎或其他原因导致初始信号线41、42中的一条断开时，显示面板两侧的栅极驱动电路依然能够正常驱动，正常的品质检测无法检出是否存在单侧初始信号线断裂。例如，当初始信号线41断裂时，由于第一级移位寄存器单元GOA1和第二级移位寄存器单元GOA2同时连接于同一栅线的两端，第二级移位寄存器单元GOA2向栅线2输出的信号可以向第三级移位寄存单元GOA1的输入端输入信号，依次类推，栅极驱动电路11中的移位寄存器单元依然可以正常驱动。然而，由于初始信号线断开会使得显示面板存在显示异常的风险。以下提供一种初始信号线断开造成显示异常的情况。

如图2所示，为相关技术中一种移位寄存器单元的结构示意图。如图2所示，该移位寄存器单元包括第三到第十二开关晶体管T3-T12、电容C。第三开关晶体管T3的第一极连接第一电源端VDD，第二极连接上拉节点PU，栅极连接输入信号端Input。第四开关晶体管T4的第一极连接时钟信号端CLK，第二极连接输出端OUT，栅极连接上拉节点PU；电容C连接于输出端OUT和上拉节点PU之间。第五开关晶体管T5的第一极连接第二电源端VGH，第二极连接下拉控制节点PD-CN，栅极连接第二电源端VGH；第六开关晶体管T6的第一极连接第二电源端VGH，第二极连接下拉节点PD，栅极连接下拉控制节点PD-CN；第七开关晶体管T7的第一极连接下拉控制节点PD-CN，第二极连接第三电源端VGL，栅极连接上拉节点PU；第八开关晶体管T8的第一极连接下拉节点PD，第二极连接第三电源端VGL，栅极连接上拉节点PU。第九开关晶体管T9的第一极连接第三电源端VGL，第二极连接上拉节点PU，栅极连接下拉节点PD；第十开关晶体管T10的第一极连接第三电源端VGL，第二极连接输出端OUT，栅极连接下拉节点PD。第十一开关晶体管T11的第一极连接第四电源端VSS，第二极连接上拉节点PU，栅极连接复位信号端Reset。第十二开关晶体管T12的第一极连接连接第三电源端VGl，第二极连接输出端OUT，栅极连接控制信号端CN。

如图3所示，为图2中移位寄存器单元一种驱动方法中各节点的时序图。其中，第三到第十二开关晶体管T3-T12可以为N型晶体管，第一电源端VDD、第二电源端VGH的信号常为高电平，第三电源端VGl、第四电源端VSS的信号常为低电平。该移位寄存器单元驱动方法包括三个阶段：充电阶段t1、输出阶段t2、复位阶段t3。充电阶段t1：输入信号端Input输入高电平，第三开关晶体管导通，以将第一电源端VDD的高电平传输到上拉节点PU，并存储在电容C中，同时第七开关晶体管T7、第八开关晶体管T8在上拉节点高电平作用下导通，以将第三电源端VGL的低电平信号传输到下拉控制节点PD-CN和下拉节点PD。输出阶段t2：时钟信号端CLK的信号为高电平，第四开关晶体管T4在上拉节点PU作用下导通以将时钟信号端CLK的高电平传输到输出端OUT。复位阶段t3：复位信号端Reset为高电平，第十一开关晶体管T11导通，以将第四电源端VSS的低电平信号传输到上拉节点PU，同时第五开关晶体管T5在第二电源端VGH作用下导通，以将第二电源端的高电平信号传输到下拉控制节点PD-CN，第六开关晶体管T6在下拉控制节点PD-CN作用下导通以将第二电源端的高电平信号传输到下拉节点PD，第九开关晶体管T9、第十开关晶体管T10在下拉节点PD控制下导通以将第三电源端的低电平信号传输到上拉节点PU和输出端OUT。第十二开关晶体管T12用于在控制信号端CN控制下导通或关断，当第十二开关晶体管T12导通时，移位寄存器单元均输出低电平；当第十二开关晶体管T12关断时，移位寄存器单元可以正常工作。

图1中的移位寄存器单元GOA1、GOA2可以为图2中的移位寄存器单元的结构。初始信号线41用于向栅极驱动电路11中首级移位寄存器单元的输入信号端输入初始化信号，初始信号线42用于向栅极驱动电路12中首级移位寄存器单元的输入信号端输入初始化信号。如图1所述，栅极驱动电路11中首级移位寄存器单元可以包括第一级移位寄存器单元和第二级移位寄存器单元，栅极驱动电路12中首级移位寄存器单元可以包括第一级移位寄存器单元和第二级移位寄存器单元。如果任意一条初始信号线断开，例如，初始信号线41断开，栅极驱动电路11中首级移位寄存器单元的输入信号端处于悬浮状态，即其输入信号端无法获取高电平信号也无法获取低电平信号。如图2所示，由于输入信号端Input无法获取低电平信号，第三开关晶体管T3无法完全关断，其源漏极容易出现漏电流，从而导致上拉节点PU一直处于高电平状态，最终导致错充，出现花屏的现象。且在常温状态下，第三开关晶体管T3的源漏极漏电流不大，花屏现象不明显，正常的品质检测依然无法检出是否存在单侧初始信号线断裂。而在高温状态下，第三开关晶体管T3的源漏极漏电流变大，花屏现象明显，影响正常使用。

基于此，本示例性实施例提供一种显示面板，如图4所示，为本公开显示面板一种示例性实施例的结构示意图。该显示面板包括：多条信号线2、第一栅极驱动电路11、第二栅极驱动电路12、第一初始信号线41、第二初始信号线42、第一开关单元T1、第二开关单元T2。第一栅极驱动电路11包括多个级联的第一移位寄存器单元GOA1，多个所述第一移位寄存器单元GOA1的输出端分别与多条所述信号线2的第一端一一对应连接；第二栅极驱动电路12包括多个级联的第二移位寄存器单元GOA2，多个所述第二移位寄存器单元GOA2的输出端分别与多条所述信号线2的第二端一一对应连接；第一初始信号线41用于向所述第一栅极驱动电路11中的首级第一移位寄存器单元提供初始化信号；第二初始信号线42用于向所述第二栅极驱动电路12中的首级第二移位寄存器单元提供初始化信号；第一开关单元T1的第一端连接所述第一初始信号线41，第二端连接所述第一栅极驱动电路中的首级第一移位寄存器单元，控制端连接所述第二初始信号线42；第二开关单元T2的第一端连接所述第二初始信号线42，第二端连接所述第二栅极驱动电路中的首级第二移位寄存器单元，控制端连接所述第一初始信号线41。

本示例性实施例提供的显示面板中，当第一初始信号线41、第二初始信号线42中的任意一条断开时，第一栅极驱动电路中的首级第一移位寄存器单元和第二栅极驱动电路中的首级第二移位寄存器单元均无法获取初始化信号，例如，当第一初始信号线41断开时，第二开关单元T2无法导通，第二栅极驱动电路中的首级第二移位寄存器单元无法获取初始化信号，当第二初始信号线42断开时，第一开关单元T1无法导通，第一栅极驱动电路中的首级第一移位寄存器单元无法获取初始化信号。从而第一栅极驱动电路11和第二栅极驱动电路12均无法正常驱动，因而可以通过正常的品质检测检出第一初始信号线41、第二初始信号线42是否存在断开。

本示例性实施例中，如图4所示，第2n+1级第一移位寄存器单元GOA1的输出端连接第2n+3级第一移位寄存器单元GOA1的输入端，第2n+3级第一移位寄存器单元GOA1的输出端连接第2n+1级第一移位寄存器单元GOA1的复位信号端。第2n+2级移第二位寄存器单元GOA2的输出端连接第2n+4级第二移位寄存器单元GOA2的输入端，第2n+4级第二移位寄存器单元GOA2的输出端连接第2n+2级第二移位寄存器单元GOA2的复位信号端。n为大于等于0的正整数。第一栅极驱动电路11中首级第一移位寄存器单元可以包括第一级第一移位寄存器单元和第二级第一移位寄存器单元。第二栅极驱动电路12中首级第二移位寄存器单元可以包括第一级第二移位寄存器单元和第二级第二移位寄存器单元。应该理解的是，在其他示例性实施例中，第一栅极驱动电路11中的第一移位寄存器单元还可以有其他的级联方式，第二栅极驱动电路12中的第二移位寄存器单元还可以有其他的级联方式，例如，两个栅极驱动电路中的移位寄存器单元均逐级级联，相应的，两栅极驱动电路中的首级移位寄存器单元均为第一级移位寄存器单元。

本示例性实施例中，如图4所示，所述第一开关单元T1可以包括第一开关晶体管，第一开关晶体管的第一极连接所述第一初始信号线41，第二极连接所述第一栅极驱动电路中的首级第一移位寄存器单元，栅极连接所述第二初始信号线42；第二开关单元T2可以包括第二开关晶体管，第二开关晶体管的第一极连接所述第二初始信号线42，第二极连接所述第二栅极驱动电路中的首级第二移位寄存器单元，栅极连接所述第一初始信号线41。其中，由于初始化信号的有效电平为高电平，对应的，第一开关晶体管、第二开关晶体管可以为N型晶体管。应该理解的是，当初始化信号的有效电平为低电平时，对应的，第一开关晶体管、第二开关晶体管可以为P型晶体管。

本示例性实施例中，如图4所示，所述显示面板包括位于显示区周围的非显示区，以及相对设置的第一侧边61和第二侧边62；所述第一栅极驱动电路11可以设置于靠近所述第一侧边61的非显示区；所述第二栅极驱动电路12可以设置于靠近所述第二侧边62的非显示区；所述第一开关单元T1可以位于靠近所述第一侧边61的非显示区；所述第二开关单元T2可以位于靠近所述第二侧边62的非显示区。所述显示面板还可以包括相对的第三侧边63和第四侧边64，所述第一移位寄存器单元GOA1、第二移位寄存器单元GOA2均沿所述第四侧边64向第三侧边63的方向级联；所述显示面板还可以包括时钟控制电路3，时钟控制电路3可以靠近所述显示面板的第三侧边63设置，时钟控制电路3可以通过附晶薄膜连接到显示面板上，所述时钟控制电路3可以同时连接所述第一初始信号线41、第二初始信号线42，用于分别向所述第一初始信号线41、第二初始信号线42输入所述初始化信号。所述第一初始信号线41可以设置于所述非显示区，且自与所述时钟控制电路3连接位置起始，依次沿所述第一侧边61、第四侧边64的延伸方向延伸至靠近所述第二侧边63的非显示区；所述第二初始信号线42可以设置于所述非显示区，且自与所述时钟控制电路3连接位置起始，依次沿所述第二侧边62、第四侧边64的延伸方向延伸至靠近所述第一侧边61的非显示区。第一开关单元T1可以靠近所述第四侧边64设置，从而方便连接第一栅极驱动电路中的首级第一移位寄存器单元，第二开关单元T2可以靠近所述第四侧边64设置，从而方便连接第二栅极驱动电路中的首级第二移位寄存器单元。

如图4所示，该显示面板还可以包括第一信号线组71和第二信号线组72，时钟控制电路3可以通过第一信号线组71向第一栅极驱动电路11中的各个第一移位寄存器单元提供时钟信号、电源信号等信号。时钟控制电路3可以通过第二信号线组72向第二栅极驱动电路12中的各个第二移位寄存器单元提供时钟信号、电源信号等信号。

应该理解的是，时钟控制电路3还可以设置于其他位置，第一初始信号线41、第二初始信号线42还可以有其他的延伸方式，例如，所述第二初始信号线42可以自与所述时钟控制电路3连接位置起始，依次沿所述第一侧边61、第四侧边64的延伸方向延伸至靠近所述第二侧边63的非显示区；所述第一初始信号线41可以自与所述时钟控制电路3连接位置起始，依次沿所述第二侧边62、第四侧边64的延伸方向延伸至靠近所述第一侧边61的非显示区，再例如，第一初始信号线41、第二初始信号线42还可以沿同一方向延伸。

本示例性实施例中，所述信号线可以为栅线，该栅线可以用于向显示面板中像素驱动电路提供栅极驱动信号，应该理解的是，在其他示例性实施例中，所述信号线还可以为使能线，使能线可以用于向显示面板中像素驱动电路提供使能信号。

本示例性实施例中，所述第一移位寄存器单元和所述第二移位寄存器单元结构可以相同，如图5所示，为本公开显示面板中第一移位寄存器单元的结构示意图。所述第一移位寄存器单元可以包括输入电路51、输出电路52、下拉控制电路53、下拉电路54、复位电路55、关断电路56，输入电路51连接第一电源端VDD、上拉节点PU、输入信号端Input，用于响应所述输入信号端Input的信号以连通所述第一电源端VDD和所述上拉节点PU，其中，所述输入信号端Input用于接收所述初始化信号；输出电路52连接所述上拉节点PU、时钟信号端CLK、输出端OUT，用于响应所述上拉节点PU的信号将所述时钟信号端CLK的信号传输到所述输出端OUT；下拉控制电路53连接所述上拉节点PU、下拉节点PD、下拉控制节点PD-CN、第二电源端VGH、第三电源端VGL，用于响应所述第二电源端VGH的信号将所述第二电源端VGH的信号传输到所述下拉控制节点PD-CN，用于响应所述下拉控制节点PD-CN的信号将所述第二电源端VGH的信号传输到所述下拉节点PD，以及用于响应所述上拉节点PU的信号将所述第三电源端VGL的信号传输到所述下拉节点PD和所述下拉控制节点PD-CN；下拉电路54连接所述下拉节点PD、第三电源端VGL、上拉节点PU、输出端OUT，用于响应所述下拉节点PD的信号将所述第三电源端VGL的信号传输到所述上拉节点PU、输出端OUT；复位电路55连接第四电源端VSS、上拉节点PU、复位信号端Reset，用于响应所述复位信号端Reset的信号将所述第四电源端VSS的信号传输到所述上拉节点PU；关断电路56连接所述输出端OUT、控制信号端CN、第三电源端VGL，用于响应所述控制信号端CN的信号将所述第三电源端VGL的信号传输到所述输出端OUT。

本示例性实施例中，如图5所示，所述输入电路51可以包括第三开关晶体管T3，第三开关晶体管T3的第一极连接所述第一电源端VDD，第二极连接所述上拉节点PU，栅极连接所述输入信号端Input。输出电路52可以包括第四开关晶体管T4、电容C，第四开关晶体管T4的第一极连接所述时钟信号端CLK，第二极连接所述输出端OUT，栅极连接所述上拉节点PU；电容C连接于所述输出端OUT和所述上拉节点PU之间。下拉控制电路53可以包括：第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8，第五开关晶体管T5的第一极连接所述第二电源端VGH，第二极连接所述下拉控制节点PD-CN，栅极连接所述第二电源端VGH；第六开关晶体管T6的第一极连接所述第二电源端VGH，第二极连接所述下拉节点PD，栅极连接所述下拉控制节点PD-CN；第七开关晶体管T7的第一极连接所述下拉控制节点PD-CN，第二极连接所述第三电源端VGL，栅极连接所述上拉节点PU；第八开关晶体管T8的第一极连接所述下拉节点PD，第二极连接所述第三电源端VGL，栅极连接所述上拉节点PU。所述下拉电路54可以包括：第九开关晶体管T9、第十开关晶体管T10，第九开关晶体管T9的第一极连接所述第三电源端VGL，第二极连接所述上拉节点PU，栅极连接所述下拉节点PD；第十开关晶体管T10的第一极连接所述第三电源端VGL，第二极连接所述输出端OUT，栅极连接所述下拉节点PD。所述复位电路55包括第十一开关晶体管T11，第十一开关晶体管T11的第一极连接所述第四电源端VSS，第二极连接所述上拉节点PU，栅极连接所述复位信号端Reset。所述关断电路56包括第十二开关晶体管T12，第十二开关晶体管T12的第一极连接连接所述第三电源端VGL，第二极连接所述输出端OUT，栅极连接所述控制信号端CN。

本示例性实施例中，图5所示的移位寄存器单元与图2中所示的移位寄存器单元可以具有相同的驱动方法，此处不再赘述。应该理解的是，本示例性实施例中第一移位寄存器单元和第二移位寄存器单元还可以有其他的结构可供选择，这些都属于本公开的保护范围。

本示例性实施例还提供一种显示装置，该显示装置可以包括上述的显示面板。该显示装置可以为手机、电视、笔记本电脑等显示装置。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种显示面板，其特征在于，包括：

多条信号线；

第一栅极驱动电路，包括多个级联的第一移位寄存器单元，多个所述第一移位寄存器单元的输出端分别与多条所述信号线的第一端一一对应连接；

第二栅极驱动电路，包括多个级联的第二移位寄存器单元，多个所述第二移位寄存器单元的输出端分别与多条所述信号线的第二端一一对应连接；

第一初始信号线，用于向所述第一栅极驱动电路中的首级第一移位寄存器单元提供初始化信号；

第二初始信号线，用于向所述第二栅极驱动电路中的首级第二移位寄存器单元提供初始化信号；

第一开关单元，第一端连接所述第一初始信号线，第二端连接所述第一栅极驱动电路中的首级第一移位寄存器单元，控制端连接所述第二初始信号线；

第二开关单元，第一端连接所述第二初始信号线，第二端连接所述第二栅极驱动电路中的首级第二移位寄存器单元，控制端连接所述第一初始信号线。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括位于显示区周围的非显示区，以及相对设置的第一侧边和第二侧边；

所述第一栅极驱动电路设置于靠近所述第一侧边的非显示区；

所述第二栅极驱动电路设置于靠近所述第二侧边的非显示区；

所述第一开关单元位于靠近所述第一侧边的非显示区；

所述第二开关单元位于靠近所述第二侧边的非显示区。

3.根据权利要求2所述的显示面板，其特征在于，

所述显示面板还包括相对的第三侧边和第四侧边，所述第一移位寄存器单元、第二移位寄存器单元均沿所述第四侧边向第三侧边的方向级联；

所述显示面板还包括：

时钟控制电路，靠近所述显示面板的第三侧边设置，所述时钟控制电路同时连接所述第一初始信号线、第二初始信号线，用于分别向所述第一初始信号线、第二初始信号线输入所述初始化信号。

4.根据权利要求3所述的显示面板，其特征在于，

所述第一初始信号线设置于所述非显示区，且自与所述时钟控制电路连接位置起始，依次沿所述第一侧边、第四侧边的延伸方向延伸至靠近所述第二侧边的非显示区；

所述第二初始信号线设置于所述非显示区，且自与所述时钟控制电路连接位置起始，依次沿所述第二侧边、第四侧边的延伸方向延伸至靠近所述第一侧边的非显示区。

5.根据权利要求1所述的显示面板，其特征在于，

所述信号线为栅线。

6.根据权利要求1所述的显示面板，其特征在于，

所述第一开关单元包括：

第一开关晶体管，第一极连接所述第一初始信号线，第二极连接所述第一栅极驱动电路中的首级第一移位寄存器单元，栅极连接所述第二初始信号线；

第二开关单元包括：

第二开关晶体管，第一极连接所述第二初始信号线，第二极连接所述第二栅极驱动电路中的首级第二移位寄存器单元，栅极连接所述第一初始信号线。

7.根据权利要求1所述的显示面板，其特征在于，所述第一移位寄存器单元和所述第二移位寄存器单元结构相同，所述第一移位寄存器单元包括：

输入电路，连接第一电源端、上拉节点、输入信号端，用于响应所述输入信号端的信号以连通所述第一电源端和所述上拉节点，其中，所述输入信号端用于接收所述初始化信号。

8.根据权利要求7所述的显示面板，其特征在于，所述第一移位寄存器单元还包括：

输出电路，连接所述上拉节点、时钟信号端、输出端，用于响应所述上拉节点的信号将所述时钟信号端的信号传输到所述输出端；

下拉控制电路，连接所述上拉节点、下拉节点、下拉控制节点、第二电源端、第三电源端，用于响应所述第二电源端的信号将所述第二电源端的信号传输到所述下拉控制节点，用于响应所述下拉控制节点的信号将所述第二电源端的信号传输到所述下拉节点，以及用于响应所述上拉节点的信号将所述第三电源端的信号传输到所述下拉节点和所述下拉控制节点；

下拉电路，连接所述下拉节点、第三电源端、上拉节点、输出端，用于响应所述下拉节点的信号将所述第三电源端的信号传输到所述上拉节点、输出端；

复位电路，连接第四电源端、上拉节点、复位信号端，用于响应所述复位信号端的信号将所述第四电源端的信号传输到所述上拉节点；

关断电路，连接所述输出端、控制信号端、第三电源端，用于响应所述控制信号端的信号将所述第三电源端的信号传输到所述输出端。

9.根据权利要求8所述的显示面板，其特征在于，

所述输入电路包括：

第三开关晶体管，第一极连接所述第一电源端，第二极连接所述上拉节点，栅极连接所述输入信号端；

输出电路包括：

第四开关晶体管，第一极连接所述时钟信号端，第二极连接所述输出端，栅极连接所述上拉节点；

电容，连接于所述输出端和所述上拉节点之间；

下拉控制电路包括：

第五开关晶体管，第一极连接所述第二电源端，第二极连接所述下拉控制节点，栅极连接所述第二电源端；

第六开关晶体管，第一极连接所述第二电源端，第二极连接所述下拉节点，栅极连接所述下拉控制节点；

第七开关晶体管，第一极连接所述下拉控制节点，第二极连接所述第三电源端，栅极连接所述上拉节点；

第八开关晶体管，第一极连接所述下拉节点，第二极连接所述第三电源端，栅极连接所述上拉节点；

所述下拉电路包括：

第九开关晶体管，第一极连接所述第三电源端，第二极连接所述上拉节点，栅极连接所述下拉节点；

第十开关晶体管，第一极连接所述第三电源端，第二极连接所述输出端，栅极连接所述下拉节点；

所述复位电路包括：

第十一开关晶体管，第一极连接所述第四电源端，第二极连接所述上拉节点，栅极连接所述复位信号端；

所述关断电路包括：

第十二开关晶体管，第一极连接连接所述第三电源端，第二极连接所述输出端，栅极连接所述控制信号端。

10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的显示面板。

Images