CN111341846A - 一种具有分级缓冲层的半导体器件 - Google Patents

一种具有分级缓冲层的半导体器件 Download PDF

Info

Publication number
CN111341846A
CN111341846A CN201811549385.1A CN201811549385A CN111341846A CN 111341846 A CN111341846 A CN 111341846A CN 201811549385 A CN201811549385 A CN 201811549385A CN 111341846 A CN111341846 A CN 111341846A
Authority
CN
China
Prior art keywords
layer
buffer layer
buffer
semiconductor device
metal chalcogenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811549385.1A
Other languages
English (en)
Inventor
陶临钢
韩丹惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Zhisheng Ruixin Semiconductor Technology Co Ltd
Original Assignee
Xian Zhisheng Ruixin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Zhisheng Ruixin Semiconductor Technology Co Ltd filed Critical Xian Zhisheng Ruixin Semiconductor Technology Co Ltd
Priority to CN201811549385.1A priority Critical patent/CN111341846A/zh
Publication of CN111341846A publication Critical patent/CN111341846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有分级缓冲层的半导体器件,其结构自下而上依次包括:衬底层、导电层、半导体吸收层、第一缓冲层、第二缓冲层、外延层、沟道层、第三缓冲层和电极层;本发明通过设置多层缓冲层,且多层缓冲层具有连续增加的带隙,缓冲层被分级,分级的缓冲层的引入能够实现应力释放与位错过滤,以获得更好的晶体质量。

Description

一种具有分级缓冲层的半导体器件
技术领域
本发明属于半导体技术领域,具体涉及一种具有分级缓冲层的半导体器件。
背景技术
随着无线通信技术的飞速发展,对大功率微波应用的需求日益迫切。近年来,金属半导体场效应晶体管在微波频段通信和雷达器件中获得了广泛的应用,电路和系统的性能得以不断的提升。
当前,提高器件功率密度的和工作频率的方法是研究的热点,通常采用的方法有两种,一种是采取终端处理技术,改善电极边缘区域的电场分布,使器件具有更大的耐高压能力,进而提升器件的输出功率;另一种方法是在通过对沟道层的结构和参数进行优化来改善耗尽层在沟道层中的分布,进而减小沟道层的电阻和栅电容,提高器件的输出电流和工作频率。然而在研究中发现,这两种方法还是存在一些不足,比如,器件的特征频率和最高震荡频率下降,结构复杂制造受制造工艺的制约等。
此外,为了改善外延层结构的结晶度及其表面形貌,通常在基底层上生长一层缓冲层来实现,但现有技术中的单层缓冲层上形成的外延层结构之间通常由于晶格常数差异过大导致形成的外延层结构的晶体体缺陷密度非常高。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了具有分级缓冲层的半导体器件。
本发明要解决的技术问题通过以下技术方案实现:
一种具有分级缓冲层的半导体器件,包括:
衬底层;
导电层,设置于所述衬底层上;
半导体吸收层,设置于所述导电层上;
第一缓冲层,设置于所述半导体吸收层上,所述第一缓冲层包括第一金属硫族化合物层,并具有第一带隙;
第二缓冲层,设置于所述第一缓冲层上,所述第二缓冲层包括第二金属硫族化合物层,并具有第二带隙;
外延层;设置于所述第二缓冲层上;
沟道层;设置于所述外延层上;
第三缓冲层;设置于所述沟道层,所述第二缓冲层包括第三金属硫族化合物层,并具有第三带隙;
电极层;所述电极层包括源电极层、栅电极层和漏电极层;所述源电极层包括源电极和源极帽层,所述源极帽层设置于所述沟道层上,且源电极设置于所述源极帽层上;所述栅电极层包括栅电极和所述第三缓冲层,所述栅电极设置于所述第三缓冲层上;所述漏电极层包括漏电极和漏极帽层,所述漏极帽层设置于所述沟道层上,所述漏电极设置于所述漏极帽层上;
所述栅电极层和所述源电极层、所述漏电极层之间设置有凹槽。
在本发明的一个实施例中,所述第一金属硫族化合物层、所述第二金属硫族化合物层、所述第三金属硫族化合物层的材料包括硫化铟、硒化铟、氧化铟、硫化锌、硒化锌和氧化锌。
在本发明的一个实施例中,所述第一金属硫族化合物层和第二金属硫族化合物层中的每个包括通过使金属前驱体产生脉冲并使硫族前驱体产生脉冲而形成的一个或多个金属硫族化合物单分子层。
在本发明的一个实施例中,所述第一带隙、第二带隙和第三带隙的带隙不同,且逐渐增大。
在本发明的一个实施例中,所述第一缓冲层的厚度为
Figure BDA0001910246880000031
在本发明的一个实施例中,所述第二缓冲层的厚度为
Figure BDA0001910246880000032
在本发明的一个实施例中,所述源极帽层和所述漏极帽层的材质由所述第三缓冲层的材质注入磷离子形成。
在本发明的一个实施例中,所述磷离子的注入剂量为1.5×1018cm-2,注入能量为20KeV。
与现有技术相比,本发明的有益效果:
1.本发明通过设置第三缓冲层,且第三缓冲层设置在栅极下,减小了扩展在沟道层中的耗尽层进而增大了沟道电导,克服了现有技术通过引入场板而引起其它负面效应,由此使得本发明在不引入额外的栅漏电容的情况下提高了器件的输出电流。
2.本发明的沟道层为平整结构,规避了现有技术中对沟道层进行多次细线条刻蚀以改变沟道形状的复杂工艺,由此使得本发明在不增加制造工艺难度的情况下改善器件的直流和交流特性。
3.本发明通过设置多层缓冲层,且多层缓冲层具有连续增加的带隙,缓冲层被分级,分级的缓冲层的引入能够实现应力释放与位错过滤,以获得更好的晶体质量。
附图说明
图1为本发明的具有分级缓冲层的半导体器件的结构示意图。
其中,101、衬底层;102、导电层;103、半导体吸收层;104、第一缓冲层;105、第二缓冲层;106、外延层;107、沟道层;108、第三缓冲层;109、源电极;110、源极帽层;111、栅电极;112、漏电极;113、漏极帽层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
请参见图1,图1是本发明的具有分级缓冲层的半导体器件的结构示意图。本发明的具有分级缓冲层的半导体器件的结构自下而上依次包括:衬底层101、导电层102、半导体吸收层103、第一缓冲层104、第二缓冲层105、外延层106、沟道层107、第三缓冲层108和电极层;其中,
衬底层101的材料可以为蓝宝石、硅、碳化硅、氧化锌、氮化镓、氮化铝或者其它适于晶体外延生长的材料。
导电层102,设置于所述衬底层101上。所述导电层102为透明导电氧化物层。
半导体吸收层103,设置于所述导电层102上;半导体吸收层103可包括铜、铟、镓、硒或硫。
第一缓冲层104,设置于所述半导体吸收层103上,所述第一缓冲层104包括第一金属硫族化合物层,并具有第一带隙;第一金属硫族化合物层可包括任意合适的材料,例如,铟或者锌。例如,第一缓冲单分子层可包括硫化铟(例如,In2S3)、氧化铟(例如,In2O3)或硒化铟(例如,In2Se3)或者任意合适的铟的硫族化合物(例如,In2(O,S,Se)3)或者硫化锌(例如,ZnS)、氧化锌(例如,ZnO)或者硒化锌(例如,ZnSe)或者任意合适的锌的硫族化合物(例如,Zn(O,S,Se))。第一金属硫族化合物层可具有第一带隙。例如,如果第一金属硫族化合物层包括硫化铟,则第一带隙可以是大约2.0eV~2.2eV。所述第一缓冲层的厚度为
Figure BDA0001910246880000051
第二缓冲层105,设置于所述第一缓冲层104上,所述第二缓冲层105包括第二金属硫族化合物层,并具有第二带隙;第二金属硫族化合物层可包括任意合适的材料,例如,铟或锌。例如,第二金属硫族化合物层可包括硫化铟(例如,In2S3)、氧化铟(例如,In2O3)或硒化铟(例如,In2Se3)或者任意合适的铟的硫族化合物(例如,In2(O,S,Se)3)或者硫化锌(例如,ZnS)、氧化锌(例如,ZnO)或者硒化锌(例如,ZnSe)或者任意合适的锌的硫族化合物(例如,Zn(O,S,Se))。第二金属硫族化合物层可具有第二带隙,第二带隙可高于第一带隙。例如,如果第二金属硫族化合物层包括硫化锌,则第二带隙可以是大约3.6eV~3.8eV。所述第二缓冲层的厚度为
Figure BDA0001910246880000052
外延层106;设置于所述第二缓冲层105上。
沟道层107;设置于所述外延层106上。
第三缓冲层108;设置于所述沟道层107,所述第二缓冲层105包括第三金属硫族化合物层,并具有第三带隙;所述第三金属硫族化合物层的材料包括硫化铟、硒化铟、氧化铟、硫化锌、硒化锌和氧化锌。第二金属硫族化合物层可包括任意合适的材料,例如,铟或锌。例如,第二金属硫族化合物层可包括硫化铟(例如,In2S3)、氧化铟(例如,In2O3)或硒化铟(例如,In2Se3)或者任意合适的铟的硫族化合物(例如,In2(O,S,Se)3)或者硫化锌(例如,ZnS)、氧化锌(例如,ZnO)或者硒化锌(例如,ZnSe)或者任意合适的锌的硫族化合物(例如,Zn(O,S,Se))。第二金属硫族化合物层可具有第三带隙,第三带隙可高于第二带隙。例如,如果第二金属硫族化合物层包括硫化锌,则第三带隙可以是大约4.0eV到大约4.6eV。所述第三缓冲层的厚度为
Figure BDA0001910246880000061
所述第一带隙、第二带隙和第三带隙的带隙不同,且逐渐增大。
第一金属硫族化合物层、第二金属硫族化合物层和第三金属硫族化合物层中的每个可包括通过使金属前驱体产生脉冲并使硫族前驱体产生脉冲而形成的一个或多个金属硫族化合物单分子层。
电极层;所述电极层包括源电极109层、栅电极111层和漏电极112层;所述源电极109层包括源电极109和源极帽层110,所述源极帽层110设置于所述沟道层107上,且源电极109设置于所述源极帽层110上;所述栅电极111层包括栅电极111和所述第三缓冲层108,所述栅电极111设置于所述第三缓冲层108上;所述漏电极112层包括漏电极112和漏极帽层113,所述漏极帽层113设置于所述沟道层107上,所述漏电极112设置于所述漏极帽层113上;所述栅电极111层和所述源电极109层、所述漏电极112层之间设置有凹槽。所述源极帽层110和所述漏极帽层113的材质由所述第三缓冲层108的材质注入磷离子形成;所述磷离子的注入剂量为1.5×1018cm-2,注入能量为20KeV。
本发明通过设置第三缓冲层108,且第三缓冲层108设置在栅极下,减小了扩展在沟道层107中的耗尽层进而增大了沟道电导,克服了现有技术通过引入场板而引起其它负面效应,由此使得本发明在不引入额外的栅漏电容的情况下提高了器件的输出电流。本发明的沟道层107为平整结构,规避了现有技术中对沟道层107进行多次细线条刻蚀以改变沟道形状的复杂工艺,由此使得本发明在不增加制造工艺难度的情况下改善器件的直流和交流特性。另外,本发明通过设置多层缓冲层,且多层缓冲层具有连续增加的带隙,缓冲层被分级,分级的缓冲层的引入能够实现应力释放与位错过滤,以获得更好的晶体质量。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (8)

1.一种具有分级缓冲层的半导体器件,其特征在于,包括:
衬底层;
导电层,设置于所述衬底层上;
半导体吸收层,设置于所述导电层上;
第一缓冲层,设置于所述半导体吸收层上,所述第一缓冲层包括第一金属硫族化合物层,并具有第一带隙;
第二缓冲层,设置于所述第一缓冲层上,所述第二缓冲层包括第二金属硫族化合物层,并具有第二带隙;
外延层;设置于所述第二缓冲层上;
沟道层;设置于所述外延层上;
第三缓冲层;设置于所述沟道层,所述第二缓冲层包括第三金属硫族化合物层,并具有第三带隙;
电极层;所述电极层包括源电极层、栅电极层和漏电极层;所述源电极层包括源电极和源极帽层,所述源极帽层设置于所述沟道层上,且源电极设置于所述源极帽层上;所述栅电极层包括栅电极和所述第三缓冲层,所述栅电极设置于所述第三缓冲层上;所述漏电极层包括漏电极和漏极帽层,所述漏极帽层设置于所述沟道层上,所述漏电极设置于所述漏极帽层上;
所述栅电极层和所述源电极层、所述漏电极层之间设置有凹槽。
2.根据权利要求1所述的具有分级缓冲层的半导体器件,其特征在于,所述第一金属硫族化合物层、所述第二金属硫族化合物层、所述第三金属硫族化合物层的材料包括硫化铟、硒化铟、氧化铟、硫化锌、硒化锌和氧化锌。
3.根据权利要求2所述的具有分级缓冲层的半导体器件,其特征在于,所述第一金属硫族化合物层和第二金属硫族化合物层中的每个包括通过使金属前驱体产生脉冲并使硫族前驱体产生脉冲而形成的一个或多个金属硫族化合物单分子层。
4.根据权利要求3所述的具有分级缓冲层的半导体器件,其特征在于,所述第一带隙、第二带隙和第三带隙的带隙不同,且逐渐增大。
5.根据权利要求4所述的具有分级缓冲层的半导体器件,其特征在于,所述第一缓冲层的厚度为
Figure FDA0001910246870000021
6.根据权利要求5所述的具有分级缓冲层的半导体器件,其特征在于,所述第二缓冲层的厚度为
Figure FDA0001910246870000022
7.根据权利要求6所述的具有分级缓冲层的半导体器件,其特征在于,所述源极帽层和所述漏极帽层的材质由所述第三缓冲层的材质注入磷离子形成。
8.根据权利要求7所述的具有分级缓冲层的半导体器件,其特征在于,所述磷离子的注入剂量为1.5×1018cm-2,注入能量为20KeV。
CN201811549385.1A 2018-12-18 2018-12-18 一种具有分级缓冲层的半导体器件 Pending CN111341846A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811549385.1A CN111341846A (zh) 2018-12-18 2018-12-18 一种具有分级缓冲层的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811549385.1A CN111341846A (zh) 2018-12-18 2018-12-18 一种具有分级缓冲层的半导体器件

Publications (1)

Publication Number Publication Date
CN111341846A true CN111341846A (zh) 2020-06-26

Family

ID=71184977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811549385.1A Pending CN111341846A (zh) 2018-12-18 2018-12-18 一种具有分级缓冲层的半导体器件

Country Status (1)

Country Link
CN (1) CN111341846A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN110085518B (zh) * 2019-05-06 2022-07-26 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法

Similar Documents

Publication Publication Date Title
US7728356B2 (en) P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US9257547B2 (en) III-N device structures having a non-insulating substrate
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
US20070114569A1 (en) Robust transistors with fluorine treatment
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN107731902A (zh) 第iii 族氮化物常关晶体管的层结构
CN101477951A (zh) 一种增强型AlGaN/GaN场效应管及其制作方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
US11164967B2 (en) Power silicon carbide based MOSFET transistors with improved short circuit capabilities and methods of making such devices
CN113193038B (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
CN111341846A (zh) 一种具有分级缓冲层的半导体器件
CN111863948B (zh) 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法
CN112885891A (zh) 一种提高氮化镓hemt功率器件击穿电压的结构及其制备方法
Hamady et al. A new concept of enhanced-mode GaN HEMT using fluorine implantation in the GaN layer
CN102290434A (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN111341845A (zh) 一种半导体器件
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN109244131A (zh) 一种高速晶体管及其制造方法
JP2024519853A (ja) バックバリア構造および埋め込みp型層を有するIII族窒化物トランジスタならびにその方法
CN110265485B (zh) 具有肖特基势垒AlGaN/GaN异质结的横向晶体管及其制作方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
CN111640791A (zh) 基于InAs/GaSb异质结的量子阱隧穿场效应晶体管及其制备方法
CN103824854A (zh) 改进线宽均匀性及减少通道中缺陷,并基于高电子迁移率晶体管的交换电路及微波集成电路
CN111341831A (zh) 一种金属半导体场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200626

WD01 Invention patent application deemed withdrawn after publication