CN111324567A - 一种实现串口通讯的方法及单片机系统 - Google Patents

一种实现串口通讯的方法及单片机系统 Download PDF

Info

Publication number
CN111324567A
CN111324567A CN202010084026.4A CN202010084026A CN111324567A CN 111324567 A CN111324567 A CN 111324567A CN 202010084026 A CN202010084026 A CN 202010084026A CN 111324567 A CN111324567 A CN 111324567A
Authority
CN
China
Prior art keywords
data
timer
direct memory
serial
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010084026.4A
Other languages
English (en)
Other versions
CN111324567B (zh
Inventor
李俊生
王敏
张晓黎
洪纪华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Huada Semiconductor Chengdu Co ltd
Huada Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Chengdu Co ltd, Huada Semiconductor Co ltd filed Critical Huada Semiconductor Chengdu Co ltd
Priority to CN202010084026.4A priority Critical patent/CN111324567B/zh
Publication of CN111324567A publication Critical patent/CN111324567A/zh
Application granted granted Critical
Publication of CN111324567B publication Critical patent/CN111324567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/282—Cycle stealing DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开一种实现串口通讯的方法，通过直接存储器存取DMA和定时器配合，以实现串行数据发送和接收，包括发送数据前将需要传输的数据保存于随机存取存储器RAM中；通过定时器中断触发DMA进行数据搬运；数据接收完成后，进行数据解析及校验；以及反馈结果并产生完成中断。

Description

一种实现串口通讯的方法及单片机系统
技术领域
本发明涉及通信接口技术领域，特别涉及单片机系统内实现串口通讯的技术。
背景技术
串口通讯(Serial Communication)是指电子设备及系统之间，通过数据信号线、地线等，按位进行数据传输的一种通讯方式。通常，单片机系统内搭载有硬件的串行通信外设，以实现对串口数据的硬件收发。但有些单片机系统内并没有搭载硬件串行通信外设，或者外设资源不足，对于这些单片机而言，串口通讯则需要通过软件的方式实现。
串口通讯数据格式如图1所示，包括1位起始位、8位数据位、1位奇偶校验位以及1位停止位，其中起始位为逻辑0电平，标志传输一个字符的开始，数据位紧跟于起始位之后，是通信中的有效信息，奇偶校验位用于进行奇校验或偶校验，以及停止位为逻辑1电平，标志着传输一个字符的结束。当无数据传输时，信号线保持高电平，接收到起始位后，发送引脚以固定的波特率频率改变数据线电平传送数据位及奇偶校验位，最后以停止位表示数据传输完成。
软件串口数据发送时，如图2所示，首先通过使用单片机定时器的中断服务程序进行运算和移位，进而对发送引脚进行电平控制，以发送串口数据的起始位、数据位、奇偶校验位、停止位。如发送数据0x77，根据移位运算依次发送的数据位为01110111011。软件串口数据的接收如图3所示，当通过硬件检测到信号线下降沿后，通过单片机定时器的中断服务程序检测串口数据的起始位、数据位、奇偶校验位及停止位，然后经过移位运算组合成接收数据。如接收到数据位01110111011，经过运算得到接收的数据为0x77。可以看出，软件方式实现的串口数据收发需要反复进入中断服务程序内改变端口状态或者查询端口状态。中断服务程序的运行需要占用CPU的运行时间，同时，一旦系统中存在有其他中断服务程序时，系统可能无法准时进入中断服务程序进行处理，从而出现数据接收发送不准确甚至错误的情况。
发明内容
为了克服目前单片机系统通过软件方式实现的串行通讯时，反复进入中断服务程序从而导致的占用系统资源和通讯实时性不强、不可靠等缺陷，本发明一方面提供一种实现串口通讯的方法，通过直接存储器存取DMA和定时器配合，以实现串行数据发送和接收，其中，数据的发送包括：
将需要传输的数据保存于随机存取存储器RAM中；
配置并启动定时器及直接存储器存取DMA；
通过DMA将保存于RAM中的数据依次搬运到IO输出控制寄存器，改变IO的状态以发送所述数据；以及
产生数据发送完中断；
数据的接收包括：
配置定时器及直接存储器存取DMA；
检测到IO口下降沿后，启动定时器及DMA；
通过DMA将IO输入数据寄存器的值依次搬运并保存到RAM中；
以及
产生接收完成中断。
进一步地，所述配置定时器包括按照串口通讯的波特率配置定时器。
进一步地，所述配置DMA包括将DMA配置为通过定时器中断事件触发数据搬运。
进一步地，所述DMA按照串口通讯的波特率频率进行数据搬运。
进一步地，所述数据的接收还包括，对搬运到RAM中的数据进行串行数据解析和校验。
本发明另一方面提供一种实现串口通讯的单片机系统，包括定时器外设及DMA外设，其中，所述DMA通过定时器中断事件触发数据搬运，以及所述定时器按照串口通讯的波特率进行配置。
本发明提供的实现串口通讯的方法及单片机系统，仅在数据准备、传输启动及完成时进行数据处理和外设配置，与传统的软件方式相比，占用单片机运行资源更少，使得CPU资源可以更多地释放给系统内其他资源使用。此外，本发明数据接收发送由定时器事件硬件触发DMA数据搬运，不用进入定时器服务程序中软件搬运，能够准确的定位数据搬运时间，数据精确度更高，通信更可靠。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出串口数据格式示意图；
图2示出现有技术中单片机以软件方式发送数据的示意图；
图3示出现有技术中单片机以软件方式接收数据的示意图；
图4示出采用本发明的一个实施例的串口通讯方法进行数据发送的示意图；
图5示出本发明的一个实施例的串口通讯方法进行数据发送的流程示意图；
图6示出采用本发明的一个实施例的串口通讯方法进行数据接收的示意图；以及
图7示出本发明的一个实施例的串口通讯方法进行数据接收的流程示意图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图5示出本发明的一个实施例的串口通讯方法进行数据发送的流程示意图，如图5所示，一种串口通讯方法的数据发送包括：
步骤501，将需要传输的数据保存于随机存取存储器RAM中；
步骤502，配置并启动定时器及直接存储器存取DMA，按照串口通讯的波特率配置定时器，并将DMA配置为通过定时器中断事件触发数据搬运，搬运数据源配置为RAM中准备好的数据块，数据搬运目标配置为输入输出端口IO的输出控制寄存器，然后启动定时器；步骤501和502为占用CPU资源的情况，为准备阶段，即图4中CPU占用中左侧的占用情况；
步骤503，数据搬运，在配置完成的定时器产生的中断事件下，通过DMA，按照串口通讯的波特率频率将保存于RAM中的数据依次搬运到IO输出控制寄存器，通过改变IO的状态，将所述RAM中的数据发送出去；在本发明的一个实施例中，所述定时器产生的中断事件为硬件中断事件；以及
步骤504，产生发送完成中断，数据发送完成后，DMA产生数据发送完成中断。CPU会根据此发送完成中断触发CPU运行程序，占用CPU资源，即图4中CPU占用的右侧的占用情况。
图4示出采用本发明的一个实施例的串口通讯方法进行数据发送的示意图，如图4所示，采用本发明的一个实施例的串口通讯方法发送数据0x77，首先根据发送数据准备好被搬运的数据保存于RAM中，所述数据为依次为0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001，然后按照串口通讯的波特率配置好定时器外设用于触发DMA数据搬运，将DMA外设配置为通过定时器中断事件触发数据搬运，搬运数据源为RAM中准备好的数据块，数据搬运目标为IO输出控制寄存器。启动DMA及定时器后，在配置好的定时器产生的硬件中断事件下，DMA外设按波特率频率将0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001依次搬运到IO输出控制寄存器，通过改变IO口的状态将所述数据发送出去，其中，如果需搬运数据为0x00000000，则IO口变为低电平，如果需搬运数据为0x00000001，则IO口变为高电平。数据发送完成后，DMA产生数据发送完成中断。如图4所示，DMA数据搬运通过定时器中断触发，仅在数据准备、传输启动及完成时占用了CPU资源，相较于图2所示的软件方式来说，大大减少了单片机运行资源的占用，具体来说，传统软件方式发送1Byte数据需要占用CPU运行程序12次而本发明提供的实施例只需要CPU运行程序2次，这样CPU资源被更多的释放给系统内其他资源使用。
图7示出本发明的一个实施例的串口通讯方法进行数据接收的流程示意图，如图7所示，一种串口通讯方法的数据接收包括：
步骤701，配置定时器及DMA，按照串口通讯的波特率配置定时器，并将DMA配置为通过定时器中断事件触发数据搬运，搬运数据源为IO输入数据寄存器，搬运目标为RAM中准备好的数据块；此为占用CPU资源的情况，为准备阶段，即图6中CPU占用中左侧的第一个占用情况；
步骤702，启动定时器及DMA，当通过单片机的硬件检测到输入信号线下降沿后，启动定时器，以触发DMA进行数据搬运；此为占用CPU资源的中断，即图6中CPU占用中左侧的第二个占用情况；
步骤703，数据搬运，在配置好的定时器产生的中断事件下，通过DMA将IO输入数据寄存器的值依次搬运并保存到RAM中；在本发明的一个实施例中，所述定时器产生的中断事件为硬件中断事件；
步骤704，产生数据接收完成中断，数据搬运完成后，DMA产生数据接收完成中断；CPU会根据此数据接收完成中断触发CPU运行程序，占用CPU资源，即图6中CPU占用的第3个占用情况；以及
步骤705，数据解析并反馈数据接收结果，CPU解析搬运到RAM中的数据，进行串行数据解析和校验，以得到数据接收结果：
若校验成功，则得到完整的串行数据；以及
若校验不成功，则提示串行数据接收不成功。
图6示出采用本发明的一个实施例的串口通讯方法进行数据接收的示意图，如图6所示，采用本发明的一个实施例的串口通讯方法接收数据0x77，首先配置好DMA及定时器，以做好数据接收准备，其中，DMA配置为定时器中断事件触发DMA数据搬运，其搬运数据源为IO输入数据寄存器，搬运目标为RAM中准备好的数据块。当通过单片机的硬件检测到输入信号线下降沿后，按照串口通讯的波特率启动定时器外设，以触发DMA数据搬运。数据接收时，DMA外设按波特率频率将IO输入数据寄存器的值依次搬运并保存到RAM中，如图所示，本实施例中，搬运的数据依次为0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001、0x00000001、0x00000000、0x00000001、0x00000001。搬运完成后，DMA产生数据接收完成中断，CPU对RAM中搬运得到的数据进行串行数据解析及校验，并反馈数据接收结果：若校验成功，则反馈所得到完整的串行数据0x77，若校验不成功，则提示串行数据接收失败。如图6所示，DMA数据搬运通过定时器中断触发，仅在准备、数据传输启动及完成时占用了CPU资源，相较于图3所示的软件方式来说，大大减少了单片机运行资源的占用，具体来说，传统软件方式接收1Byte数据需要占用CPU运行程序12次而本发明提供的实施例只需要CPU运行程序3次，这样CPU资源被更多的释放给系统内其他资源使用。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种实现串口通讯的方法，其特征在于，包括数据的发送，所述数据的发送包括步骤：
将需要传输的数据保存于随机存取存储器中；
配置并启动定时器及直接存储器存取；
在配置好的定时器产生的中断事件下，通过直接存储器存取进行数据搬运，将保存于随机存取存储器中的所述需要传输的数据依次搬运到IO输出控制寄存器中，通过改变IO口的状态将随机存取存储器中需要传输的数据发送出去；以及
数据搬运完成后，直接存储器存取产生数据发送完成中断。
2.如权利要求1所述的方法，其特征在于，还包括数据的接收，所述数据的接收包括步骤：
配置定时器及直接存储器存取；
当检测到IO口下降沿时，启动定时器及直接存储器存取；
在配置好的定时器产生的中断事件下，通过直接存储器存取进行数据搬运，将IO输入数据寄存器的值依次搬运并保存到随机存取存储器中；
数据搬运完成后，直接存储器存取产生数据接收完成中断。
3.如权利要求2所述的方法，其特征在于，还包括，对搬运到随机存取存储器中的数据进行串行数据解析和校验。
4.如权利要求3所述的方法，其特征在于，还包括，反馈数据接收结果：
若校验成功，则反馈解析所得到的串行数据；以及
若校验不成功，则提示串行数据接收失败。
5.如权利要求1或2所述的方法，其特征在于，所述配置定时器包括按照串口通讯的波特率配置定时器。
6.如权利要求1或2所述的方法，其特征在于，所述配置直接存储器存取包括将直接存储器存取配置为通过定时器中断事件触发数据搬运，以及配置数据搬运的数据源及搬运目标。
7.如权利要求1或2所述的方法，其特征在于，所述直接存储器存取按照串口通讯的波特率频率进行数据搬运。
8.如权利要求6所述的方法，其特征在于，数据的发送时，所述数据搬运的数据源配置为保存于随机存取存储器中的数据，搬运目标配置为IO输出控制寄存器。
9.如权利要求6所述的方法，其特征在于，数据的接收时，所述数据搬运的数据源配置为I O输入数据寄存器，搬运目标配置为随机存取存储器。
10.一种实现串口通讯的单片机系统，包括定时器及直接存储器存取，其特征在于：
所述定时器按照串口通讯的波特率进行配置；以及
所述直接存储器存取通过配置好的定时器产生的中断事件触发数据搬运。
CN202010084026.4A 2020-02-10 2020-02-10 一种实现串口通讯的方法及单片机系统 Active CN111324567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010084026.4A CN111324567B (zh) 2020-02-10 2020-02-10 一种实现串口通讯的方法及单片机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010084026.4A CN111324567B (zh) 2020-02-10 2020-02-10 一种实现串口通讯的方法及单片机系统

Publications (2)

Publication Number Publication Date
CN111324567A true CN111324567A (zh) 2020-06-23
CN111324567B CN111324567B (zh) 2022-05-27

Family

ID=71168879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010084026.4A Active CN111324567B (zh) 2020-02-10 2020-02-10 一种实现串口通讯的方法及单片机系统

Country Status (1)

Country Link
CN (1) CN111324567B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112255944A (zh) * 2020-10-16 2021-01-22 同济大学 多路并行超声波传感器驱动结构
CN112526973A (zh) * 2020-12-01 2021-03-19 上海爱信诺航芯电子科技有限公司 微控制器模数转换器微分非线性和积分非线性的测试方法
CN113341198A (zh) * 2021-06-01 2021-09-03 青岛东软载波科技股份有限公司 一种基于计量芯片寄存器的电力线录波方法和系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702638A (zh) * 2005-06-08 2005-11-30 武汉虹信通信技术有限责任公司 一种提高嵌入式系统串行数据处理能力的方法
EP1764703A1 (en) * 2005-08-31 2007-03-21 STMicroelectronics Pvl. Ltd. A system for providing access to multiple data buffers of a data retaining and processing device
CN2909394Y (zh) * 2006-03-24 2007-06-06 上海森田科学技术研究所有限公司 一种移动终端应用处理器
CN103699509A (zh) * 2014-01-03 2014-04-02 烟台东方威思顿电气有限公司 基于定时器录波的串口通讯方法
CN104636300A (zh) * 2015-02-09 2015-05-20 南京国电南自美卓控制系统有限公司 基于soc fpga的串行收发器及数据接收发送方法
CN105487992A (zh) * 2014-09-17 2016-04-13 上海新跃仪表厂 多通道软硬件并行串口通讯处理方法
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法
CN106326155A (zh) * 2016-08-19 2017-01-11 南京理工大学 一种多总线数据记录与回放装置及方法
CN108304335A (zh) * 2018-02-07 2018-07-20 南京南瑞继保电气有限公司 一种通过dma接收串口不定长报文的方法
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702638A (zh) * 2005-06-08 2005-11-30 武汉虹信通信技术有限责任公司 一种提高嵌入式系统串行数据处理能力的方法
EP1764703A1 (en) * 2005-08-31 2007-03-21 STMicroelectronics Pvl. Ltd. A system for providing access to multiple data buffers of a data retaining and processing device
CN2909394Y (zh) * 2006-03-24 2007-06-06 上海森田科学技术研究所有限公司 一种移动终端应用处理器
CN103699509A (zh) * 2014-01-03 2014-04-02 烟台东方威思顿电气有限公司 基于定时器录波的串口通讯方法
CN105487992A (zh) * 2014-09-17 2016-04-13 上海新跃仪表厂 多通道软硬件并行串口通讯处理方法
CN104636300A (zh) * 2015-02-09 2015-05-20 南京国电南自美卓控制系统有限公司 基于soc fpga的串行收发器及数据接收发送方法
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法
CN106326155A (zh) * 2016-08-19 2017-01-11 南京理工大学 一种多总线数据记录与回放装置及方法
CN108304335A (zh) * 2018-02-07 2018-07-20 南京南瑞继保电气有限公司 一种通过dma接收串口不定长报文的方法
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112255944A (zh) * 2020-10-16 2021-01-22 同济大学 多路并行超声波传感器驱动结构
CN112526973A (zh) * 2020-12-01 2021-03-19 上海爱信诺航芯电子科技有限公司 微控制器模数转换器微分非线性和积分非线性的测试方法
CN113341198A (zh) * 2021-06-01 2021-09-03 青岛东软载波科技股份有限公司 一种基于计量芯片寄存器的电力线录波方法和系统

Also Published As

Publication number Publication date
CN111324567B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN111324567B (zh) 一种实现串口通讯的方法及单片机系统
CN108132897B (zh) 一种基于zynq平台软核的srio控制器
CN111897585B (zh) 一种基于Linux的多硬件适配方法
WO2019010686A1 (zh) 一种数据处理方法及数据处理设备
CN105187227B (zh) 一种应用rmap协议实现can总线设备即插即用的装置
CN108107827B (zh) 一种基于zynq平台软核的srio控制方法
CN102651229B (zh) 半导体装置和数据处理方法
US9632973B2 (en) Supporting RMA API over active message
CN111641638A (zh) 一种数据传输方法及相关装置
CN104158757A (zh) 一种gps数据入库处理方法和系统
CN109213828B (zh) 区块生成方法、装置、设备及存储介质
WO2012149746A1 (zh) 一种串口波特率配置方法及相关设备、系统
EP2846470B1 (en) A method of mobile terminal internal communications
CN114301576B (zh) 用于在ieee 802.15.4网络中生成和发送应答帧的方法及通信装置
EP3065323B1 (en) Transmission method and device based on management data input/output multi-source agreements
WO2011137648A1 (zh) 基于mdio接口的下载方法及系统
CN110597643B (zh) 核间通信方法、处理器以及电子设备
US11481270B1 (en) Method and system for sequencing data checks in a packet
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
CN109344113B (zh) 一种芯片间通讯的数据派发方法及系统
CN109241362B (zh) 区块生成方法、装置、设备及存储介质
JP3857687B2 (ja) 機器の通信速度検出方法
CN114466046B (zh) 一种数据转发方法及电源模块
US8270611B2 (en) System and method for communicating with a key variable loader (KVL) using a standard universal asynchronous receiver transmitter (UART) peripheral
CN114884768B (zh) 一种总线空闲状态的检测装置、系统及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220628

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Patentee after: Huada Semiconductor (Chengdu) Co.,Ltd.

Address before: 201210 8th floor, block a, 1867 Zhongke Road, Pudong New Area, Shanghai

Patentee before: HUADA SEMICONDUCTOR Co.,Ltd.

Patentee before: Huada Semiconductor (Chengdu) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221116

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Patentee after: HUADA SEMICONDUCTOR Co.,Ltd.

Address before: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: Xiaohua Semiconductor Co.,Ltd.

Patentee before: Huada Semiconductor (Chengdu) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230103

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Address before: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: Xiaohua Semiconductor Co.,Ltd.

Patentee before: HUADA SEMICONDUCTOR Co.,Ltd.