CN111324549A - 一种存储器及其控制方法和装置 - Google Patents

一种存储器及其控制方法和装置 Download PDF

Info

Publication number
CN111324549A
CN111324549A CN201811531487.0A CN201811531487A CN111324549A CN 111324549 A CN111324549 A CN 111324549A CN 201811531487 A CN201811531487 A CN 201811531487A CN 111324549 A CN111324549 A CN 111324549A
Authority
CN
China
Prior art keywords
data
page
last
write command
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811531487.0A
Other languages
English (en)
Other versions
CN111324549B (zh
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811531487.0A priority Critical patent/CN111324549B/zh
Publication of CN111324549A publication Critical patent/CN111324549A/zh
Application granted granted Critical
Publication of CN111324549B publication Critical patent/CN111324549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Abstract

本发明实施例公开了一种存储器及其控制方法和装置,存储器包括存储装置,存储装置包括多个数据块,数据块包括多个页,该控制方法包括:上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页;如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。本发明实施例中,查找出写命令对应的末位写入页,再根据末位写入页的数据存储类型判断是否在末位写入页发生掉电,由此控制装置可判定是否发生掉电,还能够确定发生掉电时的写入进度,有效实现了掉电及写入进度的判断。

Description

一种存储器及其控制方法和装置
技术领域
本发明实施例涉及存储器技术,尤其涉及一种存储器及其控制方法和装置。
背景技术
手机或平板电脑等电子产品的内部集成有很多存储器,例如eMMC存储器,该类存储器中集成了一个控制器,该控制器可提供标准接口并管理闪存,如此可使得使用存储器的手机厂商就能专注于产品开发的其它部分,并缩短向市场推出产品的时间。
存储器主要由控制器和闪存颗粒组成,通过写操作将数据保存在闪存颗粒中,通过读操作从闪存颗粒中读取数据。目前市场主流的闪存为与非闪存NAND flash,具有尺寸小,容量较大,改写速度快等优点,适用于大量数据的存储,在业界也得到了越来越广泛的应用。
基于NAND flash的存储器,在执行写操作的过程中发生了掉电,会导致对应的字线上的数据不稳定,而现有技术中无法对掉电进行检测且无法确定掉电时的操作进度。
发明内容
本发明实施例提供一种存储器及其控制方法和装置,以解决现有技术中无法对掉电进行检测且无法确定掉电时的操作进度的问题。
本发明实施例提供了一种存储器的控制方法,所述存储器包括存储装置,所述存储装置包括多个数据块,所述数据块包括多个页,该控制方法包括:
上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页;
如果检测到所述末位写入页中预留的数据存储类型为连续数据,判定向所述末位写入页写入数据时出现掉电。
进一步地,在查找上次上电时的最后一次写命令所对应的起始逻辑地址之前,还包括:
执行所述最后一次写命令时,根据所述最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数;
向第i存储页中写入数据和数据预留信息,所述数据预留信息至少包括所述最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时所述第i存储页的数据存储类型为连续数据,i=K时所述第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
进一步地,所述数据预留信息还包括偏移量(i-1)*P。
进一步地,在从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页之后,还包括:
如果检测到所述末位写入页的数据存储类型为结束数据且数据不可纠,判定向所述末位写入页写入数据时出现掉电。
进一步地,在从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页之后,还包括:
如果检测到所述末位写入页的数据不可纠,将所述末位写入页所属数据块的数据搬移至一空白数据块。
本发明实施例还提供了一种存储器的控制装置,所述存储器包括存储装置,所述存储装置包括多个数据块,所述数据块包括多个页,该控制装置包括:
页查找模块,用于在上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页;
页检测模块,用于如果检测到所述末位写入页中预留的数据存储类型为连续数据,判定向所述末位写入页写入数据时出现掉电。
进一步地,该控制装置还包括:页写入模块;所述页写入模块包括:
页计算单元,用于在执行所述最后一次写命令时,根据所述最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数;
页写入单元,用于向第i存储页中写入数据和数据预留信息,所述数据预留信息至少包括所述最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时所述第i存储页的数据存储类型为连续数据,i=K时所述第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
进一步地,所述数据预留信息还包括偏移量(i-1)*P。
进一步地,所述页检测模块还用于如果检测到所述末位写入页的数据存储类型为结束数据且数据不可纠,判定向所述末位写入页写入数据时出现掉电。
进一步地,该控制装置还包括:数据搬移模块,用于如果检测到所述末位写入页的数据不可纠,将所述末位写入页所属数据块的数据搬移至一空白数据块。
本发明实施例还提供了一种存储器,包括存储装置和如上所述的控制装置,所述存储装置包括多个数据块,所述数据块包括多个页。
进一步地,所述存储装置为与非闪存NAND flash。
本发明实施例中,控制装置控制在上电后查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页,如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。本发明实施例中,控制装置查找出写命令对应的末位写入页,再根据末位写入页的数据存储类型判断是否在末位写入页发生掉电,由此控制装置可判定是否发生掉电,还能够确定发生掉电时的写入进度,有效实现了掉电及写入进度的判断。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器的控制方法的流程图;
图2是本发明实施例提供的存储器中数据块的示意图;
图3是本发明实施例提供的一种存储器的控制方法的流程图;
图4是本发明实施例提供的存储器中page的内部分布图;
图5是本发明实施例提供的存储器中一个数据块及其page的内部分布图;
图6是本发明实施例提供的一种存储器的控制装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将参照本发明实施例中的附图,通过实施方式清楚、完整地描述本发明的技术方案,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,为本发明实施例提供的一种存储器的控制方法的流程图,该存储器可选为任意集成有存储装置的存储芯片或器件,例如集成有闪存颗粒的eMMC芯片,在其他实施例中还可选该存储器为其他集成有存储模块的器件。如图2所示为存储器中数据块的示意图。结合图1和图2对存储器的控制方法进行说明。
本实施例中,存储器包括存储装置,存储装置包括多个数据块,数据块包括多个页,数据写入时按照页的顺序进行写入。可选存储器为嵌入式多媒体存储器,如eMMC芯片,该存储器由控制器和闪存颗粒组成,控制器用于管理芯片中的闪存颗粒,则存储器的控制装置可选为存储器的控制器,可选存储装置为与非闪存NAND flash,尤其可选存储装置为MLC NAND flash。需要说明的是,在其他实施例中还可选存储装置为其他类型的闪存,如nor flash等,任意一种类型的可集成到芯片中的存储装置均能落入本发明的保护范围。
每个数据块是由许多个页(page)组成,一条字线wordline连接至少一个page。参考图2所示为一个数据块的示意图,例如该数据块11包括24个page,标记为page0~page23,位于同一行的page均由同一条wordline控制。写命令对应的数据写入数据块时,是按照数据块中页的顺序依次写入,例如第2条写命令写至数据块的page5时写完,则第3条写命令可选从该数据块的page6或其他未写入页开始写入,例如第3条写命令的数据能够写3个page,则第3条写命令在对应数据块中可写入page6~page8,或者可写入其他3个顺序的未被写入页如page12~page14。
如图1所示,本实施例提供的存储器的控制方法包括:
步骤110、上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页。
本实施例中,上电后需要对上次上电的过程进行掉电判断,根据掉电结果判断上次上电时的最后一次写命令是否成功执行。本实施例中,控制装置在执行任意一次写命令时,在向与该写命令对应的各个页中写入数据的同时还会写入与该写命令对应的起始逻辑地址。需要说明的是,主机向存储器发送写命令时,写命令中携带有该写命令的数据的起始逻辑地址,控制装置根据写命令将数据写入页时,每个页中预留有起始逻辑地址,显然,存储装置中起始逻辑地址相同的所有页属于同一个写命令。
基于此,根据上次上电时的最后一次写命令,可知其起始逻辑地址,则将存储装置中预留有起始逻辑地址的所有页确定为与该上次上电时的最后一次写命令对应的写入页。已知控制装置控制数据写入存储装置时,是按照数据块中的页的顺序写入,而数据块中每个页均有标记,该标记可选为页的物理地址,数据块中页的物理地址顺序排布,基于此,与该上次上电时的最后一次写命令对应的所有写入页的最大物理地址的写入页即为末位写入页。
本领域技术人员可以理解,还可以通过其他方法查找出与写命令对应的末位写入页。在其他实施例中还可选数据块中的页依次标记为页序号,则根据页需要也可确定与写命令对应的末位写入页。
步骤120、如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。
本实施例中,写命令在写入数据时,是按照数据块中页的顺序依次写入,因此一个写命令对应的总存储页数为K时,该总存储页数中对应的第1页~第K-1页的数据存储类型应是连续数据,说明该写命令对应的数据在当前页写入之后还未写完,该总存储页数中第K页的数据存储类型应是结束数据,说明该写命令对应的数据在当前页写入后即可写完。
基于此,控制装置如果检测到末位写入页中预留的数据存储类型为连续数据,说明上一次上电时的最后一次写命令在该末位写入页写入之后还未写完,但在该末位写入页之后未再继续写入,即可判定该上一次上电时的最后一次写命令在写入时发生了掉电。
本实施例提供的控制方法,上电后查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页,如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。本实施例中,查找出写命令对应的末位写入页,再根据末位写入页的数据存储类型判断是否在末位写入页发生掉电,由此控制装置可判定是否发生掉电,还能够确定发生掉电时的写入进度,有效实现了掉电及写入进度的判断。
示例性的,在上述技术方案的基础上,如图3所示可选在查找上次上电时的最后一次写命令所对应的起始逻辑地址之前,还包括:
步骤101、执行最后一次写命令时,根据最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数。
主机发送向存储器发送一个写命令,该写命令中携带有待写入数据的起始逻辑地址和待写入数据的操作长度。存储器的存储装置如NAND flash是以page为单位进行写操作,在存储器制作完成后,其中page的标准容量是固定的,如一存储器的page的标准容量为8KB,另一不同的存储器的page的标准容量为16KB。如果待写入数据的操作长度小于或等于一个物理page的标准容量,则控制装置可以将待写入数据写入一个物理page中,反之,则需要写两个或以上的物理page。
本实施例中,可通过写命令的操作长度M和页的标准容量P,确定写命令需要写入的存储页数量K,例如M/P=5.1,则需要写入的存储页数量K为6,在此M和P的单位应相同。
步骤102、向第i存储页中写入数据和数据预留信息,数据预留信息至少包括最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时第i存储页的数据存储类型为连续数据,i=K时第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
本实施例中,控制装置控制向存储装置写入主机/用户数据时,会向存储装置中加入特殊的标记信息,以记录写命令的进度,以便于后续判断掉电和检测掉电进度。实际在制作存储器时,每个page还会有额外预留字节,即page实际的容量稍微大于其标准容量,因此控制装置写入page的特殊标记信息可写入page中额外预留字节中,不对page的标准存储容量产生影响。例如每个page的标准存储容量为8KB,额外预留字节为100Byte,从page中分配出20Byte用于记录标记信息。
本实施例中可选标记信息即数据预留信息为起始逻辑地址和数据存储类型。具体的,一写命令对应的数据写入page时,会将该写命令对应的起始逻辑地址写入page。对于写命令待写入的K个page,其预留信息分别为:在每个page中写入该写命令对应的起始逻辑地址,通过起始逻辑地址可确定page所属写命令;数据存储类型分为连续数据和结束数据,写命令的数据按照K个个page的顺序依次写入数据,则第1page到第(k-1)个page的数据存储类型都是“连续数据”,意味着该page写入后写命令的数据还需要继续写入后续page,最后一个page即page K的数据类型是“结束数据”,意味着该page写入后写命令的数据已写入完成。如此,控制装置根据数据存储类型就可以知道存储进度。
可选的,数据预留信息还包括偏移量(i-1)*P。如图4所示为一个page的内部分布图,图5所示为一个数据块中page的内部分布图。如图所示最后一个写命令数据为上次上电时执行的最后一次写命令的数据即掉电前写入的最后一次写命令。该最后一次写命令的数据依次存储到pagex~pagex+k,其中每个page中的写入信息包括该最后一次写命令的起始逻辑地址N,该page与起始逻辑地址N的偏移量,page的数据存储类型,以及用户数据。需要说明的是,当前偏移记录的是当前page所保存的数据的逻辑地址相对于写命令的起始逻辑地址的偏移。在page的标准存储容量为P时,显然写命令对应写入的第一个page的偏移量为0,第二个page为P,第三个page的偏移量为2P,以此类推。通过在page中写入数据的同时写入偏移量和起始逻辑地址,就可以直到写命令已经操作的具体位置。
示例性的,在上述技术方案的基础上,可选在从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页之后,还包括:如果检测到末位写入页的数据存储类型为结束数据且数据不可纠,判定向末位写入页写入数据时出现掉电。
本实施例中,读取到末位写入页的数据存储类型为结束数据,说明上次上电时执行最后一个写命令时已经写到其所对应的最后一个page K。为了判断是否在page K发生掉电,此时可读取page K的数据,如果page K的数据正常或可纠,说明数据完整且写命令成功执行;如果page K的数据不可纠,说明数据缺失即写命令执行时发生掉电,则掉电导致数据不稳定。需要说明的是,为了准确判断数据是否稳定,可多次读取page中数据,如重复读取数据三次以上,如果都正常且没有不可纠,则判定写命令成功执行,反之,则掉电。由此可准确检测到掉电时的写命令操作进度。
示例性的,在上述技术方案的基础上,可选在从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页之后,还包括:如果检测到末位写入页的数据不可纠,将末位写入页所属数据块的数据搬移至一空白数据块。
本实施例中,无论末位写入页是连续数据还是结束数据,如果数据不可纠,都可以判定上一个写命令没有操作结束,就遭遇了掉电。这种情况下,需要判断末位写入页是否稳定,如果不稳定则舍弃,如果稳定则保留。Page的数据稳定与否可通过判断page的数据是否可纠实现,如数据可纠,则page的数据稳定,如数据不可纠,则page的数据不稳定。考虑到上一个写操作掉电可能导致数据不稳定,所以在此可重新分配一个空白数据块,将上一个写操作对一个的数据库中的数据搬移到新的数据块中,从而避免后续数据被干扰。如此在准确检测到掉电时的写命令操作进度的同时,还保护了掉电时系统已写数据的稳定性。
本发明实施例还提供了一种存储器的控制装置,该控制装置可执行上述任意实施例所述的控制方法,该控制装置可集成在存储器中,通过软件和/或硬件的方式实现,需要说明的是,存储器中包括闪存转换层,闪存转换层集成在存储装置或控制装置中。本实施例的控制装置可选通过闪存转换层执行写操作,相应的可选监控闪存转换层的操作进度。可选,存储器包括存储装置,存储装置包括多个数据块,数据块包括多个页。
如图6所示,本实施例提供的控制装置包括:页查找模块210,用于在上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页;页检测模块220,用于如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。
可选的,该控制装置还包括:页写入模块;页写入模块包括:页计算单元,用于在执行最后一次写命令时,根据最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数;页写入单元,用于向第i存储页中写入数据和数据预留信息,数据预留信息至少包括最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时第i存储页的数据存储类型为连续数据,i=K时第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
可选的,数据预留信息还包括偏移量(i-1)*P。
可选的,页检测模块还用于如果检测到末位写入页的数据存储类型为结束数据且数据不可纠,判定向末位写入页写入数据时出现掉电。
可选的,该控制装置还包括:数据搬移模块,用于如果检测到末位写入页的数据不可纠,将末位写入页所属数据块的数据搬移至一空白数据块。
本实施例提供的控制装置,上电后查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有起始逻辑地址的所有页中查找出最后一次写命令对应的末位写入页,如果检测到末位写入页中预留的数据存储类型为连续数据,判定向末位写入页写入数据时出现掉电。本实施例中,查找出写命令对应的末位写入页,再根据末位写入页的数据存储类型判断是否在末位写入页发生掉电,由此控制装置可判定是否发生掉电,还能够确定发生掉电时的写入进度,有效实现了掉电及写入进度的判断。
本发明实施例还提供了一种存储器,该存储器包括存储装置和如上所述的控制装置,存储装置包括多个数据块,数据块包括多个页。可选存储装置为与非闪存NAND flash。可选存储器为eMMC芯片。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种存储器的控制方法,其特征在于,所述存储器包括存储装置,所述存储装置包括多个数据块,所述数据块包括多个页,该控制方法包括:
上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页;
如果检测到所述末位写入页中预留的数据存储类型为连续数据,判定向所述末位写入页写入数据时出现掉电。
2.根据权利要求1所述的控制方法,其特征在于,在查找上次上电时的最后一次写命令所对应的起始逻辑地址之前,还包括:
执行所述最后一次写命令时,根据所述最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数;
向第i存储页中写入数据和数据预留信息,所述数据预留信息至少包括所述最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时所述第i存储页的数据存储类型为连续数据,i=K时所述第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
3.根据权利要求2所述的控制方法,其特征在于,所述数据预留信息还包括偏移量(i-1)*P。
4.根据权利要求1所述的控制方法,其特征在于,在从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页之后,还包括:
如果检测到所述末位写入页的数据存储类型为结束数据且数据不可纠,判定向所述末位写入页写入数据时出现掉电。
5.根据权利要求1或4所述的控制方法,其特征在于,在从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页之后,还包括:
如果检测到所述末位写入页的数据不可纠,将所述末位写入页所属数据块的数据搬移至一空白数据块。
6.一种存储器的控制装置,其特征在于,所述存储器包括存储装置,所述存储装置包括多个数据块,所述数据块包括多个页,该控制装置包括:
页查找模块,用于在上电后,查找上次上电时的最后一次写命令所对应的起始逻辑地址,从预留有所述起始逻辑地址的所有页中查找出所述最后一次写命令对应的末位写入页;
页检测模块,用于如果检测到所述末位写入页中预留的数据存储类型为连续数据,判定向所述末位写入页写入数据时出现掉电。
7.根据权利要求6所述的控制装置,其特征在于,还包括:页写入模块;所述页写入模块包括:
页计算单元,用于在执行所述最后一次写命令时,根据所述最后一次写命令的操作长度M和页的标准容量P,确定该最后一次写命令对应写入的存储页数量K,K为大于或等于M/P的最小正整数;
页写入单元,用于向第i存储页中写入数据和数据预留信息,所述数据预留信息至少包括所述最后一次写命令对应的起始逻辑地址和数据存储类型,i≠K时所述第i存储页的数据存储类型为连续数据,i=K时所述第i存储页的数据存储类型为结束数据,i=1,2,3,…,K。
8.根据权利要求7所述的控制装置,其特征在于,所述数据预留信息还包括偏移量(i-1)*P。
9.根据权利要求6所述的控制装置,其特征在于,所述页检测模块还用于如果检测到所述末位写入页的数据存储类型为结束数据且数据不可纠,判定向所述末位写入页写入数据时出现掉电。
10.根据权利要求6或9所述的控制装置,其特征在于,还包括:数据搬移模块,用于如果检测到所述末位写入页的数据不可纠,将所述末位写入页所属数据块的数据搬移至一空白数据块。
11.一种存储器,其特征在于,包括存储装置和如权利要求6-10任一项所述的控制装置,所述存储装置包括多个数据块,所述数据块包括多个页。
12.根据权利要求11所述的存储器,其特征在于,所述存储装置为与非闪存NANDflash。
CN201811531487.0A 2018-12-14 2018-12-14 一种存储器及其控制方法和装置 Active CN111324549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811531487.0A CN111324549B (zh) 2018-12-14 2018-12-14 一种存储器及其控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811531487.0A CN111324549B (zh) 2018-12-14 2018-12-14 一种存储器及其控制方法和装置

Publications (2)

Publication Number Publication Date
CN111324549A true CN111324549A (zh) 2020-06-23
CN111324549B CN111324549B (zh) 2022-07-01

Family

ID=71162936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531487.0A Active CN111324549B (zh) 2018-12-14 2018-12-14 一种存储器及其控制方法和装置

Country Status (1)

Country Link
CN (1) CN111324549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114116309A (zh) * 2021-11-19 2022-03-01 合肥康芯威存储技术有限公司 一种存储器的数据存取方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728282A (zh) * 2004-07-30 2006-02-01 深圳市朗科科技有限公司 提高闪存盘数据写入速度的方法
CN101371307A (zh) * 2006-01-31 2009-02-18 株式会社东芝 使用信息存储介质的信息再现系统
CN101876949A (zh) * 2009-11-30 2010-11-03 威盛电子股份有限公司 数据储存系统与方法
CN102890655A (zh) * 2011-07-20 2013-01-23 群联电子股份有限公司 存储器储存装置、其存储器控制器与有效数据识别方法
US20160062908A1 (en) * 2014-09-02 2016-03-03 Silicon Motion, Inc. Methods for Maintaining a Storage Mapping Table and Apparatuses using the Same
US20160118143A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Threshold voltage margin analysis
CN106354662A (zh) * 2015-07-17 2017-01-25 陕西千山航空电子有限责任公司 一种nand flash数据存储方法
CN107168647A (zh) * 2017-04-17 2017-09-15 武汉永力科技股份有限公司 Flash数据读写方法及系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728282A (zh) * 2004-07-30 2006-02-01 深圳市朗科科技有限公司 提高闪存盘数据写入速度的方法
CN101371307A (zh) * 2006-01-31 2009-02-18 株式会社东芝 使用信息存储介质的信息再现系统
CN101876949A (zh) * 2009-11-30 2010-11-03 威盛电子股份有限公司 数据储存系统与方法
CN102890655A (zh) * 2011-07-20 2013-01-23 群联电子股份有限公司 存储器储存装置、其存储器控制器与有效数据识别方法
US20160062908A1 (en) * 2014-09-02 2016-03-03 Silicon Motion, Inc. Methods for Maintaining a Storage Mapping Table and Apparatuses using the Same
US20160118143A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Threshold voltage margin analysis
CN106354662A (zh) * 2015-07-17 2017-01-25 陕西千山航空电子有限责任公司 一种nand flash数据存储方法
CN107168647A (zh) * 2017-04-17 2017-09-15 武汉永力科技股份有限公司 Flash数据读写方法及系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JASON HOGG: "Managing Concurrency in Microsoft Azure Storage", 《HTTPS://AZURE.MICROSOFT.COM/EN-US/BLOG/MANAGING-CONCURRENCY-IN-MICROSOFT-AZURE-STORAGE-2/?CDN=DISABLE》 *
L. CASTANIE: "Distributed Shared Memory for Roaming Large Volumes", 《IEEE TRANSACTIONS ON VISUALIZATION AND COMPUTER GRAPHICS》 *
任敏: "多通道高速数据转发系统的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
宋琪: "星载固态存储管理技术的应用研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114116309A (zh) * 2021-11-19 2022-03-01 合肥康芯威存储技术有限公司 一种存储器的数据存取方法及系统

Also Published As

Publication number Publication date
CN111324549B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US10255192B2 (en) Data storage device and data maintenance method thereof
US9720616B2 (en) Data-retention controller/driver for stand-alone or hosted card reader, solid-state-drive (SSD), or super-enhanced-endurance SSD (SEED)
CN102543179B (zh) 串行接口存储器中的同时读取与写入存储器操作
US6711663B2 (en) Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
US8456938B2 (en) Systems and methods for refreshing non-volatile memory
TW201933102A (zh) 用來於一記憶裝置中重新使用關於垃圾收集的一目的地區塊之方法、記憶裝置及其控制器以及電子裝置
KR102271117B1 (ko) 데이터에 대한 메모리 동작
US10593421B2 (en) Method and apparatus for logically removing defective pages in non-volatile memory storage device
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN111324290A (zh) 一种存储器
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
TWI523030B (zh) 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
TW202028981A (zh) 資料儲存裝置及避免韌體失效之方法
CN106445401B (zh) 表格更新方法、存储器储存装置及存储器控制电路单元
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
TW202028987A (zh) 快閃記憶體控制器及相關控制方法
CN111324549B (zh) 一种存储器及其控制方法和装置
US11144380B2 (en) Memory controller and storage device including the same
US20160350191A1 (en) Memory management method, memory storage device and memory control circuit unit
CN111324289A (zh) 一种存储器
US20130246687A1 (en) Data writing method, memory controller and memory storage apparatus
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
TWI721365B (zh) 高效能垃圾收集方法以及資料儲存裝置及其控制器
CN111324548B (zh) 一种存储器及其控制方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.