CN102543179B - 串行接口存储器中的同时读取与写入存储器操作 - Google Patents

串行接口存储器中的同时读取与写入存储器操作 Download PDF

Info

Publication number
CN102543179B
CN102543179B CN201110370055.8A CN201110370055A CN102543179B CN 102543179 B CN102543179 B CN 102543179B CN 201110370055 A CN201110370055 A CN 201110370055A CN 102543179 B CN102543179 B CN 102543179B
Authority
CN
China
Prior art keywords
memory
storage address
write operation
write
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110370055.8A
Other languages
English (en)
Other versions
CN102543179A (zh
Inventor
格拉齐亚诺·米里希尼
达尼埃莱·维梅尔卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201610642839.4A priority Critical patent/CN106294229B/zh
Publication of CN102543179A publication Critical patent/CN102543179A/zh
Application granted granted Critical
Publication of CN102543179B publication Critical patent/CN102543179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management
    • G06F2212/702—Conservative garbage collection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Abstract

本文中所揭示的标的物涉及存储器装置的读取及写入过程。

Description

串行接口存储器中的同时读取与写入存储器操作
技术领域
本文中所揭示的标的物涉及存储器装置的读取及写入过程。
背景技术
存储器装置用于许多类型的电子装置中，例如计算机、蜂窝电话、PDA、数据记录器及导航装备，此处仅列举几个实例。在此些电子装置当中，可采用各种类型的非易失性存储器装置，例如NAND或NOR快闪存储器、SRAM、DRAM及相变存储器，此处仅列举几个实例。一般来说，可使用写入或编程过程将信息存储于此些存储器装置中，而可使用读取过程来检索所存储的信息。
一些类型的存储器装置包含分割成例如扇区、分区等存储器单元群组的存储器单元阵列。在此些情况下，此种群组内的存储器单元可共享共用电子电路，包括例如读出放大器及行/列解码器。因此，从此种存储器单元群组的读取及向此种存储器单元群组的写入两者均可涉及某一共用电子电路。在此情况下，在此种存储器单元群组的一个部分中发生的未决写入操作可防止读取操作在同一存储器单元群组的另一部分中发生。此限制条件可导致较慢的读取操作及存储器装置的降低的总体性能。
发明内容
附图说明
将参考以下各图描述非限制性及非穷尽性实施例，其中除非另外说明，否则所有各图中相似参考编号指代相似部件。
图1到图2是根据一实施例的存储器的一部分的示意图。
图3到图5是根据一实施例的用以从存储器的分区读取的过程的时序图。
图6是根据一实施例的用以从存储器的分区读取的过程的流程图。
图7是图解说明计算系统的示范性实施例的示意图。
图8是根据一实施例的串行接口存储器的框图。
具体实施方式
此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包括在所请求标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必全部指代相同实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
在一实施例中，举例来说，可包含相变存储器(PCM)装置的存储器装置可包括分割成称为分区的存储器单元群组的存储器阵列。此存储器装置可包含串行接口存储器。串行接口存储器的应用的实例可包括打印机、多媒体卡、DVD播放器、机顶盒、数码相机、硬盘驱动器(HDD)、汽车应用、移动电话，等等。举例来说，此串行接口存储器不能与可包含磁带的一般串行存储器混淆。分区内的存储器单元可共享共用电子电路，包括例如读出放大器及行/列解码器。在一实施方案中，此存储器装置可包括用以在写入操作正在存储器阵列的特定分区中发生的同时执行操作以从同一特定分区读取的微控制器。举例来说，由此微控制器执行的技术可包括串行地接收包括命令代码及地址的读取命令。可以此地址的最高有效位(MSB)开始且以最低有效位(LSB)结束来接收所述地址。取决于特定实施方案，所述地址的数个MSB可包含用以确定哪一分区包括由所述读取命令视为目标的存储器位置的充足信息。因此，在串行地接收所述地址的数个MSB之后，所述微控制器可确定写入操作正在同一特定分区中发生。如果确定写入操作未正在同一分区中发生，那么所述微控制器可立即执行所述读取操作。然而，如果写入操作正在发生，那么所述微控制器可首先在开始所述读取操作之前开始中断所述写入操作。在稍后的时间，所述微控制器可在所述读取操作完成之后重新开始所述写入操作。在一实施方案中，所述微控制器可在继续串行地接收所述读取命令的所述地址的剩余部分(例如，LSB)的同时执行所述写入操作的此中断。因此，可同时执行接收读取命令与中断写入操作，如下文详细地阐释。尽管本文中所描述的实施例将微控制器陈述为执行各种任务或操作，但应理解，所请求标的物不受此微控制器的限制，且其它电路及/或软件可实施此些任务或操作。
在一实施例中，用以执行用以通过中断写入操作来从存储器分区读取的技术的微控制器(如上文所描述)可在内部位于存储器装置内，但所请求标的物不受此限制。举例来说，计算系统可包括用以执行应用程序的处理器、存储器装置及连接于所述处理器与 所述存储器装置之间的存储器控制器。举例来说，响应于执行应用程序，此处理器可起始从所述存储器装置中的特定位置读取的读取命令。响应于接收此读取命令，所述存储器控制器可通过产生针对所述存储器装置的读取命令且将所述读取命令串行地提供到所述存储器装置来执行读取操作。在此情况下，所述处理器及/或所述存储器控制器不需要知道正在所述存储器装置中发生的写入操作是否可与读取操作(例如，在所述存储器装置的同一分区内)冲突。而是，所述存储器装置内部的微控制器可执行若干个过程以允许所述读取操作在不与所述写入操作冲突的情况下继续进行。因此，存储器控制器及/或处理器不需要具有监视存储器装置内的写入过程以防止读取-写入冲突的负担。
如上文所提及，处理器可执行一个或一个以上应用程序，从而产生用以从存储器装置读取或向所述存储器装置写入的操作。然而，在一实施例中，某一写入操作可由微控制器在若干个内部存储器过程中的任一者期间起始。举例来说，微控制器可起始存储器阵列的一个或一个以上分区中的写入操作以执行损耗均衡、垃圾收集、坏块管理及/或刷新过程。举例来说，此些过程可包含应用层级处的处理器及/或用户不可见的后台操作。本文中所描述的实施例可允许此些写入操作在不需要存储器控制器及/或处理器暂停此些内部存储器过程的情况下发生。
图1是根据一实施例的存储器的一部分100的示意图。举例来说，此存储器可包含可以存储器单元的数据分区组织的PCM。在以下说明中，可将存储器的此部分描述为包含八个数据分区。仅出于方便以及简化阐释及理解的目的而描述数据分区的此特定数目。然而，应理解，本文中所描述的实施例中所涉及的数据分区的数目不限于任何特定数目，且所请求标的物在此方面不受限制。继续对图1的说明，存储器部分100可包括若干个(例如，八个)数据分区110。在一个实施方案中，举例来说，此些数据分区可包含存储器单元阵列116、行解码器113、列解码器136、程序负载(PL)133(例如，在写入操作期间用以确定待写入的存储器单元)、一个或一个以上读出放大器130及相关联数据分区的读取/写入操作中所涉及的其它电路120。
在一实施方案中，用以从一个数据分区直接读取的读取操作可与用以向不同数据分区写入的写入操作同时发生。在此情况下，无竞争或冲突需要发生，若干个原因当中的一个原因是此些数据分区可包括(例如)其自己的读取电路(例如，读出放大器)以及/或者行及列解码电路。因此对于一特定实例，用以从数据分区1直接读取的读取操作140可与用以向数据分区6写入的写入操作160同时发生。举例来说，读取操作140可包括经由读出放大器130测量数据分区1中的经读取存储器单元的状态及将表示所述状态的数据写入到输出缓冲器150中的过程145。
图2是根据另一实施例的存储器的部分100的示意图。如上文所提及，用以从一个数据分区直接读取的读取操作可与用以向不同数据分区写入的写入操作同时发生。然而，在被展示为在数据分区170中发生的情况下，冲突可发生。特定来说，用以从数据分区6的一个块直接读取的读取操作240可能不能与用以向数据分区6的另一块写入的写入操作260同时发生。在一个实施方案中，举例来说，在接收到执行读取操作240的命令(例如，从外部处理器或从内部存储器控制器的一部分)后，可即刻暂停写入操作260，直到读取操作240完成。此写入操作暂停可因来自处理器及/或存储器控制器的特定命令而产生。在另一实施方案中，可拒绝及/或延迟执行读取操作240的命令，直到写入操作260完成。在任一实施方案中，举例来说，读取操作240可包括经由读出放大器130测量分区6中的经读取存储器单元的状态及将表示所述状态的数据写入到输出缓冲器250中的过程245。
图3是根据一实施例用以从存储器的分区读取的过程的时序图。图8是根据一实施例的串行接口存储器800的框图，举例来说，串行接口存储器800可执行用以从存储器的分区读取的此过程。串行接口存储器800可包含用以接收关于数据、命令、地址等的信息的输入端口810。举例来说，串行接口存储器800还可包含用以接收时钟信号的输入端口820及用以传输包括所读取数据的信息的输出端口。类似于包含上文所描述的部分100的存储器，此存储器可包含可以存储器单元的分区组织的PCM。举例来说，行310可包括经由串行接口存储器800的端口810串行地提供到微控制器的信息。此处，“串行”意指此信息可由微控制器一次一个位顺序地接收或传输。在一实施方案中，举例来说，可至少部分地基于经由端口820提供到串行接口存储器800的时钟信号305来顺序地接收此信息。特定来说，可在时钟信号305的上升沿锁存(例如，存储、接收)此信息。行310可包含命令代码部分312、地址部分314、虚部分316及数据输出部分318。如行330中所指示，可以命令代码的MSB开始且以所述命令代码的LSB结束而按顺序次序将命令代码部分312提供到微控制器。类似地，可以地址的MSB开始且以所述地址的LSB结束而按顺序次序将地址部分314提供到所述微控制器。行320描述可由存储器提供的信息，例如存储器分区334、336的内容，等等。当微控制器接收命令代码部分312、地址部分314及虚部分316时，部分332可为未界定的(例如，以高阻抗输出)。在一实施方案中，举例来说，命令代码部分312可包含指示所述命令是否包含读取、写入或擦除命令的一个或一个以上位。地址部分314可包含表示存储器阵列的一个或一个以上位置的多个位。详细来说，地址部分314的MSB可对应于存储器位置的相对粗略描述，而LSB可对应于所述存储器位置的相对精细描述。举例来说，地址部 分314的一个或一个以上MSB可描述哪一分区含有所述存储器位置，而地址部分314的LSB可描述到最近存储器块的存储器位置及/或最小可寻址存储器单元群组。因此，地址部分314的此实施方案可提供通过仅接收特定存储器位置的地址的MSB部分来确定哪一分区包括所述特定存储器位置的机会，如下文进一步详细地描述。虚部分316可包含用以提供接收读取地址(例如，地址部分314)与数据输出318(例如，读取所述地址处的存储器单元)之间的时间裕量的时间间隔。当然，读取过程的时序的此些细节仅为实例，且所请求标的物不受此限制。
图4展示根据一实施例图3中所示时序图的地址部分的详细视图的实例。特定来说，展示编号为“0”到“23”的地址的个别位的地址414可包含地址部分314的至少一部分。如所述实例中所指示，地址位“23”可包含128兆字节可寻址存储器的地址414的MSB且地址位“0”可包含地址414的LSB(如在此处的情况下，可使用单个存储器位置来表示存储一个字节的单元的群组)。如上文所描述，地址414可包含以MSB 23开始且以LSB 0结束而串行地提供到所述存储器的微控制器的地址位。可至少部分地基于时钟信号405一次一个位顺序地将此些地址位串行地提供到所述微控制器。特定来说，可在时钟信号的上升沿锁存此信息。如上文所描述，地址414的MSB(例如，位23、22、21，等等)可对应于存储器位置的相对粗略描述，而LSB(例如，位0、1、2、3，等等)可对应于所述存储器位置的相对精细描述。举例来说，位23、22及21可描述含有特定存储器位置的分区，而剩余位20到0可描述到最近存储器单元群组的存储器位置，所述最近存储器单元群组识别一个字节。
图5A及图5B展示根据一实施例图3及图4中所示读取命令的时序图的地址部分的其它详细视图。如上文所描述，可至少部分地基于时钟信号405一次一个地址位地将地址414顺序提供到微控制器。特定来说，可在时钟信号的上升沿锁存此信息。举例来说，在特定实施方案中，时钟信号405的时钟循环可具有约10毫微秒的周期。地址414的MSB(例如，位23、22、21，等等)可对应于存储器位置的相对粗略描述。举例来说，位23、22及21可描述含有所述读取命令的目标存储器位置的分区。在此情况下，所述MSB中的三者可识别八个分区中的一者。在另一实例中，两个MSB可足以识别四个分区中的一者。在又一实例中，四个MSB可足以识别十六个分区中的一者，等等。在部分地由图5A及图5B描述的实施方案中，存储器阵列可包含八个分区，但所请求标的物不受此限制。因此，在接收MSB 23、22、21之后，微控制器可确定写入操作正在与所述读取命令的目标存储器位置的分区相同的分区中发生。如果所述微控制器确定此写入操作正在发生，那么所述微控制器可开始中断所述写入命令的过程。此中断过程可在接 收位21之后开始，如时序箭头555所指示。因此，此中断过程可在相对于接收所述存储器地址的剩余位(例如，位20到0)所花费的时间相对早的时间开始。哪一分区包括目标存储器位置及写入过程是否正在同一分区中发生的此早确定可提供益处，包括相对快速的读取时间，如下文更详细地描述。
在接收位21后即刻开始的中断过程可花费一些时间来完成。在一实施方案中，供用于完成中断过程的时间跨度可对应于接收存储器地址414的额外位所花费的时间，如时序箭头545所指示。因此，微控制器可执行接收存储器地址414的所述额外位与完成写入中断的同时过程。举例来说，此同时过程可提供改善读取速度的益处。在完成中断过程后，从存储器装置读取中所涉及的一个或一个以上过程可即刻开始。特定来说，读取过程可包括用以检测一个或一个以上存储器单元的状态或逻辑电平的内部感测操作。在图5A中所示的一个实施方案中，可针对存储器的页执行此些内部感测操作。在特定实例中，页可包含八个存储器字节。因此，可在已识别由所述微控制器接收的四个LSB中的第一者(即位3)之后开始特定页的读取操作。在图5A中所示的情况下，所述微控制器一可识别包括所述读取命令的目标存储器位置的页内部感测操作便可开始，如箭头535所指示。作为另一特定实例(图5B中所示)，对于四个字节的页大小，可在已识别由所述微控制器接收的三个LSB中的第一者(即位2)之后开始特定页的读取操作。在图5B中所示的情况下，所述微控制器一可识别包括所述读取命令的所述目标存储器位置的页内部感测操作便可开始，如箭头536所指示。在此实例中，与先前实例相比，可存在供用于中断写入操作的一个更多时钟循环。因此，微控制器可执行接收所述存储器地址的剩余位与开始读取操作的内部感测操作的同时过程。举例来说，此同时过程可提供改善读取速度的益处。
图6是根据一实施例的用以从存储器阵列的数据分区读取的过程600的流程图。举例来说，可使用图3到图5中所示的时序图来执行此过程，但所请求标的物不受此限制。在框620处，举例来说，微控制器可接收读取命令，所述读取命令可由存储器控制器及/或处理器提供，如上文所描述。在一个实施方案中，此微控制器可嵌入于包含所述存储器阵列的存储器装置内。所述微控制器可串行地接收所述读取命令的地址部分，以存储器地址的MSB开始且继续接收所述存储器地址的剩余位直到接收LSB。此地址部分可指定所述存储器阵列的远离待从其读取数据的位置的目标位置。在框630处，所述微控制器可在接收所述存储器地址的一个或一个以上MSB之后哪一分区包括所述目标位置。举例来说，如上文所描述，所述微控制器可在接收所述存储器地址的三个MSB之后确定哪一分区包括所述目标位置。在知道哪一分区包括所述目标位置的情况下，所述微控 制器可确定写入操作是否正在同一分区中发生，如在菱形640处。如果此写入操作未正在发生，那么过程600可继续进行到框643，在框643处，所述微控制器可完成接收所述存储器地址的剩余位。在框648处，所述微控制器可开始用以从所述目标存储器位置读取的过程。举例来说，此些过程可包括内部感测操作，所述微控制器一可识别包括所述读取命令的目标存储器位置的页所述内部感测操作便可开始，如上文所描述。另一方面，如果此写入操作正在与所述目标位置的分区相同的分区中发生，那么过程600可继续进行到框650，在框650处，所述微控制器可开始用以中断所述写入操作的过程。举例来说，中断分区的写入操作的此过程可包含存储地址、将内部电压恢复到读取条件及将对所述分区的控制释放到读取电路。所述微控制器可执行接收所述存储器地址的额外位与完成写入中断的同时过程。在框660处，所述微控制器可开始用以从所述目标存储器位置读取的过程。举例来说，此些过程可包括内部感测操作，所述微控制器一可识别包括所述读取命令的所述目标存储器位置的页所述内部感测操作便可开始，如上文所描述。在菱形670处，可做出关于所述读取操作是否完成的确定。如果否，那么过程600可等待此读取操作完成。如果所述读取操作完成，那么过程600可继续进行到框680，在框680处，所述微控制器可重新开始较早被中断的写入操作。举例来说，重新开始分区的写入操作的此过程可包含检索所述写入操作的所存储地址、将内部电压恢复到写入条件及将对所述分区的控制释放到写入电路。当然，过程600的此些细节仅为实例，且所请求标的物不受此限制。
图7是图解说明包括存储器装置710的计算系统700的示范性实施例的示意图。此计算装置可包含(举例来说)用以执行应用程序及/或其它代码的一个或一个以上处理器。举例来说，存储器装置710可包含如图2中所示的若干个数据分区。计算装置704可表示可为可配置以管理存储器装置710的任何装置、器具或机器。存储器装置710可包括存储器控制器712及存储器722。通过举例而非限制的方式，计算装置704可包括：一个或一个以上计算装置及/或平台，例如(举例来说)桌上型计算机、膝上型计算机、工作站、服务器装置等；一个或一个以上个人计算或通信装置或器具，例如(举例来说)个人数字助理、移动通信装置等；一计算系统及/或相关联服务提供商能力，例如(举例来说)数据库或数据存储服务提供商/系统；及/或其任一组合。
应认识到，系统700中所示的各种装置以及如本文中进一步描述的过程及方法的全部或部分可使用硬件、固件、软件或其任一组合来实施或以其它方式包括硬件、固件、软件或其任一组合来实施。因此，通过举例而非限制的方式，计算装置704可包括经由总线740在操作上耦合到存储器720的至少一个处理单元722及一主机或存储器控制器 712。处理单元720表示可配置以执行数据计算程序或过程的至少一部分的一个或一个以上电路。通过举例而非限制的方式，处理单元720可包括一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列等或其任一组合。处理单元720可包括经配置以与存储器控制器712通信的操作系统。此操作系统可(举例来说)产生待经由总线740发送到存储器控制器712的命令。此些命令可包含读取及/或写入命令。举例来说，存储器装置710可包含微控制器715，微控制器715可执行用以通过中断同一存储器分区中的正在发生的写入过程而执行读取过程的上文所描述过程600。举例来说，微控制器715可嵌入于存储器722中，例如在包括存储器阵列的同一裸片上。
存储器722表示任何数据存储机构。存储器722可包括(举例来说)主要存储器阵列724及/或辅助存储器726。主要存储器阵列724可包括(举例来说)随机存取存储器、只读存储器等。虽然在此实例中图解说明为与处理单元720分离，但应理解，主要存储器阵列724的整体或部分可提供于处理单元720内或以其它方式与处理单元720共同定位/耦合。
辅助存储器726可包括(举例来说)与主要存储器相同或类似类型的存储器及/或一个或一个以上数据存储装置或系统，例如(举例来说)磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等。在某些实施方案中，辅助存储器726可以是在操作上可接受的计算机可读媒体728或可以其它方式配置以耦合到计算机可读媒体728。计算机可读媒体728可包括(举例来说)可携载用于系统700中的装置中的一者或一者以上的数据、代码及/或指令及/或使得所述数据、代码及/或指令可存取的任何媒体。计算装置704可包括(举例来说)输入/输出732。
在特定实施例中，计算系统700可包括存储器装置，所述存储器装置包含存储器阵列724及微控制器715。此微控制器可接收包括存储器阵列724的存储器地址的第一部分的读取命令，且可中断正在对应于所述存储器地址的所述第一部分的存储器分区中执行的写入操作。可在接收所述存储器地址的第二部分的同时执行写入操作的此中断。举例来说，计算系统700还可包括用以托管一个或一个以上应用程序且用以起始针对微控制器715的读取命令以提供对存储器阵列724中的存储器单元的存取的处理单元720。
输入/输出732表示可为可配置以接受或以其它方式引入人类及/或机器输入的一个或一个以上装置或特征，及/或可为可配置以递送或以其它方式提供人类及/或机器输出的一个或一个以上装置或特征。通过举例而非限制的方式，输入/输出装置732可包括在操作上配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等。
如本文中所使用的术语“及”、“及/或”及“或”可包括将至少部分地取决于其中使用所述术语的上下文的各种含义。通常，如果使用“及/或”以及“或”来使例如A、B或C等所列项相关联，那么其打算意指A、B及C(此处以包括意义使用)以及A、B或C(此处以排除意义使用)。此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包括在所请求标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必全部指代相同实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
尽管已图解说明及描述了目前被视为实例性实施例的实施例，但所属领域的技术人员将理解可在不背离所请求标的物的情况下做出各种其它修改且可替代等效物。另外，可在不背离本文中所描述的中心概念的情况下做出许多修改以使特定情形适应所请求标的物的教示。因此，打算所请求标的物不限于所揭示的特定实施例，而是此所请求标的物还可包括归属于所附权利要求书及其等效物的范围内的所有实施例。

Claims (16)

1.一种存取存储器的方法，所述方法包含：
接收包括存储器装置的存储器地址的第一部分的读取命令，其中所述存储器地址的所述第一部分包含所述存储器地址的最高有效位且识别所述存储器装置的存储器分区，其中按从最高有效位到最低有效位的顺序串行地接收所述存储器地址；及
在接收全部所述存储器地址之前，确定是否正在同一存储器分区中执行写入操作，且如果正在同一存储器分区中执行所述写入操作，那么：
中断所述写入操作，且在所述写入操作被中断的同时：
串行地接收所述存储器地址的第二部分，其中所述第二部分不同于所述第一部分；及
读取所述存储器地址处的所述存储器分区的内容。
2.根据权利要求1所述的方法，其进一步包含：
在接收所述存储器地址的最后部分之前起始用以读取所述存储器分区的所述内容的内部感测操作。
3.根据权利要求1所述的方法，其中由所述存储器装置中的内部微控制器来起始所述中断所述写入操作。
4.根据权利要求1所述的方法，其中串行地执行接收所述读取命令。
5.根据权利要求1所述的方法，其中所述存储器装置包含相变存储器PCM。
6.根据权利要求1所述的方法，其中通过所述存储器装置的内部操作来起始所述写入操作。
7.根据权利要求1所述的方法，其进一步包含：
在完成所述读取所述存储器分区的所述内容之后重新开始所述写入操作。
8.根据权利要求7所述的方法，其中由所述存储器装置中的内部微控制器来起始所述重新开始所述写入操作。
9.一种存取存储器的系统，其包含：
用于接收包括所述存储器阵列的存储器地址的第一部分的读取命令的装置，其中所述存储器地址的所述第一部分包含所述存储器地址的最高有效位且识别所述存储器装置的存储器分区，其中按从最高有效位到最低有效位的顺序串行地接收所述存储器地址；及
用于在接收全部所述存储器地址之前，确定是否正在同一存储器分区中执行写入操作的装置，
用于如果正在同一存储器分区中执行所述写入操作，中断所述写入操作的装置
用于在所述写入操作被中断的同时串行地接收所述存储器地址的第二部分的装置，其中所述第二部分不同于所述第一部分；及
用于读取所述存储器地址处的所述存储器分区的内容的装置。
10.根据权利要求9所述的系统，其进一步包含用于在接收所述存储器地址的最后部分之前起始用以读取所述存储器分区的所述内容的内部感测操作的装置。
11.根据权利要求9所述的系统，其中由所述存储器装置中的内部微控制器来起始所述中断所述写入操作。
12.根据权利要求9所述的系统，其中串行地执行接收所述读取命令。
13.根据权利要求9所述的系统，其中通过所述存储器装置的内部操作来起始所述写入操作。
14.根据权利要求9所述的系统，其进一步包含：
用于在完成所述读取所述存储器分区的所述内容之后重新开始所述写入操作的装置。
15.根据权利要求14所述的系统，其中由所述存储器装置中的内部微控制器来起始所述重新开始所述写入操作。
16.根据权利要求9所述的系统，其中所述存储器装置包含串行相变存储器PCM。
CN201110370055.8A 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作 Active CN102543179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610642839.4A CN106294229B (zh) 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/947,781 US8645637B2 (en) 2010-11-16 2010-11-16 Interruption of write memory operations to provide faster read access in a serial interface memory
US12/947,781 2010-11-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610642839.4A Division CN106294229B (zh) 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作

Publications (2)

Publication Number Publication Date
CN102543179A CN102543179A (zh) 2012-07-04
CN102543179B true CN102543179B (zh) 2016-09-07

Family

ID=45999098

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110370055.8A Active CN102543179B (zh) 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作
CN201610642839.4A Active CN106294229B (zh) 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610642839.4A Active CN106294229B (zh) 2010-11-16 2011-11-15 串行接口存储器中的同时读取与写入存储器操作

Country Status (6)

Country Link
US (3) US8645637B2 (zh)
JP (1) JP5344411B2 (zh)
KR (1) KR20120052893A (zh)
CN (2) CN102543179B (zh)
DE (1) DE102011086098B4 (zh)
TW (1) TWI501235B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US8583987B2 (en) 2010-11-16 2013-11-12 Micron Technology, Inc. Method and apparatus to perform concurrent read and write memory operations
US8645637B2 (en) 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US9166579B2 (en) 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US10725997B1 (en) * 2012-06-18 2020-07-28 EMC IP Holding Company LLC Method and systems for concurrent collection and generation of shared data
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8913448B2 (en) 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9141566B2 (en) * 2013-05-19 2015-09-22 Skymedi Corporation Method of accessing on-chip read only memory and computer system thereof
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9183904B2 (en) 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9508417B2 (en) 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
KR102261817B1 (ko) 2014-12-15 2021-06-07 삼성전자주식회사 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법
US9531363B2 (en) 2015-04-28 2016-12-27 Micron Technology, Inc. Methods and apparatuses including command latency control circuit
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9601170B1 (en) 2016-04-26 2017-03-21 Micron Technology, Inc. Apparatuses and methods for adjusting a delay of a command signal path
KR20170136382A (ko) * 2016-06-01 2017-12-11 주식회사 맴레이 메모리 컨트롤러, 그리고 이를 포함하는 메모리 모듈 및 프로세서
KR101888405B1 (ko) 2016-06-01 2018-08-14 주식회사 맴레이 메모리 컨트롤러, 그리고 이를 포함하는 메모리 모듈 및 프로세서
US10929059B2 (en) * 2016-07-26 2021-02-23 MemRay Corporation Resistance switching memory-based accelerator
US10936198B2 (en) 2016-07-26 2021-03-02 MemRay Corporation Resistance switching memory-based coprocessor and computing device including the same
KR101944037B1 (ko) * 2017-09-04 2019-01-30 주식회사 맴레이 저항 변화 메모리 기반 가속기
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
JP2018045741A (ja) * 2016-09-12 2018-03-22 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
CN107436737A (zh) * 2017-08-14 2017-12-05 郑州云海信息技术有限公司 一种固态硬盘中处理suspend操作优化的方法和系统
KR20190040598A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR101936951B1 (ko) * 2018-04-11 2019-01-11 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템
US10929056B2 (en) 2018-12-28 2021-02-23 Micron Technology, Inc. Interruption of program operations at a memory sub-system
CN111506530A (zh) * 2019-01-30 2020-08-07 智原科技股份有限公司 中断管理系统及其管理方法
US10957393B2 (en) * 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
WO2021173943A1 (en) 2020-02-27 2021-09-02 Micron Technology, Inc. Apparatuses and methods for address based memory performance
EP3886092A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Holographic storage
EP3886091A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Holographic storage
EP3886093A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Optical data transfer
US11551746B2 (en) * 2020-11-19 2023-01-10 Micron Technology, Inc. Apparatuses including memory regions having different access speeds and methods for using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882468A (zh) * 2009-05-08 2010-11-10 旺宏电子股份有限公司 地址信号传输方法及存储器系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2726934B1 (fr) * 1994-11-10 1997-01-17 Sgs Thomson Microelectronics Procede de lecture anticipee de memoire a acces serie et memoire s'y rapportant
US6067255A (en) 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
FR2805653A1 (fr) * 2000-02-28 2001-08-31 St Microelectronics Sa Memoire serie programmable et effacable electriquement a lecture par anticipation
JP2003114825A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd メモリ制御方法、その制御方法を用いたメモリ制御回路、及びそのメモリ制御回路を搭載する集積回路
KR100481857B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
EP1835508B1 (en) 2006-03-16 2012-01-18 Samsung Electronics Co., Ltd. Pram and associated operation method and system
US7606111B2 (en) * 2007-04-26 2009-10-20 Super Talent Electronics, Inc. Synchronous page-mode phase-change memory with ECC and RAM cache
KR101360812B1 (ko) * 2008-06-05 2014-02-11 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US8149643B2 (en) * 2008-10-23 2012-04-03 Cypress Semiconductor Corporation Memory device and method
US8645637B2 (en) * 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882468A (zh) * 2009-05-08 2010-11-10 旺宏电子股份有限公司 地址信号传输方法及存储器系统

Also Published As

Publication number Publication date
US20120124317A1 (en) 2012-05-17
US20140250249A1 (en) 2014-09-04
US10248592B2 (en) 2019-04-02
TW201222549A (en) 2012-06-01
TWI501235B (zh) 2015-09-21
US8645637B2 (en) 2014-02-04
US20170031851A1 (en) 2017-02-02
DE102011086098B4 (de) 2023-05-04
DE102011086098A1 (de) 2012-05-16
US9442867B2 (en) 2016-09-13
CN106294229B (zh) 2019-06-14
CN102543179A (zh) 2012-07-04
CN106294229A (zh) 2017-01-04
JP5344411B2 (ja) 2013-11-20
KR20120052893A (ko) 2012-05-24
JP2012108999A (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102543179B (zh) 串行接口存储器中的同时读取与写入存储器操作
US11494302B2 (en) Phase change memory in a dual inline memory module
US7130962B2 (en) Writing cache lines on a disk drive
US20080046639A1 (en) Memory system with nonvolatile semiconductor memory
CN107741913B (zh) 用来管理一记忆装置的方法、记忆装置与控制器
CN107423231B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US8085584B1 (en) Memory to store user-configurable data polarity
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11126238B2 (en) Open channel solid state drive, nonvolatile memory system including the same and method of power loss protection of open channel solid state drive
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
CN111324549B (zh) 一种存储器及其控制方法和装置
US20150199201A1 (en) Memory system operating method providing hardware initialization
TWI497500B (zh) 非揮發性記憶體之修改之讀取操作
US11586379B2 (en) Memory system and method of operating the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US8291178B2 (en) Machine-implemented method for categorizing storage media, and machine-implemented method for storing target codes
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US7805567B2 (en) Chipset and northbridge with raid access
KR20240143192A (ko) 존 영역의 상태 정보를 제공하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 전자 장치의 동작하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant