CN111324494B - 处理器控制方法、装置和存储介质 - Google Patents
处理器控制方法、装置和存储介质 Download PDFInfo
- Publication number
- CN111324494B CN111324494B CN201811526932.4A CN201811526932A CN111324494B CN 111324494 B CN111324494 B CN 111324494B CN 201811526932 A CN201811526932 A CN 201811526932A CN 111324494 B CN111324494 B CN 111324494B
- Authority
- CN
- China
- Prior art keywords
- processor
- signal
- abnormal
- interface corresponding
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请涉及一种处理器控制方法、装置、计算机设备和存储介质,所述方法通过判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常,当与第一处理器对应的交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启。第二处理通过计时电路主动监控第一处理器的工作状态,当检测到第一处理器发生异常时,检测与第一处理器对应的交互接口是否异常,当交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启,第二处理器实时主动的查询第一处理器的工作状态,能够及时对第一处理器出现的问题进行解决。
Description
技术领域
本申请涉及通信技术领域,尤其涉及一种处理器控制方法、装置、计算机设备和存储介质。
背景技术
5G平台,目前常见的多个处理器之间的交互接口包括:PCIe、USB、UART和GPIO等接口,类似以往的双模机架构,但在其中一个处理器软件发生异常时,可能会导致所有GPIO、UART等电平都锁住,进而这些接口可能维持高电平也可能低电平, 这里所维持的高电平和低电平是随机性的,但无论维持哪种电平,这些接口都不能传递出去有效信息,因此交互接口失去功能,无法主动通知主处理器,主处理器无法获知第一处理器的状态。
发明内容
为了解决上述技术问题,本申请提供了一种第一处理器的异常处理方法。
一种处理器控制方法,多处理器包括主处理和第一处理器,包括:
一种处理器控制方法,应用于至少包含第一处理器和第二处理器的处理器系统,第一处理器在工作状态下间隔第一时长发送复位信号至计时电路,所述方法包括:
判断计时电路的输出信号是否发生电平转换;
当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常;
当与第一处理器对应的交互接口异常时,生成重启信号;
向第一处理器发送重启信号,以使第一处理器重启。
一种处理器控制装置,应用于至少包含第一处理器和第二处理器的处理器系统,所述装置包括:
发送模块,第一处理器在工作状态下间隔第一时长发送复位信号至计时电路;
计时电路信号检测模块,用于判断计时电路的输出信号是否发生电平转换;
接口异常检测模块,用于当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常;
信号生成模块,用于当与所述第一处理器对应的交互接口异常时,生成重启信号;
重启模块,用于向所述第一处理器发送所述重启信号,以使第一处理器重启。
一种计算机设备,其特征在于,包括:第一处理器、第二处理器和存储器,所述存储器存储有计算机程序,所述计算机程序被所述第二处理器执行时,使得所述第二处理器执行如下步骤:
判断计时电路的输出信号是否发生电平转换;
当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常;
当与第一处理器对应的交互接口异常时,生成重启信号;
向第一处理器发送重启信号,以使第一处理器重启。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
判断计时电路的输出信号是否发生电平转换;
当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常;
当与第一处理器对应的交互接口异常时,生成重启信号;
向第一处理器发送重启信号,以使第一处理器重启。
上述处理器控制方法、装置、计算机设备和存储介质,所述方法通过根据判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常,当与第一处理器对应的交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启。第二处理通过计时电路主动监控第一处理器的工作状态,当检测到第一处理器发生异常时,检测与第一处理器对应的交互接口是否异常,当交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启,第二处理器实时主动的查询第一处理器的工作状态,能够及时对第一处理器出现的问题进行解决。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中处理器控制方法的应用场景图;
图2为一个实施例中处理器控制方法的流程示意图;
图3为一个具体的实施例中处理器控制方法的应用场景图;
图4为一个实施例中处理器控制装置的结构框图;
图5为一个实施例中计算机设备的内部结构框图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
图1为一个实施例中处理器控制方法的应用环境图。参照图1,该处理器控制方法应用于终端。该终端包括至少一个第一处理器110和第二处理器120。第一处理器110与第二处理器120通过接口连接,第一处理器110在工作状态下间隔第一时长发送复位信号至计时电路,,第二处理器120判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器110对应的交互接口是否异常,当与第一处理器110对应的交互接口异常时,生成重启信号,向第一处理器110发送重启信号,以使第一处理器重启。其中第一处理器110和第二处理器120为常见的处理器。第一处理器110与第二处理器120仅用于区分不同的处理器。
如图2所示,在一个实施例中,提供了一种处理器控制方法。本实施例主要以该方法应用于上述图1中的第二处理器120来举例说明。参照图2,该处理器控制方法具体包括如下步骤:
步骤S201,判断计时电路的输出信号是否发生电平转换。
步骤S202,当当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常。
具体地,计时电路是用于计时的电路,包括看门狗超时电路。复位信号是指第一处理器发送的表示第一处理器正常工作的提示信号,其中第一处理器的发送复位信号用于重启动计时电路,复位信号的发送时间间隔最大的时长为第一时长,通过发送复位信号来保证计时电路输出的电平信号未发生转换。其中第一处理器的工作状态包括正常和异常两种状态,其中第一处理器异常是指第一处理器死机,造成第一处理器死机的原因包括但不限于软件主程序死机和硬件异常导致的死机等。当计时电路的输出信号发生电平转换,表示第一处理器处于异常状态,检测第一处理器对应的交互接口,交互接口是指第一处理器和第二处理器之间的接口,交互接口包括但不限于PCIe、USB、UART、GPIO等。
在一个实施例中,第一时长大于第一处理器的休眠周期。第一处理器具有休眠-唤醒-休眠周期,由于一般的第一处理器的休眠时间大于主处理器的休眠时间,故在设置第一时长大于第一处理器的休眠时长时,可以避免第一处理器未出现异常,仅处于休眠周期时带来的错误信息。
在一个实施例中,第一处理与第二处理器之间设置有看门狗超时电路,其中看门狗超时电路是单片机的一个组成部分,是一个计数器,第一处理器给看门狗超时电路一个数字,程序开始运行后看门狗超时电路开始倒计数。如果程序运行正常,过一段时间第一处理器应发出指令让看门狗超时电路进行复位,重新开始倒计数。如果看门狗超时电路减到0,超时电路输出的电平信号转换,就认为第一处理器没有正常工作,判断第一处理器发生异常。
在一个实施例中,检测与第一处理器对应的交互接口是否异常,包括:向与第一处理器对应的交互接口发送电平转换信号,检测与第一处理器对应的交互接口的电平是否转换,当未转换时,确定与第一处理器对应的交互接口异常。
具体地,电平转换信号是指对电平信号进行转换处理得到的电平信号,如提升电平或降低电平信号。在检测到第一处理器异常后,向第一处理器对应的交互接口发送电平转换信号,如降低GPIO的电平,发送对应的中断信号,响应中断信号,通过响应中断信号获取GPIO的电平,判断第一处理器向GPIO发送的电平是否发生变换,当第一处理器向GPIO发送的电平未发生变换时,表示交互接口出现异常。其中,中断信号是指已经预先定义好的用于表示中断的信号。
步骤S203,当与第一处理器对应的交互接口异常时,生成重启信号。
步骤S204,向第一处理器发送重启信号,以使第一处理器重启。
具体地,重启信号是指用于指示处理器进行重启的计算机指令或电平信号。第一处理器对应的交互接口异常是指第一处理器对应的交互接口无法正常进行数据交互,为了恢复交互接口的正常数据交互,需要通过重启第一处理来实现,故在检测到交互接口后生产重启信号,向第一处理发送重启信号,通过重启信号重启第一处理器。
在一个实施例中,重启信号为电源启动电平信号,生成与第一处理器对应的电源启动电平信号。电源启动电平信号是指用于启动电源的电平信号。
在一个实施例中,获取与第一处理器相关联进程的现场数据,在向第一处理器发送重启信号后间隔第二时长,根据现场数据恢复与第一处理器相关联进程。
具体地,第一处理器相关联进程是指第一处理器在正常工作时正在执行的进程。现场数据是指各个进程正在处理的数据以及数据处理规则等。第二时长是预先设置的时间阈值,该时间阈值可以自定义设置,如可以根据第一处理器的类型等设置,不同类型的芯片重启时间不同,故可以根据芯片调整对应的间隔时长。获取第一处理器相关进程的现场数据,在向第一处理器发送了重启信号后,间隔第二时长时,在恢复相关进程,选择在间隔第二时长后开始恢复相关进程,是因为第二时长包括了第一处理器的启动时间。如在发生异常之前,GPIO的电平处于高电平状态,则恢复GPIO的电平状态为高电平,和GPIO的电路的变换规律,如UART的电平处于低电平状态,则恢复UART的电平状态为低电平,和恢复UART的电平变换规律。
上述处理器控制方法,应用于至少包含第一处理器和第二处理器的处理器系统,第一处理器在工作状态下间隔第一时长发送复位信号至计时电路,判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常,当与第一处理器对应的交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启。第二处理器通过计时电路主动对第一处理器的工作状态进行监控,当检测到第一处理器发生异常时,对第一处理器对应的交互接口的工作状态进行检测,当交互接口异常时,则主动生成重启信号,重启第一处理器。采用该处理监控方法,第一处理器的异常能够及时被第二处理器感知,引入第二处理器对第一处理器的干预,借助第二处理器的主动操作恢复第一处理器工作状态,从而实现对第一处理器的实时监控和异常的实时恢复,使得处理器系统更为稳定可靠。
在现有技术中第一处理器不能主动告知第二处理器,第二处理器用与第一处理器之间的交互接口查询第一处理器的状态,再判断第一处理器的异常情况,且在查询时一般采用轮询的方式,由于只有在用户发起,需要第一处理器参与时,第二处理器才主动与第一处理器交互,故无法保证实时感知第一处理器的工作状态,第一处理器负责的数据、语音业务等无法传输给第二处理器,导致处理器系统无法正常运作。
在一个具体的实施例中,上述处理器控制方法,如图3所示,系统为双处理器系统,包括主处理器和从处理器,主处理器为第二处理器,从处理器为第一处理器,主处理器和从处理之间设置有看门狗超时电路,通过从处理器喂狗,看门狗超时电路向主处理器反馈的电路。其中主处理器与从处理器之间的接口包括但不限于PCIe、USB、UART、GPIO等接口。
终端包含多处理器系统,当从处理器crash时,锁住主处理器和从处理器之间的接口的电平,如锁住GPIO、UART等接口的电平,各个接口的电平可能处于高电平状态也可能处于低电平状态,具体的状态与各个接口所执行的工作有关,电平锁住后无法传递有效信息。在电平被锁住后,从处理器无法发送喂狗信号,看门狗超时电路超时后,向主处理发送异常终端信号,主处理器在收到异常中断信号时,立即查询正常交互接口是否有反馈,如拉低GPIO发出中断信号,查询对应的从处理器发往主处理器的GPIO的电平有无变化,如接口无电平变换,则保留现场,重启从处理器电路。
由于移动终端的多处理器系统,都具有休眠-唤醒-休眠周期,从处理器先于主处理器休眠、并晚于主处理器唤醒。则从处理器在唤醒状态FEED(喂狗),设置看门延迟时间大于从处理器的休眠周期,在从处理器唤醒时、正常工作状态都可以喂狗,若从处理器软件crash,不能喂狗,如脉冲信号、两次电平逻辑变换,则看门狗超时电路超时,输出bark信号通知主处理器进行异常处理,不论其处于休眠状态还是唤醒状态,主处理器通过从处理器的供电电源的开关信号重启从处理器。
上述处理器控制方法,通过第一处理器的Feed程序向看门狗超时电路喂狗,当第一处理器发生异常时,第一处理器的Feed程序不在向看门狗超时电路进行喂狗(Feed_In),导致看门狗超时电路超时,向第二处理器发送第一处理器发生异常的反馈信号(Bark_Out),通过第二处理器的发送查询请求,根据查询请求的查询结果确定第一处理器是否发生异常,若判断为发生异常则通过POWER_ON重启第一处理器,能够实时的了解到第一处理器的工作状态,及时对第一处理器的异常状态进行处理,保证移动终端的正常运行。
图2为一个实施例中处理器控制方法的流程示意图。应该理解的是,虽然图2的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图2中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,如图4所示,提供了一种处理器控制装置200,应用于至少包含第一处理器和第二处理器的处理器系统,所述装置包括:
发送模块201,第一处理器在工作状态下间隔第一时长发送复位信号至计时电路。
计时电路信号检测模块202,用于判断计时电路的输出信号是否发生电平转换。
接口异常检测模块203,用于当计时电路的输出信号发生电平转换时,检测与所述第一处理器对应的交互接口是否异常。
信号生成模块204,用于当与所述第一处理器对应的交互接口异常时,生成重启信号。
重启模块205,用于向所述第一处理器发送所述重启信号,以使所述第一处理器重启。
在一个实施例中,上述处理器控制装置200,还包括:
数据获取模块,用于获取与第一处理器相关联进程的现场数据。
进程恢复模块,用于在向第一处理器发送重启信号后间隔第二时长,根据现场数据恢复与第一处理器相关联进程。
在一个实施例中,接口异常检测模块203,包括:
电平信号发送单元,用于向与第一处理器对应的交互接口发送电平转换信号。
电平检测单元,用于检测与第一处理器对应的交互接口的电平是否转换。
接口异常确定单元,用于当未转换时,确定与第一处理器对应的交互接口异常。
在一个实施例中,处理器异常判断模块303中的第一时长大于第一处理器的休眠时间。
在一个实施例中,信号生成模块204还用于生成与第一处理器对应的电源启动电平信号。
图5示出了一个实施例中计算机设备的内部结构图。该计算机设备具体可以是图1中的第二处理器120。如图5所示,该计算机设备包括该计算机设备包括通过系统总线连接的第一处理器、第二处理器、存储器、网络接口、输入装置和显示屏。其中,存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统,还可存储有计算机程序,该计算机程序被处理器执行时,可使得处理器实现处理器控制方法。该内存储器中也可储存有计算机程序,该计算机程序被第二处理器执行时,可使得第二处理器执行处理器控制方法。计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图5中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,本申请提供的处理器控制装置可以实现为一种计算机程序的形式,计算机程序可在如图5所示的计算机设备上运行。计算机设备的存储器中可存储组成该处理器控制装置的各个程序模块,比如,图4所示的发送模块201、计时电路信号检测模块202、接口异常检测模块203、信号生成模块204和重启模块205。各个程序模块构成的计算机程序使得处理器执行本说明书中描述的本申请各个实施例的处理器控制方法中的步骤。
例如,图5所示的计算机设备可以通过如图4所示的处理器控制装置中的发送模块201执行第一处理器在工作状态下间隔第一时长发送复位信号至计时电路。计算机设备可通过计时电路信号检测模块202执行,用于判断计时电路的输出信号是否发生电平转换。计算机设备可通过接口异常检测模块203执行当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常。计算机设备可通过信号生成模块204执行当与第一处理器对应的交互接口异常时,生成重启信号。计算机设备可通过重启模块205执行向第一处理器发送重启信号,以使第一处理器重启。
在一个实施例中,提供了一种计算机设备,包括存储器、第一处理和第二处理器及存储在存储器上并可在第二处理器上运行的计算机程序,第二处理器执行计算机程序时实现以下步骤:判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常,当与第一处理器对应的交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:获取与第一处理器相关联进程的现场数据,在向第一处理器发送重启信号后间隔第二时长,根据现场数据恢复与第一处理器相关联进程。
在一个实施例中,检测与第一处理器对应的交互接口是否异常,包括:向与第一处理器对应的交互接口发送电平转换信号,检测与第一处理器对应的交互接口的电平是否转换,当未转换时,确定与第一处理器对应的交互接口异常。
在一个实施例中,第一时长大于第一处理器的休眠时间。
在一个实施例中,生成重启信号,包括:生成与第一处理器对应的电源启动电平信号。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:判断计时电路的输出信号是否发生电平转换,当计时电路的输出信号发生电平转换时,检测与第一处理器对应的交互接口是否异常,当与第一处理器对应的交互接口异常时,生成重启信号,向第一处理器发送重启信号,以使第一处理器重启。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:获取与第一处理器相关联进程的现场数据,在向第一处理器发送重启信号后间隔第二时长,根据现场数据恢复与第一处理器相关联进程。
在一个实施例中,检测与第一处理器对应的交互接口是否异常,包括:向与第一处理器对应的交互接口发送电平转换信号,检测与第一处理器对应的交互接口的电平是否转换,当未转换时,确定与第一处理器对应的交互接口异常。
在一个实施例中,第一时长大于第一处理器的休眠时间。
在一个实施例中,生成重启信号,包括:生成与第一处理器对应的电源启动电平信号。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种处理器控制方法,应用于至少包含第一处理器和第二处理器的处理器系统,所述第一处理器在工作状态下间隔第一时长发送复位信号至计时电路,所述方法包括:
判断所述计时电路的输出信号是否发生电平转换,其中,所述计时电路设置于所述第一处理器和所述第二处理器之间,所述计时电路的输出信号在所述第一处理器处于异常状态的情况下发生电平转换;
当所述计时电路的输出信号发生电平转换时,检测与所述第一处理器对应的交互接口是否异常;
当与所述第一处理器对应的交互接口异常时,生成重启信号;
向所述第一处理器发送所述重启信号,以使所述第一处理器重启。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
获取与所述第一处理器相关联进程的现场数据;
在向所述第一处理器发送所述重启信号后间隔第二时长,根据所述现场数据恢复与所述第一处理器相关联进程。
3.根据权利要求1所述的方法,其特征在于,所述检测与所述第一处理器对应的交互接口是否异常,包括:
向与所述第一处理器对应的交互接口发送电平转换信号;
检测与所述第一处理器对应的交互接口的电平是否转换;
当未转换时,确定与所述第一处理器对应的交互接口异常。
4.根据权利要求1所述的方法,其特征在于,所述第一时长大于所述第一处理器的休眠时间。
5.根据权利要求1至4任意一项所述的方法,其特征在于,所述生成重启信号,包括:
生成与所述第一处理器对应的电源启动电平信号。
6.一种处理器控制装置,应用于至少包含第一处理器和第二处理器的处理器系统,其特征在于,所述装置包括:
发送模块,用于至少包含第一处理器和第二处理器的处理器系统,所述第一处理器在工作状态下间隔第一时长发送复位信号至计时电路;
计时电路信号检测模块,用于判断所述计时电路的输出信号是否发生电平转换,其中,所述计时电路设置于所述第一处理器和所述第二处理器之间,所述计时电路的输出信号在所述第一处理器处于异常状态的情况下发生电平转换;
接口异常检测模块,用于当所述计时电路的输出信号发生电平转换时,检测与所述第一处理器对应的交互接口是否异常;
信号生成模块,用于当与所述第一处理器对应的交互接口异常时,生成重启信号;
重启模块,用于向所述第一处理器发送所述重启信号,以使所述第一处理器重启。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:
数据获取模块,用于获取与所述第一处理器相关联进程的现场数据;
进程恢复模块,用于在向所述第一处理器发送所述重启信号后间隔第二时长,根据所述现场数据恢复与所述第一处理器相关联进程。
8.根据权利要求6所述的装置,其特征在于,所述接口异常检测模块,还包括:
电平信号发送单元,用于向与所述第一处理器对应的交互接口发送电平转换信号;
电平检测单元,用于检测与所述第一处理器对应的交互接口的电平是否转换;
接口异常确定单元,用于当未转换时,确定与所述第一处理器对应的交互接口异常。
9.一种计算机设备,其特征在于,包括:第一处理器、第二处理器和存储器,所述存储器存储有计算机程序,所述计算机程序被所述第二处理器执行时,使得所述第二处理器执行如权利要求1至5中任一项所述方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的方法的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811526932.4A CN111324494B (zh) | 2018-12-13 | 2018-12-13 | 处理器控制方法、装置和存储介质 |
PCT/CN2019/122785 WO2020119532A1 (zh) | 2018-12-13 | 2019-12-03 | 处理器控制方法、装置和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811526932.4A CN111324494B (zh) | 2018-12-13 | 2018-12-13 | 处理器控制方法、装置和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111324494A CN111324494A (zh) | 2020-06-23 |
CN111324494B true CN111324494B (zh) | 2023-08-25 |
Family
ID=71076275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811526932.4A Active CN111324494B (zh) | 2018-12-13 | 2018-12-13 | 处理器控制方法、装置和存储介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111324494B (zh) |
WO (1) | WO2020119532A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113535447A (zh) * | 2021-06-30 | 2021-10-22 | 浙江中控技术股份有限公司 | 一种双处理器结构的安全控制装置及实现方法 |
CN114489817B (zh) * | 2021-12-28 | 2024-06-25 | 深圳市腾芯通智能科技有限公司 | 处理器启动方法、装置、设备及存储介质 |
CN115167933B (zh) * | 2022-09-08 | 2022-12-02 | 深圳市恒运昌真空技术有限公司 | 一种双处理器设备及其控制方法和处理器 |
CN116775366B (zh) * | 2023-08-23 | 2024-01-09 | 北京星河动力装备科技有限公司 | 控制器、处理器切换方法、电子设备和存储介质 |
CN117290142A (zh) * | 2023-09-27 | 2023-12-26 | 镁佳(武汉)科技有限公司 | 核间心跳交互方法、系统、装置、计算机设备及存储介质 |
CN117544584B (zh) * | 2024-01-09 | 2024-04-16 | 紫光恒越技术有限公司 | 基于双cpu架构的控制方法、装置、交换机及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101188828A (zh) * | 2006-11-16 | 2008-05-28 | 中兴通讯股份有限公司 | 双处理器移动终端监控处理从处理器工作状态的方法 |
CN205620932U (zh) * | 2016-03-23 | 2016-10-05 | 深圳市理邦精密仪器股份有限公司 | 一种多微处理器系统复位装置及其监护仪 |
US20180032413A1 (en) * | 2016-07-28 | 2018-02-01 | Steering Solutions Ip Holding Corporation | Uninterrupted data availability during failure in redundant micro-controller system |
CN107967195A (zh) * | 2017-12-07 | 2018-04-27 | 郑州云海信息技术有限公司 | 一种基于双控存储的故障修复方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100539514C (zh) * | 2006-03-13 | 2009-09-09 | 华为技术有限公司 | 具有双中央处理器的智能光网络设备及其实现方法 |
-
2018
- 2018-12-13 CN CN201811526932.4A patent/CN111324494B/zh active Active
-
2019
- 2019-12-03 WO PCT/CN2019/122785 patent/WO2020119532A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101188828A (zh) * | 2006-11-16 | 2008-05-28 | 中兴通讯股份有限公司 | 双处理器移动终端监控处理从处理器工作状态的方法 |
CN205620932U (zh) * | 2016-03-23 | 2016-10-05 | 深圳市理邦精密仪器股份有限公司 | 一种多微处理器系统复位装置及其监护仪 |
US20180032413A1 (en) * | 2016-07-28 | 2018-02-01 | Steering Solutions Ip Holding Corporation | Uninterrupted data availability during failure in redundant micro-controller system |
CN107967195A (zh) * | 2017-12-07 | 2018-04-27 | 郑州云海信息技术有限公司 | 一种基于双控存储的故障修复方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111324494A (zh) | 2020-06-23 |
WO2020119532A1 (zh) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111324494B (zh) | 处理器控制方法、装置和存储介质 | |
US9292369B2 (en) | Apparatus management system, electronic apparatus, apparatus management method, and computer readable recording medium | |
CN110908841B (zh) | 一种i2c通信异常恢复方法及装置 | |
US8578182B2 (en) | Power lock-up setting method performed by baseboard management controller and electronic apparatus using the same | |
US9349084B2 (en) | Image forming apparatus, non-transitory computer-readable storage medium and method for monitoring error in central processing unit and performs resetting process | |
CN111796954A (zh) | 基于jvm的看门狗的控制方法、装置、设备及存储介质 | |
JPWO2011046217A1 (ja) | マイクロコンピュータ及びその動作方法 | |
CN210348469U (zh) | 嵌套式看门狗装置 | |
CN110502369B (zh) | 一种设备死机恢复的方法、装置和存储介质 | |
CN112765082A (zh) | 多主机仲裁方法、装置和可读存储介质 | |
US9432545B2 (en) | Information processing apparatus, method of controlling the same, and storage medium for controlling transition to a sleep mode and setting of an interrupt setting in accordance with reception of data | |
CN112987891A (zh) | 专用网卡过热保护的方法、电子设备及机器可读存储介质 | |
CN114756356A (zh) | 任务处理方法、工作节点设备、主节点设备及存储介质 | |
CN111198765B (zh) | 运算资源分配和管理方法及代理服务器 | |
JP6335682B2 (ja) | リセット機能付き電子機器 | |
TW201441930A (zh) | 電腦裝置及其重開機方法 | |
CN113032128A (zh) | 一种多任务的控制方法、装置、电子设备及存储介质 | |
JP2009187474A (ja) | 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム | |
CN104142832A (zh) | 电脑装置及其重开机方法 | |
CN108874454B (zh) | 一种目标驱动程序的自适应启动方法及装置 | |
JP7363617B2 (ja) | 通信装置、情報処理方法、およびシステム | |
CN112463446B (zh) | 一种PCIe设备恢复方法、系统及电子设备和存储介质 | |
US20240045633A1 (en) | Image forming apparatus, information processing method, and storage medium | |
KR100809290B1 (ko) | Pdr을 이용한 프로세스 별 관리 장치 및 그 방법 | |
CN117149484A (zh) | 降级错误处理方法、装置、服务器、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |