CN111309127B - 一种基于cpld的pcie设备的复位方法、装置及存储介质 - Google Patents

一种基于cpld的pcie设备的复位方法、装置及存储介质 Download PDF

Info

Publication number
CN111309127B
CN111309127B CN202010132911.5A CN202010132911A CN111309127B CN 111309127 B CN111309127 B CN 111309127B CN 202010132911 A CN202010132911 A CN 202010132911A CN 111309127 B CN111309127 B CN 111309127B
Authority
CN
China
Prior art keywords
type
mainboard
signal
intel
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010132911.5A
Other languages
English (en)
Other versions
CN111309127A (zh
Inventor
王连香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010132911.5A priority Critical patent/CN111309127B/zh
Publication of CN111309127A publication Critical patent/CN111309127A/zh
Application granted granted Critical
Publication of CN111309127B publication Critical patent/CN111309127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种基于CPLD的PCIE设备的复位方法、装置及存储介质，所述的复位方法包括以下步骤：S1：在主板与转接板上添加主板类型检测信号MB_TYPE；S2：根据主板类型对添加的MB_TYPE检测信号通过上拉电阻或者下拉电阻连接到电源端；S3：转接板的MB_TYPE信号连接到CPLD模块，CPLD模块根据MB_TYPE信号的电平电位区分主板类型；S4：CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。

Description

一种基于CPLD的PCIE设备的复位方法、装置及存储介质
技术领域
本发明服务器PCIE设备的复位技术领域，具体涉及一种基于CPLD的PCIE设备的复位方法、装置及存储介质。
背景技术
现有服务器设计中，通过Switch Board(转接板)中的CPLD接收来自主板的复位信号，并将复位信号输出到与交换板连接的各PCIE设备。
由于交换板需要兼容Intel MB、AMD，Intel MB为双路CPU，CPU0和CPU1均需控制各自的PCIE设备；AMD为单路CPU，需控制所有的PCIE设备复位。由于现有方法中，CPLD是直接接收主板的复位信号，并输出到PCIE设备进行复位，所以无法实现当复位信号来源及复位方式不同时，对PCIE设备的复位。
此为现有技术中存在的缺陷和不足，有鉴于此，本发明提供一种基于CPLD的PCIE设备的复位方法、装置及存储介质；以解决现有技术中存在的上述缺陷，是非常有必要的。
发明内容
针对现有技术的上述不足，本发明提供一种基于CPLD的PCIE设备的复位方法、装置及存储介质，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
第一方面，本发明提供一种基于CPLD的PCIE设备的复位方法，包括以下步骤：
S1：在主板与转接板上添加主板类型检测信号MB_TYPE；
S2：根据主板类型对添加的MB_TYPE检测信号通过上拉电阻或者下拉电阻连接到电源端；
S3：转接板的MB_TYPE信号连接到CPLD模块，CPLD模块根据MB_TYPE信号的电平电位区分主板类型；
S4：CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。
作为优选，所述的步骤S2中Intel型主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
作为优选，所述步骤S3中，CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板。
第二方面，本发明提供一种基于CPLD的PCIE设备的复位装置，包括：
转接板，Intel主板和AMD主板，所述的转接板、Intel主板以及AMD主板均设置有主板类型检测信号MB_TYPE端口，并且Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口通过信号线电连接到转接板的主板类型检测信号MB_TYPE端口；转接板的主板类型检测信号MB_TYPE端口接收来自Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口发出的主板类型信号；转接板的主板类型检测信号MB_TYPE端口电连接到设置在转接板上的CPLD模块，并将检测到的主板类型信号发送至CPLD模块；
所述的Intel主板上还设置有第一CPU复位端口和第二CPU复位端口；
所述的AMD主板上还设置有第一CPU复位端口；
所述的转接板上还设置有第一CPU复位端口和第二CPU复位端口；
其中，Intel主板的第一CPU复位端口与AMD主板的第一CPU复位端口均通过信号线电连接到转接板的第一CPU复位端口，Intel主板的第二CPU复位端口通过信号线电连接到转接板的第二CPU复位端口；
转接板的第一CPU复位接口接收来自Intel主板和AMD主板上的第一CPU复位接口发出的复位信号，转接板的第二CPU复位接口接收来自Intel主板上的第二CPU复位接口发出的复位信号；
转接板的第一CPU复位端口和第二CPU复位端口均电连接到转接板上的CPLD模块，并将接收到的复位信号发送至CPLD模块；
所述CPLD模块连接有若干PCIE设备。
作为优选，Intel主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
作为优选，CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板。CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。
第三方面，提供一种计算机存储介质，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面所述的方法。
本发明的有益效果在于，有效解决当不同主板控制PCIE设备复位模式不一致的情况下，CPLD通过判断主板类型，并根据其相应的复位模式进行复位外围的PCIE设备。此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种基于CPLD的PCIE设备的复位方法的流程图。
图2是本发明提供的一种基于CPLD的PCIE设备的复位装置的原理框图。
其中，1-转接板，2-Intel主板，3-AMD主板，4-主板类型检测信号MB_TYPE端口，5-CPLD模块，6-第一CPU复位端口，7-第二CPU复位端口，8-PCIE设备。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1所示，本实施例提供的一种基于CPLD的PCIE设备的复位方法，包括以下步骤：
S1：在主板与转接板上添加主板类型检测信号MB_TYPE；
S2：根据主板类型对添加的MB_TYPE检测信号通过上拉电阻或者下拉电阻连接到电源端；Intel型主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
S3：转接板的MB_TYPE信号连接到CPLD模块，CPLD模块根据MB_TYPE信号的电平电位区分主板类型；CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板。
S4：CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。
实施例2：
如图2所示，本实施例提供一种基于CPLD的PCIE设备的复位装置，包括：
转接板1，Intel主板2和AMD主板3，所述的转接板1、Intel主板2以及AMD主板3均设置有主板类型检测信号MB_TYPE端口4，并且Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口通过信号线电连接到转接板的主板类型检测信号MB_TYPE端口；转接板的主板类型检测信号MB_TYPE端口接收来自Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口发出的主板类型信号；转接板的主板类型检测信号MB_TYPE端口电连接到设置在转接板上的CPLD模块5，并将检测到的主板类型信号发送至CPLD模块；
所述的Intel主板上还设置有第一CPU复位端口6和第二CPU复位端口7；
所述的AMD主板上还设置有第一CPU复位端口6；
所述的转接板上还设置有第一CPU复位端口6和第二CPU复位端口7；
其中，Intel主板的第一CPU复位端口与AMD主板的第一CPU复位端口均通过信号线电连接到转接板的第一CPU复位端口，Intel主板的第二CPU复位端口通过信号线电连接到转接板的第二CPU复位端口；
转接板的第一CPU复位接口接收来自Intel主板和AMD主板上的第一CPU复位接口发出的复位信号，转接板的第二CPU复位接口接收来自Intel主板上的第二CPU复位接口发出的复位信号；
转接板的第一CPU复位端口和第二CPU复位端口均电连接到转接板上的CPLD模块，并将接收到的复位信号发送至CPLD模块；
所述CPLD模块连接有若干PCIE设备8。
Intel主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板。CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。
实施例3：
本实施例提供一种计算机存储介质，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例1所述的方法。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种基于CPLD的PCIE设备的复位方法，其特征在于，包括以下步骤：
S1：在主板与转接板上添加主板类型检测信号MB_TYPE；
S2：根据主板类型对添加的MB_TYPE检测信号通过上拉电阻或者下拉电阻连接到电源端；
S3：转接板的MB_TYPE信号连接到CPLD模块，CPLD模块根据MB_TYPE信号的电平电位区分主板类型；
S4：CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理；
所述的步骤S2中Intel型主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
2.根据权利要求1所述的一种基于CPLD的PCIE设备的复位方法，其特征在于，所述步骤S3中，CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板。
3.一种基于CPLD的PCIE设备的复位装置，其特征在于，包括：
转接板，Intel主板和AMD主板，所述的转接板、Intel主板以及AMD主板均设置有主板类型检测信号MB_TYPE端口，并且Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口通过信号线电连接到转接板的主板类型检测信号MB_TYPE端口；转接板的主板类型检测信号MB_TYPE端口接收来自Intel主板以及AMD主板的主板类型检测信号MB_TYPE端口发出的主板类型信号；转接板的主板类型检测信号MB_TYPE端口电连接到设置在转接板上的CPLD模块，并将检测到的主板类型信号发送至CPLD模块；
所述的Intel主板上还设置有第一CPU复位端口和第二CPU复位端口；
所述的AMD主板上还设置有第一CPU复位端口；
所述的转接板上还设置有第一CPU复位端口和第二CPU复位端口；
其中，Intel主板的第一CPU复位端口与AMD主板的第一CPU复位端口均通过信号线电连接到转接板的第一CPU复位端口，Intel主板的第二CPU复位端口通过信号线电连接到转接板的第二CPU复位端口；
转接板的第一CPU复位接口接收来自Intel主板和AMD主板上的第一CPU复位接口发出的复位信号，转接板的第二CPU复位接口接收来自Intel主板上的第二CPU复位接口发出的复位信号；
转接板的第一CPU复位端口和第二CPU复位端口均电连接到转接板上的CPLD模块，并将接收到的复位信号发送至CPLD模块；
所述CPLD模块连接有若干PCIE设备。
4.根据权利要求3所述的一种基于CPLD的PCIE设备的复位装置，其特征在于，Intel主板对MB_TYPE检测信号做上拉处理，通过上拉电阻连接到电源端，AMD型主板对MB_TYPE检测信号做下拉处理，通过下拉电阻连接到电源端。
5.根据权利要求4所述的一种基于CPLD的PCIE设备的复位装置，其特征在于，CPLD模块如果接收到的MB_TYPE信号为高电平则主板为Intel主板，如果接收到的MB_TYPE信号为低电平则主板为AMD主板， CPLD模块根据主板类型发送复位信号指令至相应的PCIE设备，对PCIE设备复位处理。
6.一种计算机存储介质，其特征在于，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述权利要求1-2中任一权利要求所述的方法。
CN202010132911.5A 2020-02-29 2020-02-29 一种基于cpld的pcie设备的复位方法、装置及存储介质 Active CN111309127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010132911.5A CN111309127B (zh) 2020-02-29 2020-02-29 一种基于cpld的pcie设备的复位方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010132911.5A CN111309127B (zh) 2020-02-29 2020-02-29 一种基于cpld的pcie设备的复位方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN111309127A CN111309127A (zh) 2020-06-19
CN111309127B true CN111309127B (zh) 2022-05-31

Family

ID=71158440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010132911.5A Active CN111309127B (zh) 2020-02-29 2020-02-29 一种基于cpld的pcie设备的复位方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN111309127B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138650A (zh) * 2021-04-29 2021-07-20 山东英信计算机技术有限公司 一种cpld pci设备热复位电路、方法、系统及可读存储介质
CN114253616B (zh) * 2021-12-17 2023-07-18 苏州浪潮智能科技有限公司 基于amd平台的服务器主板及其开机控制方法、系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098039A (zh) * 2012-10-17 2013-05-08 华为技术有限公司 高速外围器件互连总线端口配置方法及设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098039A (zh) * 2012-10-17 2013-05-08 华为技术有限公司 高速外围器件互连总线端口配置方法及设备

Also Published As

Publication number Publication date
CN111309127A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US9697167B2 (en) Implementing health check for optical cable attached PCIE enclosure
CN111309127B (zh) 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN109143954B (zh) 一种实现控制器复位的系统及方法
US10699668B1 (en) Configurable video redirection in a data center
CN110764585B (zh) 一种通用的独立bmc板卡
CN112650696A (zh) Hdd背板管理装置
CN102768561B (zh) 一种双桥片主板冗余的设计方法
TWI779205B (zh) 調試裝置及具有所述調試裝置的電子裝置
CN109542198B (zh) 一种控制pcie卡上电的方法及设备
CN111338907A (zh) 一种pcie设备的远程状态监测系统及方法
US9959235B2 (en) Input/output switching method, electronic device, and system for a server
CN114924998A (zh) 内存信息读取装置及方法、计算设备主板、设备和介质
CN115509333A (zh) 一种服务器协同上下电装置、方法、系统及介质
CN111338911B (zh) 服务器硬盘指示灯控制系统及其控制方法
US11514195B2 (en) Adaptive direct-attached hotplug detection
US20230389208A1 (en) Riser card module and server with the same
US20230161598A1 (en) System booting method and related computer system
CN210639611U (zh) 一种服务器的usb接口复用结构
CN114625213B (zh) 存储设备转接卡、存储设备测试系统以及方法
CN112256603B (zh) 一种服务器及基于ocp的扩展设备
CN218446552U (zh) 一种服务器主板和服务器
US20230334184A1 (en) Data center security control module and control method thereof
CN111949576A (zh) 一种自动适配Trimode卡的系统及其配制方法、使用方法
CN117667534A (zh) 存储器异常检测系统、主板、电子装置及异常检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant