CN111274168A - 处理装置和更改脚位功能方法 - Google Patents

处理装置和更改脚位功能方法 Download PDF

Info

Publication number
CN111274168A
CN111274168A CN201811625970.5A CN201811625970A CN111274168A CN 111274168 A CN111274168 A CN 111274168A CN 201811625970 A CN201811625970 A CN 201811625970A CN 111274168 A CN111274168 A CN 111274168A
Authority
CN
China
Prior art keywords
value
setting value
pins
register
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811625970.5A
Other languages
English (en)
Inventor
陈奕安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111274168A publication Critical patent/CN111274168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means

Abstract

本申请公开了处理装置和更改脚位功能方法，其中处理装置包括多个脚位、存储器装置、暂存器和处理器。处理器会执行存储器装置中的第一指令，以产生用来设定多个脚位的功能的初始设定值，且处理器会将初始设定值写入暂存器中。当要修改初始设定值时，处理器执行存储器装置中的第二指令，以产生用来设定多个脚位的功能的第二设定值，并将第二设定值写入暂存器中，以取代初始设定值。当第二设定值要写入上述暂存器时，暂存器根据第二设定值判断是否要以第二设定值取代初始设定值。当暂存器判断是否要以第二设定值取代初始设定值时，暂存器会忽略第二设定值中为0的数值。

Description

处理装置和更改脚位功能方法
技术领域
本申请说明书实施例涉及一更改脚位功能技术，尤其是有关于处理装置和更改脚位功能方法，在修改处理装置的脚位的功能的设定值时，不处理数值0的更改脚位功能技术。
背景技术
传统上，当使用者要修改处理装置【例如：一微控制器(microcontroller，MCU)】的脚位所对应的功能时，处理装置中用来储存脚位所对应的功能暂存器所储存的设定值会被改变。
然而，由于在新的设定值中不需要被改变功能的脚位所对应的数值是0，因此，暂存器可能会误将数值0视为功能0，因而使得不需要被改变功能的脚位的设定值会被更改为功能0。举例来说，若假设处理装置的脚位的初始设定值为000000AB，当使用者仅想要将第三脚位和第四脚位的设定值修改为功能A时，暂存器所接收到的设定值会是0000AA00。因此，暂存器可能会误将处理装置的脚位的设定值修改为0000AA00，因而使得第一脚位和第二脚位的设定值被更改为功能0。
传统上，若需要避免此问题，处理装置会先将不需要被更改的设定值储存到另一暂存器中，但也因此增加了处理装置的运算量。
发明内容
有鉴于上述先前技术的问题，本申请实施例提供了一处理装置和更改脚位功能技术，特别是有关于在修改处理装置的脚位的功能的设定值时，不处理数值0的处理装置和更改脚位功能方法。
本申请的一实施例提供了一种处理装置。上述处理装置包括多个脚位、一存储器装置、一暂存器以及一处理器。存储器装置会储存多个指令。处理器会耦接存储器装置和暂存器。处理器会执行存储器装置中的一第一指令，以产生用来设定多个脚位的功能的一初始设定值，且处理器会将初始设定值储存于暂存器中。当要修改初始设定值，以修改多个脚位的一个或多个的功能时，处理器执行存储器装置中的一第二指令，以产生用来设定多个脚位的功能的一第二设定值，并将第二设定值写入上述暂存器中，以取代初始设定值。当第二设定值要写入上述暂存器时，暂存器根据第二设定值判断是否要以第二设定值取代初始设定值。此外，当暂存器判断是否要以第二设定值取代初始设定值时，暂存器会忽略第二设定值中为0的数值。
本申请一实施例提供了一种更改脚位功能方法。上述更改脚位功能适用于上述处理装置。上述更改脚位功能包括：通过上述处理装置的一处理器执行上述处理装置的一存储器装置中的一第一指令，以产生用来设定上述处理装置的多个脚位的功能的一初始设定值；将上述初始设定值写入上述暂存器中；当要修改上述初始设定值，以修改上述多个脚位的一个或多个的功能时，通过上述处理器执行上述存储器装置中的一第二指令，以产生用来设定上述多个脚位的功能的一第二设定值；以及当上述第二设定值要写入上述暂存器时，通过上述暂存器根据上述第二设定值判断是否要以上述第二设定值取代上述初始设定值，其中当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，上述暂存器会忽略上述第二设定值中为0的数值。
关于本申请其他附加的特征与优点，本领域技术人员在不脱离本申请的精神和范围内，当可根据本案实施方法中所揭露的处理装置和以及更改脚位功能，做些许的更动与润饰而得到。
附图说明
图1为本申请一实施例所述的处理装置100的结构方块图；
图2为本申请一实施例所述的更改脚位功能方法的流程图200；
下面是本申请实施例提供的附图的符号说明：
100～处理装置；110～存储器装置；120～暂存器；130～处理器；P1至P8～脚位。
具体实施方式
本章节所述的是实施本申请的最佳方式，目的在于说明本申请的精神而非用以限定本申请的保护范围，本申请的保护范围当视后附的申请专利范围所界定者为准。
图1示出了例如根据本申请的一实施例所述的处理装置100的结构方块图。根据本申请一实施例，处理装置100可为一控制器(microcontroller，MCU)或一微处理器(microproc essor，MPU)。如图1所示，处理装置100可包括一存储器装置110、一暂存器120、一处理器130以及多个脚位P1～P8。需注意地是，在图1所示的方块图中，仅是为了方便说明本申请的实施例，但本申请并不以此为限。在处理装置100中也可包含其他元件。此外，在其他实施例中，处理装置100也可包含不同数量的脚位。根据本申请的一实施例，处理装置100可包含多个暂存器。此外，根据本申请的一实施例，处理器130可以是一多核处理器。
根据本申请的一实施例，存储器装置110可以是一易失性存储器(volatilememory)【例如：随机存取存储器(Random Access Memory,RAM)】、一非易失性存储器(non-vol atile memory)【例如：快闪存储器(flash memory)、只读存储器(Read Only Memory,ROM)】的之一或组合。根据本申请的一实施例，存储器装置110中可储存用来设定处理装置100的脚位P1～P8的功能的多个指令。根据本申请的一实施例，存储器装置110可包含多个内存库(bank)。
根据本申请的一实施例，暂存器120可用来储存处理装置100的脚位P1～P8所对应的设定值，以设定每一脚位P1～P8所对应的功能。在本申请的实施例中，每一脚位P1～P8可被设定不同的功能。举例来说，若以32位元的设定值(本申请并不以此为限)为例，每一脚位P1～P8可被分配到4位元来设定其功能。也就是说，每一脚位P1～P8可被设定成16种功能的一者，且会分别以0～F来表示此16种不同的功能。但特别说明的是，在本申请的实施例中，当一脚位的功能被设定为功能0时，此设定值会被忽略。下面对此将会有更详细的描述。
根据本申请的一实施例，当使用者要设定或更改处理装置100的脚位P1～P8的功能时，处理器130会去读取并去执行储存在存储器装置110中用来设定或更改脚位P1～P8的功能的指令，以产生用来设定或更改脚位P1～P8的功能的设定值。接着，处理器130会将用来设定或更改脚位P1～P8的功能的设定值写入暂存器120中。
根据本申请的一实施例，暂存器120会根据来自处理器130所要新写入脚位P1～P8的设定值(即第二设定值)，来决定是否更改脚位P1～P8原来的设定值(即初始设定值)。
根据本申请的一实施例，当要新写入一脚位的设定值的数值是0时，暂存器120会忽略此数值。也就是说，当暂存器120决定是否更改此脚位原来的设定值时，暂存器120会维持此脚位原来的设定值，而不会将此脚位的设定值更改为0。举例来说，若要新写入脚位P1的功能所对应的设定值的数值是0时，暂存器120就会维持脚位P1原来的设定值(例如：0～F中的一个)，而不会将此脚位的设定值更改为0。
根据本申请的一实施例，当要新写入一脚位的功能的数值是非0的数值(例如：1～F中的一个)时，暂存器120判断是否更改此脚位原来的设定值，若是，暂存器120会将要新写入的数值取代该脚位原先的设定值。举例来说，若要新写入脚位P1的功能所对应的设定值的数值是A时，暂存器120就会将脚位P1的设定值更改为A。
因此，根据本申请的实施例，暂存器120在更新脚位P1～P8的设定值时，暂存器120将可避免更改到无需进行功能修改的脚位所对应的设定值。举例来说，若假设脚位P1～P8初始设定值为000000AB【也就是脚位P1的设定值为功能B且脚位P2的设定值为功能A，其余脚位P3～P8的设定值为功能0(即未具有功能)】，当使用者想要将脚位P1～P8的初始设定值修改为第二设定值0000CD00时(也就是说，使用者仅需要将脚位P3的设定值修改为功能D，以及将脚位P4的设定值修改为功能C)，暂存器120仅会将第二设定值中不为0的数值，取代初始设定值。因此，当暂存器120根据第二设定值更改初始设定值后，脚位P1～P8的设定值会变为0000CDAB。如此一来，将可避免脚位P1和P2的设定值被设为功能0。再举另一例子来说，当使用者想要将脚位P1～P8的初始设定值修改为第三设定值0000CDEF时，暂存器120中脚位P1～P8的设定值则会从初始设定值000000AB变为0000CDEF。以此类推，当修改后的初始设定值又需要被修改时，暂存器120也可依此判断机制，来设定脚位P1～P8的设定值。
此外，根据本申请的实施例，在更改脚位P1～P8的设定值时，处理装置100不需要先将不用被更改的脚位的设定值储存到另一暂存器中。因此，将可降低处理装置100的处理器130的运算量。
根据本申请一实施例，处理装置100还包括一多工器(multiplexer，MUX)电路(图未显示)。多工器电路会耦接脚位P1～P8和暂存器120。当暂存器120更新完脚位P1～P8的设定值后，多工器电路可根据脚位P1～P8的更新后的设定值，提供脚位P1～P8所需的数据。
图2是根据本申请的一实施例所述的更改脚位功能方法的流程图200。此更改脚位功能方法可适用本申请的处理装置100。在步骤S210，通过处理装置100的一处理器执行处理装置100的一存储器装置中的一第一指令，以产生用来设定处理装置100的多个脚位的功能的一初始设定值。在步骤S220，通过处理装置100的处理器将初始设定值储存于处理装置100的暂存器中。在步骤S230，当要修改初始设定值，以修改多个脚位的一个或多个的功能时，通过处理装置100的处理器执行存储器装置中的一第二指令，以产生用来设定多个脚位的功能的一第二设定值。在步骤S240，当第二设定值要写入处理装置100的暂存器时，通过处理装置100的暂存器根据第二设定值判断是否要以第二设定值取代初始设定值，其中当处理装置100的暂存器判断是否要以第二设定值取代初始设定值时，处理装置100的暂存器会忽略上述第二设定值中为0的数值。
根据本申请一实施例，更改脚位功能方法中还包括，若初始设定值中对应多个脚位的一第一脚位的数值是一第一数值，且第二设定值中对应第一脚位的数值是0时，当处理装置100的暂存器判断是否要以第二设定值取代初始设定值时，处理装置100的暂存器会维持第一脚位的功能对应第一数值所对应的功能，其中第一数值可以是0或非0的数值。
根据本申请一实施例，更改脚位功能方法中还包括，若初始设定值中对应多个脚位的一第一脚位的数值是一第一数值，且第二设定值中对应第一脚位的数值是不为0的一第二数值时，当处理装置100的暂存器判断是否要以第二设定值取代初始设定值时，处理装置100的暂存器会以第二数值取代第一数值，其中上述第一数值可以是0或非0的数值。
根据本申请一实施例，更改脚位功能方法中还包括，当多个脚位的设定值更新后，通过处理装置100的一多工器电路根据对应多个脚位的更新后的设定值，提供多个脚位所需的数据。
根据本申请的实施例所提出的更改脚位功能方法，当使用者在修改处理装置的脚位所对应的功能时，将可避免更改到无需进行功能修改的脚位所对应的设定值。
在本说明书中以及申请专利范围中的序号，例如“第一”、“第二”等等，仅是为了方便说明，彼此之间并没有顺序上的先后关系。
本申请的说明书所揭露的方法和演算法的步骤，可直接透过执行一处理器直接应用在硬体以及软体模组或两者的结合上。一软体模组(包括执行指令和相关数据)和其它数据可储存在数据存储器中，像是随机存取存储器(RAM)、快闪存储器(flash memory)、只读存储器(ROM)、非易失性存储器(EPROM)、带电可擦写可编程读写存储器(EE PROM)、暂存器、硬盘、可携式硬盘、光盘只读存储器(CD-ROM)、DVD或在此领域习的技术中任何其它电脑可读取的储存媒体格式。一储存媒体可耦接至一机器装置，举例来说，像是电脑/处理器(为了说明的方便，在本说明书以处理器来表示)，上述处理器可透过来读取资讯(像是程式码)，以及写入资讯至储存媒体。一储存媒体可整合一处理器。一特殊应用积体电路(ASIC)包括处理器和储存媒体。一用户设备则包括一特殊应用积体电路。换句话说，处理器和储存媒体以不直接连接用户设备的方式，包含于用户设备中。此外，在一些实施例中，任何适合电脑程序的产品包括可读取的储存媒体，其中可读取的储存媒体包括和一或多个所揭露实施例相关的程式码。在一些实施例中，电脑程序的产品可包括封装材料。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何熟知此技艺的人士应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。
虽然本揭露已以实施例揭露如上，然其并非用以限定本揭露，本领域技术人员，在不脱离本揭露的精神和范围内，当可作些许的更动与润饰，因此申请的保护范围当视后附的申请专利范围所界定者为准。

Claims (8)

1.一种处理装置，其特征在于，包括：
多个脚位；
一存储器装置，储存多个指令；
一暂存器；以及
一处理器，耦接上述存储器装置和上述暂存器；
其中上述处理器执行上述存储器装置中的一第一指令，以产生用来设定上述多个脚位的功能的一初始设定值，且将上述初始设定值写入上述暂存器中；
其中当要修改上述初始设定值，以修改上述多个脚位的一个或多个的功能时，上述处理器执行上述存储器装置中的一第二指令，以产生用来设定上述多个脚位的功能的一第二设定值，并将上述第二设定值写入上述暂存器中，以取代上述初始设定值；
其中当上述第二设定值要写入上述暂存器时，上述暂存器根据上述第二设定值判断是否要以上述第二设定值取代上述初始设定值；以及
其中当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，上述暂存器会忽略上述第二设定值中为0的数值。
2.如权利要求1所述的处理装置，其特征在于，其中若上述初始设定值中对应上述多个脚位的一第一脚位的数值是一第一数值，且上述第二设定值中对应上述第一脚位的数值是0时，当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，上述暂存器会维持上述第一脚位的功能对应上述第一数值，其中上述第一数值可是0或非0的数值。
3.如权利要求1所述的处理装置，其特征在于，其中若上述初始设定值中对应上述多个脚位的一第一脚位的数值是一第一数值，且上述第二设定值中对应上述第一脚位的数值是不为0的一第二数值时，当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，上述暂存器将上述第二数值取代上述第一数值，其中上述第一数值是0或非0的数值。
4.如权利要求1所述的处理装置，其特征在于，还包括：
一多工器电路，用于当上述多个脚位的设定值更新后，根据对应上述多个脚位的更新后的设定值，提供上述多个脚位所需的数据。
5.一种更改脚位功能方法，适用于权利要求1所述的处理装置，其特征在于，包括：
通过上述处理装置的一处理器执行上述处理装置的一存储器装置中的一第一指令，以产生用来设定上述处理装置的多个脚位的功能的一初始设定值；
将上述初始设定值写入上述处理装置的一暂存器中；
当要修改上述初始设定值，以修改上述多个脚位的一个或多个的功能时，通过上述处理器执行上述存储器装置中的一第二指令，以产生用来设定上述多个脚位的功能的一第二设定值；以及
当上述第二设定值要写入上述暂存器时，通过上述暂存器根据上述第二设定值判断是否要以上述第二设定值取代上述初始设定值；
其中当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，上述暂存器会忽略上述第二设定值中为0的数值。
6.如权利要求5所述的更改脚位功能方法，其特征在于，还包括：
若上述初始设定值中对应上述多个脚位的一第一脚位的数值是一第一数值，且上述第二设定值中对应上述第一脚位的数值是0时，当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，维持上述第一脚位的功能对应的上述第一数值，其中上述第一数值可是0或非0的数值。
7.如权利要求5所述的更改脚位功能方法，其特征在于，还包括：
若上述初始设定值中对应上述多个脚位的一第一脚位的数值是一第一数值，且上述第二设定值中对应上述第一脚位的数值是不为0的一第二数值时，当上述暂存器判断是否要以上述第二设定值取代上述初始设定值时，以上述第二数值取代上述第一数值，其中上述第一数值是0或非0的数值。
8.如权利要求5所述的更改脚位功能方法，其特征在于，还包括：
当上述多个脚位的设定值更新后，通过上述处理装置的一多工器电路根据对应上述多个脚位的更新后的设定值，提供上述多个脚位所需的数据。
CN201811625970.5A 2018-12-05 2018-12-28 处理装置和更改脚位功能方法 Pending CN111274168A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107143542A TW202022620A (zh) 2018-12-05 2018-12-05 處理裝置和更改腳位功能方法
TW107143542 2018-12-05

Publications (1)

Publication Number Publication Date
CN111274168A true CN111274168A (zh) 2020-06-12

Family

ID=70972033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811625970.5A Pending CN111274168A (zh) 2018-12-05 2018-12-28 处理装置和更改脚位功能方法

Country Status (3)

Country Link
US (1) US11068416B2 (zh)
CN (1) CN111274168A (zh)
TW (1) TW202022620A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN101795157A (zh) * 2009-02-04 2010-08-04 四零四科技股份有限公司 一种监看设备在连接状态改变时可快速回报的装置及方法
US20100229041A1 (en) * 2009-03-06 2010-09-09 Moxa Inc. Device and method for expediting feedback on changes of connection status of monitioring equipments
CN101854258A (zh) * 2010-06-01 2010-10-06 杭州和利时自动化有限公司 通讯芯片故障消除实现方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
TWI526818B (zh) * 2015-03-19 2016-03-21 群聯電子股份有限公司 休眠模式啓動方法、記憶體控制電路單元及儲存裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN101795157A (zh) * 2009-02-04 2010-08-04 四零四科技股份有限公司 一种监看设备在连接状态改变时可快速回报的装置及方法
US20100229041A1 (en) * 2009-03-06 2010-09-09 Moxa Inc. Device and method for expediting feedback on changes of connection status of monitioring equipments
CN101854258A (zh) * 2010-06-01 2010-10-06 杭州和利时自动化有限公司 通讯芯片故障消除实现方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张海洋等: "《基于通用可重构处理器的反馈位移寄存器优化设计研究》", 《武汉大学学报》 *

Also Published As

Publication number Publication date
US20200183860A1 (en) 2020-06-11
TW202022620A (zh) 2020-06-16
US11068416B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
JP4404625B2 (ja) 情報処理装置および該装置用のｒｏｍイメージ生成装置
US8296535B2 (en) Generating incremental program updates
US8055859B2 (en) Apparatus and method for providing atomicity with respect to request of write operation for successive sector
KR20040076589A (ko) 메모리 카드
US9405612B2 (en) Fault repair apparatus, fault repair method and storage medium storing fault repair program
WO2005094281A2 (en) Device-level address translation within a programmable non-volatile memory device
KR100894251B1 (ko) 다중화된 에스피디 롬을 가지는 메모리 모듈 시스템 및 그부팅 방법
US9037773B2 (en) Methods for processing and addressing data between volatile memory and non-volatile memory in an electronic apparatus
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
US7490321B2 (en) Method for updating firmware via determining program code
CN111694580B (zh) 存储设备升级及初始化的方法、装置、电子设备
CN111797390A (zh) 程序运行方法、装置、电子设备及计算机可读存储介质
US20140075094A1 (en) Method to implement a binary flag in flash memory
CN111274168A (zh) 处理装置和更改脚位功能方法
US10073769B2 (en) Data storage device and data maintenance method thereof
CN113805971B (zh) 一种应用程序运行方法、计算设备及存储介质
US10606520B2 (en) Methods and apparatus to read from a nonvolatile memory device
US20090077445A1 (en) Nonvolatile storage device, controller of nonvolatile memory, and nonvolatile storage system
WO2018100633A1 (ja) 制御装置およびプログラム更新方法
CN111258617B (zh) 一种电子设备
US20100146332A1 (en) Data correction circuit and semiconductor integrated circuit
CN110737617A (zh) 直接存储器存取
JP4288700B2 (ja) プログラマブルコントローラ
JP5435647B2 (ja) コンピュータシステム、メモリ初期化方法、及びプログラム
JP5195690B2 (ja) 情報処理装置、該装置用のｒｏｍイメージ生成装置、および転送装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination