CN111261644A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN111261644A CN111261644A CN202010160798.1A CN202010160798A CN111261644A CN 111261644 A CN111261644 A CN 111261644A CN 202010160798 A CN202010160798 A CN 202010160798A CN 111261644 A CN111261644 A CN 111261644A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- gate layer
- array substrate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制备方法。所述阵列基板包括薄膜晶体管结构层、第一过孔以及第二过孔。所述薄膜晶体管结构层具有至少一金属走线。所述第一过孔和所述第二过孔分别从所述薄膜晶体管结构层的表面延伸至其中一金属走线的表面。所述阵列基板的制备方法将掩膜板上对应所述第一过孔的第一透光区的直径按照过曝规格设计,从而改善现有技术中深孔和浅孔在曝光蚀刻后直径大小不一致的问题。
Description
技术领域
本发明涉及显示领域,特别是一种阵列基板及其制备方法。
背景技术
随着消费者对液晶显示装置要求越来越高,TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)正逐渐向大尺寸、高解析度、曲面显示等方向发展。随着液晶显示装置尺寸增大,由液晶盒盒厚(cell gap)的均一性不佳导致的显示亮度不均(Mura)等不良将会更加明显。因此,在大尺寸液晶显示面板的制作过程中,已经形成薄膜晶体管的基板上通常需要覆盖一层透明的PFA(Polymer Film on Array,阵列基板侧有机膜)层来代替第二钝化层,以改变下层膜表面的平整性,防止电场互相干扰,从而可有效改善由于地形因素造成的液晶显示装置的显示Mura,降低寄生电容,减少由电负载(RC loading)过大造成的闪烁等显示异常,提升显示装置的品质。
目前TFT-LCD面板的发展趋势为大尺寸、高解析度8K、120Hz等,为实现这些目标,制程上金属走线的铜厚增加、设计面空间变窄。但是,TFT-LCD面板为改善视角等会采用8畴(8domain)设计,高解析度厚铜产品的像素空间会受到限制,如果像素空间受限,无法引出走线,普通的8畴设计会采取3T(3TFT控制1个像素区域)深浅孔设计,厚铜技术及PFA良好的流平性会加剧深浅孔的光刻胶的厚度差异,使得过孔的大小和深孔曝光无法合理兼顾,促使浅孔的直径大小过大。
发明内容
本发明的目的是提供一种阵列基板及其制备方法,以解决现有技术中阵列基板中PFA上深孔和浅孔之间的曝光无法合计兼顾,从而造成后续蚀刻后的浅孔直径过大等问题。
为实现上述目的,本发明提供一种阵列基板,所述阵列基板包括薄膜晶体管结构层、第一过孔以及第二过孔。所述薄膜晶体管结构层具有至少一金属走线。所述第一过孔和所述第二过孔分别从所述薄膜晶体管结构层的表面延伸至其中一金属走线的表面。
其中,所述第一过孔的深度小于所述第二过孔的深度且所述第一过孔的直径等于所述第二过孔的直径。
进一步地,所述金属走线包括第一栅极层和第二栅极层,所述薄膜晶体管结构层还包括第一绝缘层、第二绝缘层以及平坦层。所述第一绝缘层覆于所述第一栅极层上,所述第二栅极层设于所述第一绝缘层上。所述第二绝缘层覆于所述第一绝缘层和所述第二栅极层上所述平坦层覆于所述第二绝缘层上。
其中,所述第一过孔从所述平坦层贯穿并延伸至所述第二栅极层的表面,所述第二过孔从所述平坦层贯穿并延伸至所述第一栅极层的表面。
进一步地,所述阵列基板还包括导电层,所述导电层覆于所述平坦层上,且通过所述第一过孔和所述第二过孔连接至所述第一栅极层和第二栅极层。
进一步地,所述第一过孔和所述第二过孔具有孔壁,在所述第一过孔和所述第二过孔中,所述导电层覆于所述第一过孔和所述第二过孔的孔壁上。
本发明中还提供一种阵列基板的制备方法,所述阵列基板的制备方法包括:提供薄膜晶体管结构层,其中具有至少一金属走线。形成从所述薄膜晶体管结构层的表面延伸至其中一金属走线的表面的第一过孔和第二过孔。
其中,所述第一过孔的深度小于所述第二过孔的深度且所述第一过孔的直径等于所述第二过孔的直径。
进一步地,所述金属走线包括第一栅极层和第二栅极层。所述提供薄膜晶体管结构层步骤中包括:提供所述第一栅极层。在所述第一栅极层的表面上形成第一绝缘层。在所述第一绝缘层远离所述第一栅极层的表面上形成所述第二栅极层。在所述第二栅极层和所述第一绝缘层上形成第二绝缘层。在所述第二绝缘层远离所述第二栅极层和所述第一绝缘层的表面上形成平坦层。
进一步地,所述形成第一过孔和第二过孔步骤中包括:使用掩膜板在所述平坦层上进行曝光并蚀刻,形成所述第一过孔以及第二过孔。
其中,所述第一过孔从所述平坦层贯穿并延伸至所述第二栅极层的表面,所述第二过孔从所述平坦层贯穿并延伸至所述第一栅极层的表面。
进一步地,所述阵列基板的制备方法还包括在所述平坦层远离所述第二绝缘层的表面上、所述第一过孔的孔壁上和所述第二过孔的孔壁上形成导电层。
进一步地,所述掩膜板上具有若干第一透光区、若干第二透光区以及围绕所述第一透光区和所述第二透光区的遮光区。所述第一透光区和所述第二透光区阵列排布于所述遮光区内。所述第一透光区的面积小于所述第二透光区的面积。
进一步地,在所述平坦层上进行蚀刻时,其具有若干第一蚀刻区和若干第二蚀刻区,所述第一蚀刻区对应于所述第一透光区,所述第二是蚀刻区对应于所述第二透光区。所述第一蚀刻区的面积大于所述第一透光区的面积并等于所述第二蚀刻区的面积。所述第二蚀刻区的面积等于所述第二透光区的面积。
本发明的优点是:
本发明中所提供的一种阵列基板采用厚铜技术以及PFA(Polymer Film onArray,阵列基板侧有机膜)工艺,利用平坦层低寄生电容的特性,提高面板的开口率。并且所述平坦层具有高流平性,大板平坦度高,有利于提升显示面板的对比度。
本发明中还提供了一种阵列基板的制备方法,其将掩膜板上对应所述第一过孔,即对应浅孔的第一透光区的面积按照过曝规格设计,从而改善现有技术中深孔和浅孔在曝光蚀刻后直径大小不一致的问题。并且由于本发明中的阵列基板减少了一层钝化层,促使本制备方法中制节省了一道沉积制程,节省了产能,提高了工作效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中阵列基板的层状示意图;
图2为本发明实施例中阵列基板的制备方法的流程示意图;
图3为本发明实施例中提供薄膜晶体管结构层步骤中的流程示意图。
图中部件表示如下:
阵列基板1000;
薄膜晶体管结构层100;金属走线110;
第一栅极层111;第二栅极层112;
第一绝缘层120;第二绝缘层130;
平坦层140;
第一过孔200;第二过孔300;
导电层400。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例,证明本发明可以实施,所述发明实施例可以向本领域中的技术人员完整介绍本发明,使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现,本发明的保护范围并非仅限于文中提到的实施例。
在附图中,结构相同的部件以相同数字标号表示,各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的,本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰,附图中有些地方适当夸大了部件的厚度。
此外,以下各发明实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定发明实施例。本发明中所提到的方向用语,例如,“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等,仅是参考附加图式的方向,因此,使用的方向用语是为了更好、更清楚地说明及理解本发明,而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
当某些部件被描述为“在”另一部件“上”时,所述部件可以直接置于所述另一部件上;也可以存在一中间部件,所述部件置于所述中间部件上,且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时,二者可以理解为直接“安装”或“连接”,或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。
本发明实施例中提供了一种阵列基板1000,如图1所示,所述阵列基板1000中包括薄膜晶体管结构层100、第一过孔200以及第二过孔300,其中所述第一过孔200和所述第二过孔300分别设于所述薄膜晶体管结构层100上。并且,所述第一过孔200的深度小于所述第二过孔300的深度,所述第一过孔200的直径和所述第二过孔300的直径相同,所述第一过孔200和所述第二过孔300的直径为5-12um。
所述薄膜晶体管结构层100中包括两层金属走线110,所述金属走线110分别为第一栅极层111和第二栅极层112,所述第二栅极层112位于所述第一栅极层111上方。所述第一栅极层111和所述第二栅极层112的材料均为导电性能佳的金属,例如铜。其中,所述第一过孔200从所述薄膜晶体管结构层100的表面延伸至所述第二栅极层112的表面上。所述第二过孔300从所述薄膜晶体管结构层100的表面延伸至所述第一栅极层111的表面上。
所述薄膜晶体管结构层100中还包括第一绝缘层120、第二绝缘层130以及平坦层140。
所述第一绝缘层120覆于所述第一栅极层111上,其位于所述第一栅极层111和所述第二栅极层112之间,所述第二栅极层112设于所述第一绝缘层120上。所述第一绝缘层120用于保护所述第一栅极层111,以及将所述第一栅极层111和所述第二栅极层112之间绝缘,防止发生短路现象。
所述第二绝缘层130覆于所述第二栅极层112和所述第一绝缘层120上。所述第二绝缘层130用于保护所述第二栅极层112,以及将所述第二栅极层112和导电层400之间绝缘,防止发生短路现象。
所述平坦层140覆于所述第二绝缘层130远离所述第二栅极层112和第一绝缘层120的一面上,所述平坦层140为阵列基板有机膜层(Polymer Film on Array,PFA),用以改变下层膜表面的平整性,防止电场互相干扰,从而可有效改善由于地形因素造成的液晶显示装置的显示Mura,降低寄生电容,减少由电负载(RC loading)过大造成的闪烁等显示异常,提升显示装置的品质。所述平坦层140的主要材料为有机物。
其中,所述第一过孔200贯穿所述平坦层140和所述第二绝缘层130并延伸至所述第二栅极层112的表面,所述第二过孔300贯穿所述平坦层140、所述第二绝缘层130和所述第一绝缘层120并延伸至所述第一栅极层111的表面。
所述阵列基板1000中还包括一导电层400,所述导电层400覆于所述平坦层140上,并且所述第一过孔200和所述第二过孔300均具有孔壁,所述导电层400还覆于所述第一过孔200和所述第二过孔300的孔壁上。所述导电层400通过所述第一过孔200与所述第二栅极层112连接,通过所述第二过孔300与所述第一栅极层111连接,所述第一栅极层111和所述第二栅极层112通过所述导电层400实现电连接。所述导电层400的材料为氧化铟锡(ITO)。
本发明实施例中,还提供一种阵列基板1000的制备方法,其制备流程如图2所示,阵列基板1000的制备方法包括以下步骤:
步骤S10)提供薄膜晶体管结构层100:所述薄膜晶体管结构层100中包括两条金属走线110,两条金属走线110分别为第一栅极层111和第二栅极层112,所述第二栅极层112设于所述第一栅极层111上。其中所述第一栅极层111和所述第二栅极层112的材料为导线性能佳的金属,例如铜。
步骤S20)在所述薄膜晶体管结构层100中形成第一过孔200和第二过孔300:通过一掩膜板将所述平坦层进行选择性紫外光照曝光,然后通过显影蚀刻将所述平坦层140图案化。然后将所述平坦层140作为蚀刻掩膜板继续进行蚀刻,形成第一过孔200和第二过孔300。并且所述第一过孔200的刻蚀深度小于所述第二过孔300的刻蚀深度,所述第一过孔200刻蚀至所述第二栅极层112的表面上,所述第二过孔300刻蚀至所述第一栅极层111的表面上。
其中,所述掩膜板上具有若干第一透光区、若干第二透光区以及围绕所述第一透光区和所述第二透光区的遮光区。所述第一透光区对应于所述第一过孔200,所述第二透光区对应于所述第二过孔300,所述第一透光区和所述第二透光区阵列排布于所述遮光区内。所述第一透光区和所述第二透光区均为圆形,并且所述第一透光区的面积小于所述第二透光区的面积。每一所述第一透光物的直径为2-10um,每一所述第二透光区的直径为5-12um。
在所述平坦层140上进行蚀刻时,所述平坦层140具有若干第一蚀刻区和若干第二蚀刻区,所述第一蚀刻区对应于所述第一透光区,所述第二是蚀刻区对应于所述第二透光区。所述第一蚀刻区的面积大于所述第一透光区的面积,并且等于所述第二蚀刻区的面积。所述第二蚀刻区的面积等于所述第二透光区的面积。由于所述第一透光区和所述第二透光区均为圆形,所以第一蚀刻区和所述第二蚀刻区也均为圆形。所示第一蚀刻区的直径和所述第二蚀刻区的直径均为5-12um。所述第一蚀刻区蚀刻完成后形成所述第一过孔200,所述第二蚀刻区蚀刻完成后形成所述第二过孔300。
由于第一过孔200的深度比第二过孔300的深度小,所以会导致在曝光后进行蚀刻时,第一过孔200的蚀刻面积大于其曝光时的面积,本发明实施例中将掩膜板上的第一透光区的面积设计为比第二透光区的面积小,从而促使后续蚀刻时的第一蚀刻区的面积和第二蚀刻区的面积一样大,使形成的第一过孔200与第二过孔300直径相同、大小相同。
步骤S30)在所述薄膜晶体管结构层100上形成导电层400:在所述薄膜晶体管结构层100上以及所述第一过孔200和所述第二过孔300的孔壁上沉积一导电层400,所述导电层400连通所述第一栅极层111和所述第二栅极层112。所述导电层的材料为氧化铟锡(ITO)。
具体的,所述提供薄膜晶体管结构层100步骤中还包括步骤S11-S15,其制备流程如图3所示。
步骤S11)提供所述第一栅极层111:采用厚铜技术制备一第一栅极层111。所述第一栅极层111的材料为导电金属,例如铜。
步骤S12)在所述第一栅极层111上形成第一绝缘层120:在所述第一栅极层111的表面上通过沉积法沉积一第一绝缘层120。其中,所述第一绝缘层120的材料为绝缘材料,例如硅氧化物、硅氮化物等。
步骤S13)在所述第一绝缘层120上形成所述第二栅极层112:在所述第一绝缘层120远离所述第一栅极层111的表面上通过沉积一金属层,所述金属层再通过曝光、显影和蚀刻进行图案化,形成所述第二栅极层112。所述第二栅极层112也采用厚铜技术制备,并且所述第二栅极层112的材料也为导电金属,例如铜。
步骤S14)在所述第二栅极层112和所述第一绝缘层120上形成第二绝缘层130:在所述第二栅极层112和所述第一绝缘层120的表面上沉积形成一第二绝缘层130,所述第二绝缘层130覆盖在所述第二栅极层112的表面上。其中,所述第二绝缘层130的材料为绝缘材料,例如硅氧化物、硅氮化物等。
步骤S15)在所述第二绝缘层130上形成平坦层140:在所述第二绝缘层130远离所述第二栅极层112和所述第一绝缘层120的表面上通过沉积法形成一平坦层140,所述平坦层140为阵列基板有机膜层(Polymer Film on Array,PFA),其主要材料为有机物。
本发明实施例中的一种阵列基板1000,其采用厚铜技术以及PFA(Polymer Filmon Array,阵列基板1000侧有机膜)工艺,利用平坦层140低寄生电容的特性,提高了面板的开口率。并且所述平坦层140具有高流平性,大板平坦度高,有利于提升显示面板的对比度。
本发明实施例中的一种阵列基板1000的制备方法,其将掩膜板上对应所述第一过孔200的第一透光区的面积按照过曝规格设计,从而改善现有技术中由于平坦层140流平性过高从而导致的第一过孔200和第二过孔300在曝光蚀刻后直径大小不一致的问题。并且由于本发明中的阵列基板1000减少了一层钝化层,促使本制备方法中制节省了一道沉积制程,节省了产能,提高了工作效率。
虽然在本文中参照了特定的实施方式来描述本发明,但是应该理解的是,这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是,可以对示例性的实施例进行许多修改,并且可以设计出其他的布置,只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是,可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是,结合单独实施例所描述的特征可以使用在其他所述实施例中。
Claims (10)
1.一种阵列基板,其特征在于,包括:
薄膜晶体管结构层,其中具有至少一金属走线;
第一过孔以及第二过孔,分别从所述薄膜晶体管结构层的表面延伸至其中一金属走线的表面;
其中,所述第一过孔的深度小于所述第二过孔的深度且所述第一过孔的直径等于所述第二过孔的直径。
2.如权利要求1所述的阵列基板,其特征在于,所述金属走线包括第一栅极层和第二栅极层,所述薄膜晶体管结构层还包括:
第一绝缘层,覆于所述第一栅极层上,所述第二栅极层设于所述第一绝缘层上;
第二绝缘层,覆于所述第一绝缘层和所述第二栅极层上;以及
平坦层,覆于所述第二绝缘层上;
其中,所述第一过孔从所述平坦层贯穿并延伸至所述第二栅极层的表面,所述第二过孔从所述平坦层贯穿并延伸至所述第一栅极层的表面。
3.如权利要求2所述的阵列基板,其特征在于,还包括:
导电层,覆于所述平坦层上,且通过所述第一过孔和所述第二过孔连接至所述第一栅极层和第二栅极层。
4.如权利要求3所述的阵列基板,其特征在于,所述第一过孔和所述第二过孔具有孔壁,在所述第一过孔和所述第二过孔中,所述导电层覆于所述第一过孔和所述第二过孔的孔壁上。
5.一种阵列基板的制备方法,其特征在于,包括:
提供薄膜晶体管结构层,其中具有至少一金属走线;
形成从所述薄膜晶体管结构层的表面延伸至其中一金属走线的表面的第一过孔和第二过孔;
其中,所述第一过孔的深度小于所述第二过孔的深度且所述第一过孔的直径等于所述第二过孔的直径。
6.如权利要求5所述的阵列基板的制备方法,其特征在于,
所述金属走线包括第一栅极层和第二栅极层;
所述提供薄膜晶体管结构层步骤中包括:
提供所述第一栅极层;
在所述第一栅极层的表面上形成第一绝缘层;
在所述第一绝缘层远离所述第一栅极层的表面上形成所述第二栅极层;
在所述第二栅极层和所述第一绝缘层上形成第二绝缘层;
在所述第二绝缘层远离所述第二栅极层和所述第一绝缘层的表面上形成平坦层。
7.如权利要求6所述的阵列基板的制备方法,其特征在于,
所述形成第一过孔和第二过孔步骤中包括:
使用掩膜板在所述平坦层上进行曝光并蚀刻,形成所述第一过孔以及第二过孔;
其中,所述第一过孔从所述平坦层贯穿并延伸至所述第二栅极层的表面,所述第二过孔从所述平坦层贯穿并延伸至所述第一栅极层的表面。
8.如权利要求7所述的阵列基板的制备方法,其特征在于,还包括:
在所述平坦层远离所述第二绝缘层的表面上、所述第一过孔的孔壁上和所述第二过孔的孔壁上形成导电层。
9.如权利要求7所述的阵列基板的制备方法,其特征在于,
所述掩膜板上具有若干第一透光区、若干第二透光区以及围绕所述第一透光区和所述第二透光区的遮光区;
所述第一透光区和所述第二透光区阵列排布于所述遮光区内。
所述第一透光区的面积小于所述第二透光区的面积。
10.如权利要求9所述的阵列基板的制备方法,其特征在于,
在所述平坦层上进行蚀刻时,其具有若干第一蚀刻区和若干第二蚀刻区,所述第一蚀刻区对应于所述第一透光区,所述第二是蚀刻区对应于所述第二透光区;
所述第一蚀刻区的面积大于所述第一透光区的面积并等于所述第二蚀刻区的面积;
所述第二蚀刻区的面积等于所述第二透光区的面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010160798.1A CN111261644B (zh) | 2020-03-10 | 2020-03-10 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010160798.1A CN111261644B (zh) | 2020-03-10 | 2020-03-10 | 阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111261644A true CN111261644A (zh) | 2020-06-09 |
CN111261644B CN111261644B (zh) | 2023-05-02 |
Family
ID=70944763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010160798.1A Active CN111261644B (zh) | 2020-03-10 | 2020-03-10 | 阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111261644B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359634A (zh) * | 2008-09-27 | 2009-02-04 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
CN105552027A (zh) * | 2016-02-14 | 2016-05-04 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
CN107703714A (zh) * | 2017-09-26 | 2018-02-16 | 武汉华星光电技术有限公司 | 一种显示器的基板的制造方法及光罩 |
CN108957884A (zh) * | 2018-07-23 | 2018-12-07 | 深圳市华星光电技术有限公司 | 阵列基板、液晶面板和阵列基板制作方法 |
CN109560087A (zh) * | 2018-12-14 | 2019-04-02 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
-
2020
- 2020-03-10 CN CN202010160798.1A patent/CN111261644B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359634A (zh) * | 2008-09-27 | 2009-02-04 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
CN105552027A (zh) * | 2016-02-14 | 2016-05-04 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
CN107703714A (zh) * | 2017-09-26 | 2018-02-16 | 武汉华星光电技术有限公司 | 一种显示器的基板的制造方法及光罩 |
CN108957884A (zh) * | 2018-07-23 | 2018-12-07 | 深圳市华星光电技术有限公司 | 阵列基板、液晶面板和阵列基板制作方法 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
CN109560087A (zh) * | 2018-12-14 | 2019-04-02 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111261644B (zh) | 2023-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714963B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
CN101644864B (zh) | 用于面内切换模式液晶显示设备的阵列基板及其制造方法 | |
US8570475B2 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
US8860898B2 (en) | Array substrate and liquid crystal display | |
US7488983B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
US7989814B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
US7317208B2 (en) | Semiconductor device with contact structure and manufacturing method thereof | |
US20070058097A1 (en) | Liquid crystal display device and method for manufacturing the same | |
US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
EP2991121B1 (en) | Array substrate, method for manufacturing array substrate and display device | |
CN108803161B (zh) | 显示面板、显示面板的制造方法以及显示装置 | |
US7990500B2 (en) | Liquid crystal display device | |
US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
CN107908054B (zh) | 显示装置、半透半反的阵列基板及其制造方法 | |
US8421096B2 (en) | Pixel structure and display panel | |
JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
CN111261644B (zh) | 阵列基板及其制备方法 | |
US20070216839A1 (en) | Transflective liquid crystal display device | |
US20050168667A1 (en) | Liquid crystal display and fabricating the same | |
KR20080086062A (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
CN217386080U (zh) | 阵列基板及显示面板 | |
KR101346958B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
CN115700922A (zh) | 阵列基板及其制备方法、显示面板 | |
KR100744401B1 (ko) | 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법 | |
CN114300483A (zh) | 阵列基板、阵列基板制造方法及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |