CN111261088A - 一种图像绘制方法、装置及显示装置 - Google Patents
一种图像绘制方法、装置及显示装置 Download PDFInfo
- Publication number
- CN111261088A CN111261088A CN202010117852.4A CN202010117852A CN111261088A CN 111261088 A CN111261088 A CN 111261088A CN 202010117852 A CN202010117852 A CN 202010117852A CN 111261088 A CN111261088 A CN 111261088A
- Authority
- CN
- China
- Prior art keywords
- gray scale
- histogram
- display sub
- image
- images
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000009877 rendering Methods 0.000 claims description 4
- 238000005192 partition Methods 0.000 description 37
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 11
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 11
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 7
- 101150046378 RAM1 gene Proteins 0.000 description 7
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004927 fusion Effects 0.000 description 4
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供了一种图像绘制方法、装置及显示装置，涉及显示技术领域。本发明通过将显示图像拆分成多个显示子图像，分别读取每个显示子图像中的各个像素的灰阶等级，并在第一存储模块中更新显示子图像中的各个灰阶等级的像素数量，读取各个灰阶等级的像素数量，以计算各个灰阶等级的像素总量，根据各个灰阶等级和各个灰阶等级的像素总量，绘制直方图。通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，以计算各个灰阶等级的像素总量，最后基于各个灰阶等级和各个灰阶等级的像素总量绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种图像绘制方法、装置及显示装置。
背景技术
随着显示技术的不断发展，显示装置被广泛地应用到各个领域，为了更好地分析显示装置中需要显示的显示图像的画面色彩分布情况，通常需要绘制显示图像对应的直方图。
目前，FPGA(Field-Programmable Gate Array，现场可编程门阵列)仅支持4K分辨率的显示图像对应的直方图绘制，而对于8K、10K等超高分辨率的显示图像，由于其数据量较大，FPGA无法绘制超高分辨率的显示图像对应的直方图。
发明内容
本发明提供一种图像绘制方法、装置及显示装置，以解决现有的FPGA无法绘制超高分辨率的显示图像对应的直方图的问题。
为了解决上述问题，本发明公开了一种图像绘制方法，包括：
将显示图像拆分成多个显示子图像；
分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量；
从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量；
根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量；
根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
可选的，所述根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量的步骤，包括：
将各个所述显示子图像中的灰阶等级相同的像素数量相加，得到各个灰阶等级的像素总量，并将所述各个灰阶等级的像素总量存入第二存储模块中。
可选的，所述根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图的步骤，包括：
从所述第二存储模块中读取所述各个灰阶等级的像素总量；
根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配；
根据尺寸匹配后的灰阶等级和像素总量，绘制所述直方图。
可选的，所述根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配的步骤，包括：
获取所述预设的直方图尺寸中，沿着所述第一方向分布的第一像素数量和沿着所述第二方向分布的第二像素数量；
根据所述第一像素数量与灰阶等级数量的比值，调整沿着所述第一方向分布的灰阶等级；
根据所述第二像素数量，计算得到第一灰阶位宽；
将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽；
丢弃所述各个灰阶等级的像素总量中，从低到高的位数等于所述第二灰阶位宽的像素总量。
可选的，在所述将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽的步骤之前，还包括：
从所述各个灰阶等级的像素总量中，获取最大像素总量；
根据所述最大像素总量，计算得到所述最大灰阶位宽。
可选的，在所述根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图的步骤之后，还包括：
按照第一预设方式，将所述多个显示子图像、所述直方图和SOC(System on Chip，片上系统)芯片发送的背景图存入第三存储模块中；
按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图，以使每一帧的所述多个显示子图像和每一帧的所述直方图匹配；
将所述多个显示子图像、所述直方图和所述背景图进行融合。
可选的，所述按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中的步骤，包括：
针对每一帧的所述多个显示子图像，确定所述多个显示子图像的存储地址为第一存储地址；
针对每一帧的所述直方图，确定所述直方图的存储地址为第二存储地址；
根据所述第一存储地址和所述第二存储地址，分别将每一帧的所述多个显示子图像和每一帧的所述直方图存入所述第三存储模块中；
其中，所述第一存储地址等于上一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和；所述第二存储地址等于上一帧直方图的存储地址与一帧直方图的空间占用量之和；所述背景图在上电时存入所述第三存储模块中。
可选的，所述按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图的步骤，包括：
针对每一帧的所述多个显示子图像，确定所述多个显示子图像的读取地址为第一读取地址；
针对每一帧的所述直方图，确定所述直方图的读取地址为第二读取地址；
根据所述第一读取地址和所述第二读取地址，分别从所述第三存储模块中读取每一帧的所述多个显示子图像和每一帧的所述直方图；
其中，所述第一读取地址等于上一帧的多个显示子图像的存储地址与两帧显示图像的空间占用量之和；所述第二读取地址等于上一帧直方图的存储地址；所述背景图与所述多个显示子图像或所述直方图同步读取。
为了解决上述问题，本发明还公开了一种图像绘制装置，包括：
图像拆分模块，被配置为将显示图像拆分成多个显示子图像；
像素数量更新模块，被配置为分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量；
像素数量读取模块，被配置为从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量；
像素总量计算模块，被配置为根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量；
直方图绘制模块，被配置为根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
可选的，所述像素总量计算模块，包括：
像素总量计算子模块，被配置为将各个所述显示子图像中的灰阶等级相同的像素数量相加，得到各个灰阶等级的像素总量，并将所述各个灰阶等级的像素总量存入第二存储模块中。
可选的，所述直方图绘制模块，包括：
像素总量读取子模块，被配置为从所述第二存储模块中读取所述各个灰阶等级的像素总量；
尺寸匹配子模块，被配置为根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配；
直方图绘制子模块，被配置为根据尺寸匹配后的灰阶等级和像素总量，绘制所述直方图。
可选的，所述尺寸匹配子模块，包括：
像素数量获取单元，被配置为获取所述预设的直方图尺寸中，沿着所述第一方向分布的第一像素数量和沿着所述第二方向分布的第二像素数量；
灰阶等级调整单元，被配置为根据所述第一像素数量与灰阶等级数量的比值，调整沿着所述第一方向分布的灰阶等级；
第一灰阶位宽计算单元，被配置为根据所述第二像素数量，计算得到第一灰阶位宽；
第二灰阶位宽计算单元，被配置为将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽；
像素总量丢弃单元，被配置为丢弃所述各个灰阶等级的像素总量中，从低到高的位数等于所述第二灰阶位宽的像素总量。
可选的，所述图像绘制装置，还包括：
最大像素总量获取单元，被配置为从所述各个灰阶等级的像素总量中，获取最大像素总量；
最大灰阶位宽计算单元，被配置为根据所述最大像素总量，计算得到所述最大灰阶位宽。
可选的，所述图像绘制装置，还包括：
图像存储模块，被配置为按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中；
图像读取模块，被配置为按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图，以使每一帧的所述多个显示子图像和每一帧的所述直方图匹配；
图像融合模块，被配置为将所述多个显示子图像、所述直方图和所述背景图进行融合。
可选的，所述图像存储模块，包括：
第一存储地址确定子模块，被配置为针对每一帧的所述多个显示子图像，确定所述多个显示子图像的存储地址为第一存储地址；
第二存储地址确定子模块，被配置为针对每一帧的所述直方图，确定所述直方图的存储地址为第二存储地址；
图像存储子模块，被配置为根据所述第一存储地址和所述第二存储地址，分别将每一帧的所述多个显示子图像和每一帧的所述直方图存入所述第三存储模块中；
其中，所述第一存储地址等于上一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和；所述第二存储地址等于上一帧直方图的存储地址与一帧直方图的空间占用量之和；所述背景图在上电时存入所述第三存储模块中。
可选的，所述图像读取模块，包括：
第一读取地址确定子模块，被配置为针对每一帧的所述多个显示子图像，确定所述多个显示子图像的读取地址为第一读取地址；
第二读取地址确定子模块，被配置为针对每一帧的所述直方图，确定所述直方图的读取地址为第二读取地址；
图像读取子模块，被配置为根据所述第一读取地址和所述第二读取地址，分别从所述第三存储模块中读取每一帧的所述多个显示子图像和每一帧的所述直方图；
其中，所述第一读取地址等于上一帧的多个显示子图像的存储地址与两帧显示图像的空间占用量之和；所述第二读取地址等于上一帧直方图的存储地址；所述背景图与所述多个显示子图像或所述直方图同步读取。
为了解决上述问题，本发明还公开了一种显示装置，包括上述的图像绘制装置。
与现有技术相比，本发明包括以下优点：
通过将显示图像拆分成多个显示子图像，分别读取每个显示子图像中的各个像素的灰阶等级，并根据灰阶等级在相应的第一存储模块中更新显示子图像中的各个灰阶等级的像素数量，从第一存储模块中读取显示子图像中的各个灰阶等级的像素数量，根据各个显示子图像中的各个灰阶等级的像素数量，计算得到各个灰阶等级的像素总量，根据各个灰阶等级和各个灰阶等级的像素总量，绘制直方图。通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，并计算得到各个灰阶等级的像素总量，最后基于各个灰阶等级和各个灰阶等级的像素总量，绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
附图说明
图1示出了本发明实施例的一种图像绘制方法的流程图；
图2示出了本发明实施例的一种图像绘制方法的具体流程图；
图3示出了本发明实施例的直方图的绘制过程示意图；
图4示出了本发明实施例的多个显示子图像、直方图和背景图的融合过程图；
图5示出了本发明实施例的多个显示子图像、直方图和背景图的帧间同步示意图；
图6示出了本发明实施例的多个显示子图像、直方图和背景图的操作流程图；
图7示出了本发明实施例的一种图像绘制装置的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
目前，FPGA与TCON(Timer Control Register，时序控制器)的连接接口的带宽，仅支持传输4K分辨率的显示图像，而超高分辨率的显示图像的数据量较大，目前的连接接口的带宽不够，使得像素数据的传输速率慢，进而导致FPGA无法正常的进行显示图像的传输，若要传输8K以上的超高分辨率的显示图像，则需要FPGA的时钟频率变为原来的好几倍，如8K分辨率的显示图像，一个时钟周期就需要传输16个像素数据，而目前的FPGA无法达到要求的时钟频率，因此，FPGA也就无法实现超高分辨率的显示图像对应的直方图的绘制。
因此，本发明实施例将超高分辨率的显示图像拆分成多个显示子图像，并将FPGA与TCON之间的连接接口设置为多个，每个连接接口传输一个显示子图像，保证一个时钟周期内可同时传输多个像素数据，使得FPGA可以正常的进行显示图像的完整传输，后续分区域统计各个显示子图像中的各个灰阶等级的像素数量，再将分区结果进行合并，以绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
实施例一
参照图1，示出了本发明实施例的一种图像绘制方法的流程图，具体可以包括如下步骤：
步骤101，将显示图像拆分成多个显示子图像。
在本发明实施例中，FPGA与外部的摄像机连接的接口为SDI(Serial DigitalInterface，串行数字接口)，FPGA与TCON连接的接口为VBO(V-By-One，一种面向图像信息传输的数字接口标准技术)接口，FPGA与TCON连接的VBO接口的数量为多个，如设置16个VBO接口，每个VBO接口传输一个显示子图像，因此，在一个时钟周期内可同时传输16个像素数据。
外部的摄像机通过SDI接口将显示图像发送至FPGA，FPGA沿着列方向，将显示图像拆分成多个显示子图像，每个显示子图像的像素数量相等，后续，在绘制显示图像的直方图时，需要根据拆分后的显示子图像进行绘制。
例如，显示图像为8K显示图像，其分辨率为7680*4320，即行方向上的像素数量为7680，列方向上的像素数量为4320，将显示图像拆分成16个显示子图像，则每个显示子图像的像素均为480*4320。
本发明实施例中的显示图像主要针对8K以上的超高分辨率的显示图像，当然，其他分辨率的显示图像也可适用，本发明实施例对此不做限制。
步骤102，分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量。
在本发明实施例中，由于FPGA本身的限制，FPGA无法在一个时钟周期内采样一个像素，一个像素需要4个时钟周期进行采集，因此，在将显示图像拆分成多个显示子图像之后，对每个显示子图像进行采样处理，即行方向上每4个像素采样一个像素，其他3个像素丢弃，列方向上采样所有像素。
在采样处理后，分别读取每个显示子图像中的各个像素的灰阶等级，灰阶等级可以分为256个等级，即0灰阶至255灰阶，灰阶等级也可以分为512个灰阶，即0灰阶至511灰阶。
第一存储模块的地址中，每个灰阶等级的初始像素数量为0。每读取一个像素的灰阶等级，将该灰阶等级作为第一存储模块中的地址，在第一存储模块的地址中更新该灰阶等级对应的像素数量，即在该灰阶等级原有的像素数量上加1，读取完各个像素的灰阶等级后，也就完成了在第一存储模块中对显示子图像中的各个灰阶等级的像素数量的更新，从而在第一存储模块中实现了对显示子图像中的各个灰阶等级的像素数量的统计，因此，第一存储模块中也就保存有显示子图像中的各个灰阶等级的像素数量。
需要说明的是，第一存储模块实际上为RAM(Random Access Memory，随机存取存储器)，RAM的宽度为32，用于存储各个灰阶等级的像素数量，深度为512，即9bit，用于存储灰阶等级，如0灰阶至511灰阶。具体的，一个显示子图像对应N个第一存储模块，即第一存储模块的数量是显示子图像的数量的N倍，N为大于0的正整数。多个第一存储模块是同时操作的，同时在各个第一存储模块中更新对应的显示子图像中的各个灰阶等级的像素数量，以加快各个灰阶等级的像素数量的统计。
其中，像素的灰阶等级包括Y(亮度)灰阶等级、R(红色)灰阶等级、G(绿色)灰阶等级和B(蓝色)灰阶等级，当然，像素的灰阶等级也可以包括其他灰阶等级，如仅包括R灰阶等级、G灰阶等级和B灰阶等级。N的具体数量取决于像素的灰阶等级包括的种类，当像素的灰阶等级包括Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级时，N为4；当像素的灰阶等级包括R灰阶等级、G灰阶等级和B灰阶等级时，N为3。当然，N还可以取1，将Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级的像素数量在同一个第一存储模块中更新。
例如，以N为1为例，显示图像拆分成16个显示子图像，则第一存储模块分别为RAM1、RAM2、RAM3至RAM16，RAM1用于更新第1个显示子图像中的各个灰阶等级的像素数量，RAM2用于更新第2个显示子图像中的各个灰阶等级的像素数量，以此类推，RAM16用于更新第16个显示子图像中的各个灰阶等级的像素数量，并且RAM1、RAM2、RAM3至RAM16同时更新显示子图像中的各个灰阶等级的像素数量；若针对第2个显示子图像，当读取的一个像素的灰阶等级为15时，以灰阶等级15作为RAM2中的地址，在RAM2中的地址15中更新灰阶等级15对应的像素数量，若RAM2的地址15中原有的像素数量为60，则将像素数量从60更新为61。
步骤103，从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量。
在本发明实施例中，在第一存储模块中对显示子图像中的各个灰阶等级的像素数量的统计之后，从第一存储模块中读取显示子图像中的各个灰阶等级的像素数量。
例如，第一存储模块分别为RAM1、RAM2、RAM3至RAM16，从RAM1RAM1中读取第1个显示子图像中的各个像素的灰阶等级，从RAM2中读取第2个显示子图像中的各个像素的灰阶等级，以此类推，从RAM16中读取第16个显示子图像中的各个像素的灰阶等级。
步骤104，根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量。
在本发明实施例中，根据拆分后的各个显示子图像中的各个灰阶等级的像素数量，计算得到各个灰阶等级的像素总量，即将各个显示子图像中的灰阶等级相同的像素数量分别进行整合，得到各个灰阶等级的像素总量。
例如，以灰阶等级15为例，RAM1中的灰阶等级15的像素数量为L1、RAM2中的灰阶等级15的像素数量为L2，以此类推，RAM16中的灰阶等级15的像素数量为L16，根据L1、L2至L16，计算灰阶等级15的像素总量。
步骤105，根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
在本发明实施例中，在计算得到各个灰阶等级的像素总量之后，根据各个灰阶等级和各个灰阶等级的像素总量，绘制直方图。
具体的，直方图的横坐标为各个灰阶等级，纵坐标为各个灰阶等级的像素总量。
在本发明实施例中，通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，并计算得到各个灰阶等级的像素总量，最后基于各个灰阶等级和各个灰阶等级的像素总量，绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
实施例二
参照图2，示出了本发明实施例的一种图像绘制方法的具体流程图，具体可以包括如下步骤：
步骤201，将显示图像拆分成多个显示子图像。
在本发明实施例中，外部的摄像机通过SDI接口将显示图像发送至FPGA，FPGA沿着列方向，将显示图像拆分成多个显示子图像，每个显示子图像的像素数量相等。
如图3所示，显示图像为8K显示图像，其分辨率为7680*4320，将显示图像拆分成16个显示子图像，则每个显示子图像的像素均为480*4320。
步骤202，分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量。
在本发明实施例中，在将显示图像拆分成多个显示子图像之后，对每个显示子图像进行采样处理，即行方向上每4个像素采样一个像素，其他3个像素丢弃，列方向上采样所有像素。
在采样处理后，分别读取每个显示子图像中的各个像素的灰阶等级，将该灰阶等级作为第一存储模块中的地址，在第一存储模块的地址中更新该灰阶等级对应的像素数量，如图3所示，在RAM1中更新第1个显示子图像中的各个灰阶等级的像素数量，在RAM2中更新第2个显示子图像中的各个灰阶等级的像素数量，以此类推，在RAM16中更新第16个显示子图像中的各个灰阶等级的像素数量，其中，像素的灰阶等级包括Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级。
步骤203，从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量。
在本发明实施例中，在一帧显示图像包括的多个显示子图像中的各个灰阶等级的像素数量，全部在第一存储模块中更新之后，即在第一存储模块中对显示子图像中的各个灰阶等级的像素数量统计之后，从第一存储模块中读取显示子图像中的各个灰阶等级的像素数量。
步骤204，将各个所述显示子图像中的灰阶等级相同的像素数量相加，得到各个灰阶等级的像素总量，并将所述各个灰阶等级的像素总量存入第二存储模块中。
在本发明实施例中，对各个显示子图像中的灰阶等级相同的像素数量进行求和，即将各个第一存储模块中相同地址的像素数量相加，得到各个灰阶等级的像素总量，然后将各个灰阶等级的像素总量存入第二存储模块中。
例如，以为灰阶等级15为例，RAM1中的灰阶等级15的像素数量为L1、RAM2中的灰阶等级15的像素数量为L2，以此类推，RAM16中的灰阶等级15的像素数量为L16，对L1、L2至L16进行求和，得到灰阶等级15的像素总量。
需要说明的是，第二存储模块实际上也为RAM，其宽度为32，用于存储各个灰阶等级的像素总量，深度为512，用于存储灰阶等级。具体的，第二存储模块的数量为N个，N的具体数量取决于像素的灰阶等级包括的种类，当像素的灰阶等级包括Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级时，N为4，当像素的灰阶等级包括R灰阶等级、G灰阶等级和B灰阶等级时，N为3。当然，N还可以取1，将Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级的像素总量存储在同一个第二存储模块中。
如图3所示，第二存储模块为RAM17，在对各个显示子图像中的灰阶等级相同的像素数量进行求和，得到各个灰阶等级的像素总量之后，将各个灰阶等级的像素总量存入第二存储模块RAM17中，其中，像素的灰阶等级包括Y灰阶等级、R灰阶等级、G灰阶等级和B灰阶等级。
步骤205，从所述第二存储模块中读取所述各个灰阶等级的像素总量。
在本发明实施例中，在将各个灰阶等级的像素总量存入第二存储模块之后，从第二存储模块中读取各个灰阶等级的像素总量。
步骤206，根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配。
在本发明实施例中，根据预设的直方图尺寸，即预先设置的直方图在显示图像中的显示尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配，从而动态调节直方图的坐标，使得直方图能够动态适应显示图像的大小。其中，第一方向为行方向，第二方向为列方向。
具体的，步骤205包括子步骤A11、子步骤A12、子步骤A13、子步骤A14和子步骤A15：
子步骤A11，获取所述预设的直方图尺寸中，沿着所述第一方向分布的第一像素数量和沿着所述第二方向分布的第二像素数量；
子步骤A12，根据所述第一像素数量与灰阶等级数量的比值，调整沿着所述第一方向分布的灰阶等级；
子步骤A13，根据所述第二像素数量，计算得到第一灰阶位宽；
子步骤A14，将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽；
子步骤A15，丢弃所述各个灰阶等级的像素总量中，从低到高的位数等于所述第二灰阶位宽的像素总量。
在本发明实施例中，获取预设的直方图尺寸中，沿着第一方向分布的第一像素数量和沿着第二方向分布的第二像素数量，第一方向为行方向，第二方向为列方向。
针对沿着第一方向分布的灰阶等级的尺寸匹配，计算第一像素数量和灰阶等级数量的比值，根据比值调整沿着第一方向分布的灰阶等级。具体的，是根据比值将沿着第一方向分布的每个灰阶等级变为原来的M个，M等于第一像素数量和灰阶等级数量的比值，并将灰阶等级按照从小到大的顺序分布。
针对沿着第二方向分布的像素总量的尺寸匹配，将第二像素数量转换成二进制数，将二进制的第二像素数量的具体位数，确定为第一灰阶位宽，获取各个灰阶等级的像素总量中的最大灰阶位宽，计算最大灰阶位宽与第一灰阶位宽的差值，得到第二灰阶位宽，最后，针对各个灰阶等级的像素总量，将低H位的像素总量丢弃，H等于第二灰阶位宽。
如图3所示，VTG用于产生预设的直方图时序，根据直方图时序确定预设的直方图尺寸，进而确定沿着第一方向分布的第一像素数量和沿着第二方向分布的第二像素数量，如沿着第一方向分布的第一像素数量为1536，沿着第二方向分布的第二像素数量为1024。
针对沿着第一方向分布的灰阶等级的尺寸匹配，若灰阶等级分为0灰阶至511灰阶，则灰阶等级数量为512，第一像素数量1536和灰阶等级数量512的比值为3，即M等于3，根据比值3将沿着第一方向分布的每个灰阶等级变为原来的3个，并将灰阶等级按照从小到大的顺序分布，即沿着第一方向分布的灰阶等级从左到右依次为灰阶等级0、灰阶等级0、灰阶等级0、灰阶等级1、灰阶等级1、灰阶等级1、灰阶等级2、灰阶等级2、灰阶等级2，一直到灰阶等级511、灰阶等级511和灰阶等级511。
针对沿着第二方向分布的像素总量的尺寸匹配，将第二像素数量1024转换成二进制数，即2的10次方，则第一灰阶位宽等于10，若最大灰阶位宽等于13，则第二灰阶位宽等于3，针对各个灰阶等级的像素总量，将最低的3位像素总量丢弃。具体的，是将各个灰阶等级的像素总量转换成二进制，丢掉二进制的像素总量中的最低3位的像素总量，例如，某一个灰阶等级的像素总量为512，其对应的二进制位1000000000，则丢掉最低3位变为1000000。
需要说明的是，是针对所有的灰阶等级的像素总量都丢弃其最低的H位，因此，后续再根据丢弃后的所有的灰阶等级的像素总量绘制直方图时，直方图的分布状态保持不变，且使得绘制的直方图可以动态调节坐标，以动态适应显示图像的大小。
在本发明一种可选的实施方式中，在子步骤A14之前，还包括子步骤A16和子步骤A17：
子步骤A16，从所述各个灰阶等级的像素总量中，获取最大像素总量；
子步骤A17，根据所述最大像素总量，计算得到所述最大灰阶位宽。
在本发明实施例中，在步骤204将各个灰阶等级的像素总量存入第二存储模块中的过程中，如图3所示，从各个灰阶等级的像素总量中，获取最大像素总量，即获取所有的灰阶等级的像素总量中的最大值，将最大像素总量转换成二进制，得到最大灰阶位宽。
步骤207，根据尺寸匹配后的灰阶等级和像素总量，绘制所述直方图。
在本发明实施例中，在根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配之后，根据尺寸匹配后的灰阶等级和像素总量，绘制直方图。
步骤208，按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中。
在本发明实施例中，如图4所示，在FPGA中设置有SDI接口模块，其通过SDI接口接收外部的摄像机发送的显示图像；然后，将显示图像拆分成多个显示子图像，在FPGA中还设置有直方图画图模块，用于根据多个显示子图像进行直方图的绘制，即执行步骤202至步骤207；在FPGA中还设置有LVDS(Low-Voltage Differential Signaling，低压差分信号)接口模块，其通过LVDS接口接收SOC芯片发送的背景图，背景图指的是直方图对应的背景坐标格。
在FPGA中设置有第一写入控制模块、第二写入控制模块和第三写入控制模块，按照第一预设方式，第一写入控制模块将多个显示子图像存入第三存储模块中，第二写入控制模块将直方图存入第三存储模块中，第三写入控制模块将SOC芯片发送的背景图存入第三存储模块中。
其中，第三存储模块实际上为DDR3(Double Date Rate SDRAM，双倍速率动态随机存储器)，DDR3通过MIG(Memory Interface Generator，存储器接口发生器)IP核与FPGA连接，具体的，MIG IP核的一端与DDR3的接口连接，另一端与FPGA中的AXI(AdvancedeXtensible Interface，高级可扩展接口)互联，基于MIG IP核，第一写入控制模块可将多个显示子图像存入DDR3中，第二写入控制模块可将直方图存入DDR3中，第三写入控制模块可将背景图存入DDR3中。
具体的，步骤208包括子步骤A21、子步骤A22和子步骤A23：
子步骤A21，针对每一帧的所述多个显示子图像，确定所述多个显示子图像的存储地址为第一存储地址；
子步骤A22，针对每一帧的所述直方图，确定所述直方图的存储地址为第二存储地址；
子步骤A23，根据所述第一存储地址和所述第二存储地址，分别将每一帧的所述多个显示子图像和每一帧的所述直方图存入所述第三存储模块中；
其中，所述第一存储地址等于上一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和；所述第二存储地址等于上一帧直方图的存储地址与一帧直方图的空间占用量之和；所述背景图在上电时存入所述第三存储模块中。
在本发明实施例中，在实际应用中，摄像机通过SDI接口发送给FPGA的是视频图像，其包括多帧显示图像，通常，在上一帧的多个显示子图像传输完成之后，才会对上一帧的多个显示子图像的直方图进行绘制，因此，第二写入控制模块存入每一帧直方图的时刻，会落后于第一写入控制模块存入对应的多个显示子图像的时刻一帧时间。
为了保证每一帧的多个显示子图像和每一帧直方图都可以帧间同步，即多个显示子图像和直方图相匹配，需要控制每一帧的多个显示子图像和每一帧直方图的存储地址和读取地址。
如图5所示，vsync信号表示垂直同步信号，当显示面板整个屏幕刷新完整之后，即一个垂直刷新周期完成，会有短暂的空白期，此时会产生vsync信号；wdma0表示第一写入控制模块，wdma1表示第二写入控制模块，wdma2表示第三写入控制模块。第三存储模块中有多个分区，即第一分区、第二分区和第三分区，第一分区包括三个存储空间，第二分区也包括三个存储空间，第三分区至少包括一个存储空间，第一分区内的一个存储空间用于存储一帧显示图像，第二分区内的一个存储空间用于存储一帧直方图，第三分区内的一个存储空间用于存储一个背景图。
首先，针对每一帧的多个显示子图像，确定多个显示子图像的存储地址为第一存储地址，wdma0地址(new)＝wdma0地址(old)+1，wdma0地址(new)表示当前这一帧的多个显示子图像的存储地址，wdma0地址(old)表示上一帧的多个显示子图像的存储地址，1表示一帧显示图像的空间占用量。
第一写入控制模块wdma0在第一个vsync信号开始时，初始化第一分区内的帧地址为0，即第一帧的多个显示子图像的第一存储地址为第三存储模块中的第一分区内的第一个存储空间0；在第二个vsync信号开始时，确定第二帧的多个显示子图像的第一存储地址为第一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和，即第二帧的多个显示子图像的第一存储地址为第三存储模块中的第一分区内的第二个存储空间1；在第三个vsync信号开始时，确定第三帧的多个显示子图像的第一存储地址为第二帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和，即第三帧的多个显示子图像的第一存储地址为第三存储模块中的第一分区内的第三个存储空间2；以此类推，由于第一分区内仅有三个存储空间，因此，第四帧的多个显示子图像的第一存储地址为第一分区内的第一个存储空间0(覆盖第一帧的多个显示子图像)，第五帧的多个显示子图像的第一存储地址为第一分区内的第二个存储空间1，第六帧的多个显示子图像的第一存储地址为第一分区内的第三个存储空间2。
接着，针对每一帧的直方图，确定直方图的存储地址为第二存储地址，wdma1地址(new)＝wdma1地址(old)+1，wdma1地址(new)表示当前这一帧的直方图的存储地址，wdma1地址(old)表示上一帧的直方图的存储地址，1表示一帧直方图的空间占用量。
第二写入控制模块wdma1在第二个vsync信号开始时，初始化第二分区内的帧地址为0，即第一帧的直方图的第二存储地址为第三存储模块中的第二分区内的第一个存储空间0；在第三个vsync信号开始时，确定第二帧的直方图的第二存储地址为第一帧的直方图的存储地址与一帧直方图的空间占用量之和，即第二帧的直方图的第二存储地址为第三存储模块中的第二分区内的第二个存储空间1；在第四个vsync信号开始时，确定第三帧的直方图的第二存储地址为第三存储模块中的第一分区内的第三个存储空间2；以此类推，由于第二分区内仅有三个存储空间，因此，第四帧的直方图的第二存储地址为第二分区内的第一个存储空间0，第五帧的直方图的第二存储地址为第二分区内的第二个存储空间1。
最后，根据确定的第一存储地址，第一写入控制模块将每一帧的多个显示子图像存入第三存储模块中的第一存储地址，根据确定的第二存储地址，第二写入控制模块将每一帧的直方图存入第三存储模块中的第二存储地址。
而对于第三写入控制模块，在上电时，将背景图存入第三存储模块中的相应位置，仅需存储一次即可，如图5所示，在第一个vsync信号开始时，第三写入控制模块wdma2将背景图存入第三存储模块中的第三分区内的任意一个存储空间0中。
步骤209，按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图，以使每一帧的所述多个显示子图像和每一帧的所述直方图匹配。
在本发明实施例中，如图4所示，在FPGA中还设置有第一读取控制模块、第二读取控制模块和第三读取控制模块，按照第二预设方式，第一读取控制模块从第三存储模块中读取多个显示子图像，第二读取控制模块从第三存储模块中读取直方图，第三读取控制模块从第三存储模块中读取背景图，使得读取后的每一帧的多个显示子图像和每一帧的直方图匹配。
相应的，也是基于MIG IP核，第一读取控制模块从DDR3中读取多个显示子图像，第二读取控制模块从DDR3中读取直方图，第三读取控制模块从DDR3中读取背景图。
具体的，步骤209包括子步骤A24、子步骤A25和子步骤A26：
子步骤A24，针对每一帧的所述多个显示子图像，确定所述多个显示子图像的读取地址为第一读取地址；
子步骤A25，针对每一帧的所述直方图，确定所述直方图的读取地址为第二读取地址；
子步骤A26，根据所述第一读取地址和所述第二读取地址，分别从所述第三存储模块中读取每一帧的所述多个显示子图像和每一帧的所述直方图；
其中，所述第一读取地址等于上一帧的多个显示子图像的存储地址与两帧显示图像的空间占用量之和；所述第二读取地址等于上一帧直方图的存储地址；所述背景图与所述多个显示子图像或所述直方图同步读取。
如图5所示，rdma0表示第一读取控制模块，rdma1表示第二读取控制模块，rdma2表示第三读取控制模块。
首先，针对每一帧多个显示子图像，确定多个显示子图像的读取地址为第一读取地址，rdma0地址(new)＝wdma0(old)+2，rdma0地址(new)表示当前这一帧的多个显示子图像的读取地址，wdma0(old)表示当前时刻前的上一帧的多个显示子图像的存储地址，2表示两帧显示图像的空间占用量。
第一读取控制模块rdma0在第三个vsync信号开始时，确定第一帧的多个显示子图像的第一读取地址，当前时刻对应传输的是第三帧的多个显示子图像，则第一帧的多个显示子图像的第一读取地址，等于第二帧(第三帧的上一帧)的多个显示子图像的存储地址与两帧显示图像的空间占用量之和，第二帧的多个显示子图像的存储地址为第一分区内的第二个存储空间1，由于第一分区内仅有三个存储空间，则确定第一帧的多个显示子图像的第一读取地址为第一分区内的第一个存储空间0；相应的，第二帧的多个显示子图像的第一读取地址为第一分区内的第二个存储空间1，第三帧的多个显示子图像的第一读取地址为第一分区内的第三个存储空间2，第四帧的多个显示子图像的第一读取地址为第一分区内的第一个存储空间0。
接着，针对每一帧的直方图，确定直方图的读取地址为第二读取地址，rdma1地址(new)＝wdma1(old)，rdma1地址(new)表示当前这一帧的直方图的读取地址，wdma1(old)表示当前时刻前的上一帧的直方图的存储地址。
第二读取控制模块rdma1在第三个vsync信号开始时，确定第一帧的直方图的第二读取地址，当前时刻传输的第二帧的直方图，则第一帧的直方图的第二读取地址，等于第一帧(第二帧的上一帧)的直方图的存储地址，第一帧的直方图的存储地址为第二分区内的第一个存储空间0，则确定第一帧的直方图的第二读取地址为第二分区内的第一个存储空间0；相应的，第二帧的直方图的第二读取地址为第二分区内的第二个存储空间1，第三帧的直方图的第二读取地址为第二分区内的第三个存储空间2，第四帧的直方图的第二读取地址为第二分区内的第一个存储空间0。
最后，根据确定的第一读取地址，第一读取控制模块从第三存储模块中的第一读取地址中读取每一帧的多个显示子图像，根据确定的第二读取地址，第二读取控制模块从第三存储模块中的第二读取地址中读取每一帧的直方图。
而对于第三读取控制模块，其跟随每一帧的多个显示子图像或每一帧的直方图，从第三存储模块中同步读取背景图。
步骤210，将所述多个显示子图像、所述直方图和所述背景图进行融合。
在本发明实施例中，在从第三存储模块中读取多个显示子图像、直方图和背景图之后，将多个显示子图像、直方图和背景图进行融合，得到融合后的图像。
如图4所示，在FPGA中还设置有图像融合模块，图像融合模块将多个显示子图像、直方图和背景图进行融合，得到融合后的图像，并将融合后的图像发送至FPGA中设置的VBO发送模块，VBO发送模块基于VBO接口将融合后的图像发送至TCON中。
在本发明实施例中，如图6所示，在FPGA上电初始化之后，根据拆分后的多个显示子图像绘制直方图，再将拆分后的多个显示子图像、绘制的直方图和背景图写入第三存储模块中，然后，从第三存储模块中读取多个显示子图像、直方图和背景图，以实现多个显示子图像和直方图的帧间同步，即保证每一帧的多个显示子图像与每一帧的直方图都是对应的，最后，将多个显示子图像、直方图和背景图进行叠加融合，将融合后的图像通过VBO接口发送至TCON中。
后续，TCON对融合后的图像进行处理，将处理后的图像发送至驱动芯片，通过驱动芯片在显示面板上显示处理后的图像。此时，显示面板显示的图像包括显示图像、背景图和直方图。
在本发明实施例中，通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，并计算得到各个灰阶等级的像素总量，根据预设的直方图尺寸，对灰阶等级和像素总量进行尺寸匹配，根据尺寸匹配后的灰阶等级和像素总量，绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图，并且可以使得绘制的直方图可以动态调节坐标，以动态适应显示图像的大小；此外，还可通过第三存储模块对多个显示子图像、直方图和背景图的存入与读取，使得多个显示子图像和直方图帧间同步，保证最终融合的多个显示子图像和直方图相互匹配。
实施例三
参照图7，示出了本发明实施例的一种图像绘制装置的结构框图。
该图像绘制装置700包括：
图像拆分模块701，被配置为将显示图像拆分成多个显示子图像；
像素数量更新模块702，被配置为分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量；
像素数量读取模块703，被配置为从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量；
像素总量计算模块704，被配置为根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量；
直方图绘制模块705，被配置为根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
可选的，所述像素总量计算模块704，包括：
像素总量计算子模块，被配置为将各个所述显示子图像中的灰阶等级相同的像素数量相加，得到各个灰阶等级的像素总量，并将所述各个灰阶等级的像素总量存入第二存储模块中。
可选的，所述直方图绘制模块705，包括：
像素总量读取子模块，被配置为从所述第二存储模块中读取所述各个灰阶等级的像素总量；
尺寸匹配子模块，被配置为根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配；
直方图绘制子模块，被配置为根据尺寸匹配后的灰阶等级和像素总量，绘制所述直方图。
可选的，所述尺寸匹配子模块，包括：
像素数量获取单元，被配置为获取所述预设的直方图尺寸中，沿着所述第一方向分布的第一像素数量和沿着所述第二方向分布的第二像素数量；
灰阶等级调整单元，被配置为根据所述第一像素数量与灰阶等级数量的比值，调整沿着所述第一方向分布的灰阶等级；
第一灰阶位宽计算单元，被配置为根据所述第二像素数量，计算得到第一灰阶位宽；
第二灰阶位宽计算单元，被配置为将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽；
像素总量丢弃单元，被配置为丢弃所述各个灰阶等级的像素总量中，从低到高的位数等于所述第二灰阶位宽的像素总量。
可选的，所述图像绘制装置700，还包括：
最大像素总量获取单元，被配置为从所述各个灰阶等级的像素总量中，获取最大像素总量；
最大灰阶位宽计算单元，被配置为根据所述最大像素总量，计算得到所述最大灰阶位宽。
可选的，所述图像绘制装置700，还包括：
图像存储模块，被配置为按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中；
图像读取模块，被配置为按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图，以使每一帧的所述多个显示子图像和每一帧的所述直方图匹配；
图像融合模块，被配置为将所述多个显示子图像、所述直方图和所述背景图进行融合。
可选的，所述图像存储模块，包括：
第一存储地址确定子模块，被配置为针对每一帧的所述多个显示子图像，确定所述多个显示子图像的存储地址为第一存储地址；
第二存储地址确定子模块，被配置为针对每一帧的所述直方图，确定所述直方图的存储地址为第二存储地址；
图像存储子模块，被配置为根据所述第一存储地址和所述第二存储地址，分别将每一帧的所述多个显示子图像和每一帧的所述直方图存入所述第三存储模块中；
其中，所述第一存储地址等于上一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和；所述第二存储地址等于上一帧直方图的存储地址与一帧直方图的空间占用量之和；所述背景图在上电时存入所述第三存储模块中。
可选的，所述图像读取模块，包括：
第一读取地址确定子模块，被配置为针对每一帧的所述多个显示子图像，确定所述多个显示子图像的读取地址为第一读取地址；
第二读取地址确定子模块，被配置为针对每一帧的所述直方图，确定所述直方图的读取地址为第二读取地址；
图像读取子模块，被配置为根据所述第一读取地址和所述第二读取地址，分别从所述第三存储模块中读取每一帧的所述多个显示子图像和每一帧的所述直方图；
其中，所述第一读取地址等于上一帧的多个显示子图像的存储地址与两帧显示图像的空间占用量之和；所述第二读取地址等于上一帧直方图的存储地址；所述背景图与所述多个显示子图像或所述直方图同步读取。
在本发明实施例中，通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，并计算得到各个灰阶等级的像素总量，最后基于各个灰阶等级和各个灰阶等级的像素总量，绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
实施例四
本发明实施例还提供了一种显示装置，包括上述的图像绘制装置，该图像绘制装置具体设置在FPGA中。
当然，该显示装置还包括SOC芯片、第一存储模块、第二存储模块、第三存储模块、时序控制器、驱动芯片和显示面板，该显示面板可以为OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，也可以为LCD(Liquid Crystal Display，液晶显示器)显示面板，当显示面板为LCD显示面板时，显示装置还包括背光模组。
在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
在本发明实施例中，通过将显示图像拆分成多个显示子图像，保证FPGA可以正常传输完整的显示图像，后续分别统计各个显示子图像中的各个灰阶等级的像素数量，并计算得到各个灰阶等级的像素总量，最后基于各个灰阶等级和各个灰阶等级的像素总量，绘制直方图，使得FPGA能够绘制超高分辨率的显示图像对应的直方图。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种图像绘制方法、装置及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种图像绘制方法，其特征在于，包括：
将显示图像拆分成多个显示子图像；
分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量；
从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量；
根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量；
根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
2.根据权利要求1所述的方法，其特征在于，所述根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量的步骤，包括：
将各个所述显示子图像中的灰阶等级相同的像素数量相加，得到各个灰阶等级的像素总量，并将所述各个灰阶等级的像素总量存入第二存储模块中。
3.根据权利要求2所述的方法，其特征在于，所述根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图的步骤，包括：
从所述第二存储模块中读取所述各个灰阶等级的像素总量；
根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配；
根据尺寸匹配后的灰阶等级和像素总量，绘制所述直方图。
4.根据权利要求3所述的方法，其特征在于，所述根据预设的直方图尺寸，对沿着第一方向分布的灰阶等级和沿着第二方向分布的像素总量进行尺寸匹配的步骤，包括：
获取所述预设的直方图尺寸中，沿着所述第一方向分布的第一像素数量和沿着所述第二方向分布的第二像素数量；
根据所述第一像素数量与灰阶等级数量的比值，调整沿着所述第一方向分布的灰阶等级；
根据所述第二像素数量，计算得到第一灰阶位宽；
将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽；
丢弃所述各个灰阶等级的像素总量中，从低到高的位数等于所述第二灰阶位宽的像素总量。
5.根据权利要求4所述的方法，其特征在于，在所述将最大灰阶位宽与所述第一灰阶位宽的差值，作为第二灰阶位宽的步骤之前，还包括：
从所述各个灰阶等级的像素总量中，获取最大像素总量；
根据所述最大像素总量，计算得到所述最大灰阶位宽。
6.根据权利要求1至5中任一项所述的方法，其特征在于，在所述根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图的步骤之后，还包括：
按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中；
按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图，以使每一帧的所述多个显示子图像和每一帧的所述直方图匹配；
将所述多个显示子图像、所述直方图和所述背景图进行融合。
7.根据权利要求6所述的方法，其特征在于，所述按照第一预设方式，将所述多个显示子图像、所述直方图和SOC芯片发送的背景图存入第三存储模块中的步骤，包括：
针对每一帧的所述多个显示子图像，确定所述多个显示子图像的存储地址为第一存储地址；
针对每一帧的所述直方图，确定所述直方图的存储地址为第二存储地址；
根据所述第一存储地址和所述第二存储地址，分别将每一帧的所述多个显示子图像和每一帧的所述直方图存入所述第三存储模块中；
其中，所述第一存储地址等于上一帧的多个显示子图像的存储地址与一帧显示图像的空间占用量之和；所述第二存储地址等于上一帧直方图的存储地址与一帧直方图的空间占用量之和；所述背景图在上电时存入所述第三存储模块中。
8.根据权利要求7所述的方法，其特征在于，所述按照第二预设方式，从所述第三存储模块中读取所述多个显示子图像、所述直方图和所述背景图的步骤，包括：
针对每一帧的所述多个显示子图像，确定所述多个显示子图像的读取地址为第一读取地址；
针对每一帧的所述直方图，确定所述直方图的读取地址为第二读取地址；
根据所述第一读取地址和所述第二读取地址，分别从所述第三存储模块中读取每一帧的所述多个显示子图像和每一帧的所述直方图；
其中，所述第一读取地址等于上一帧的多个显示子图像的存储地址与两帧显示图像的空间占用量之和；所述第二读取地址等于上一帧直方图的存储地址；所述背景图与所述多个显示子图像或所述直方图同步读取。
9.一种图像绘制装置，其特征在于，包括：
图像拆分模块，被配置为将显示图像拆分成多个显示子图像；
像素数量更新模块，被配置为分别读取每个所述显示子图像中的各个像素的灰阶等级，并根据所述灰阶等级，在相应的第一存储模块中更新所述显示子图像中的各个灰阶等级的像素数量；
像素数量读取模块，被配置为从所述第一存储模块中读取所述显示子图像中的各个灰阶等级的像素数量；
像素总量计算模块，被配置为根据各个所述显示子图像中的各个灰阶等级的像素数量，计算得到所述各个灰阶等级的像素总量；
直方图绘制模块，被配置为根据所述各个灰阶等级和所述各个灰阶等级的像素总量，绘制直方图。
10.一种显示装置，其特征在于，包括如权利要求9所述的图像绘制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010117852.4A CN111261088B (zh) | 2020-02-25 | 2020-02-25 | 一种图像绘制方法、装置及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010117852.4A CN111261088B (zh) | 2020-02-25 | 2020-02-25 | 一种图像绘制方法、装置及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111261088A true CN111261088A (zh) | 2020-06-09 |
| CN111261088B CN111261088B (zh) | 2023-12-12 |
Family
ID=70954603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010117852.4A Active CN111261088B (zh) | 2020-02-25 | 2020-02-25 | 一种图像绘制方法、装置及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111261088B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021190606A1 (zh) * | 2020-03-27 | 2021-09-30 | 京东方科技集团股份有限公司 | 图像绘制方法、显示装置及存储介质 |
| WO2023093136A1 (zh) * | 2021-11-23 | 2023-06-01 | 华为技术有限公司 | 画面显示的方法和显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101739672A (zh) * | 2009-12-02 | 2010-06-16 | 北京中星微电子有限公司 | 一种基于分区域插值的直方图均衡方法和装置 |
| US8704842B1 (en) * | 2013-07-17 | 2014-04-22 | Spinella Ip Holdings, Inc. | System and method for histogram computation using a graphics processing unit |
| CN104252700A (zh) * | 2014-09-18 | 2014-12-31 | 电子科技大学 | 一种红外图像的直方图均衡化方法 |
| CN104268845A (zh) * | 2014-10-31 | 2015-01-07 | 北京津同利华科技有限公司 | 极值温差短波红外图像的自适应双局部增强方法 |
| CN105009142A (zh) * | 2013-07-17 | 2015-10-28 | A2Z罗基克斯公司 | 使用图形处理单元的直方图计算的系统和方法 |
| CN106570833A (zh) * | 2016-10-31 | 2017-04-19 | 湖南国科微电子股份有限公司 | 视频图像自适应对比度增强方法和装置 |
| CN106713696A (zh) * | 2016-12-12 | 2017-05-24 | 北京小米移动软件有限公司 | 图像处理方法及装置 |
| CN107248136A (zh) * | 2017-05-12 | 2017-10-13 | 西安交通大学 | 一种基于fpga的图像直方图信息获取方法 |
| CN109215001A (zh) * | 2017-07-01 | 2019-01-15 | 南京理工大学 | 基于fpga的高温差自适应平台直方图均衡实现方法 |
| CN109801586A (zh) * | 2019-03-26 | 2019-05-24 | 京东方科技集团股份有限公司 | 显示控制器、显示控制方法及系统、显示装置 |
-
2020
- 2020-02-25 CN CN202010117852.4A patent/CN111261088B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101739672A (zh) * | 2009-12-02 | 2010-06-16 | 北京中星微电子有限公司 | 一种基于分区域插值的直方图均衡方法和装置 |
| US8704842B1 (en) * | 2013-07-17 | 2014-04-22 | Spinella Ip Holdings, Inc. | System and method for histogram computation using a graphics processing unit |
| CN105009142A (zh) * | 2013-07-17 | 2015-10-28 | A2Z罗基克斯公司 | 使用图形处理单元的直方图计算的系统和方法 |
| CN104252700A (zh) * | 2014-09-18 | 2014-12-31 | 电子科技大学 | 一种红外图像的直方图均衡化方法 |
| CN104268845A (zh) * | 2014-10-31 | 2015-01-07 | 北京津同利华科技有限公司 | 极值温差短波红外图像的自适应双局部增强方法 |
| CN106570833A (zh) * | 2016-10-31 | 2017-04-19 | 湖南国科微电子股份有限公司 | 视频图像自适应对比度增强方法和装置 |
| CN106713696A (zh) * | 2016-12-12 | 2017-05-24 | 北京小米移动软件有限公司 | 图像处理方法及装置 |
| CN107248136A (zh) * | 2017-05-12 | 2017-10-13 | 西安交通大学 | 一种基于fpga的图像直方图信息获取方法 |
| CN109215001A (zh) * | 2017-07-01 | 2019-01-15 | 南京理工大学 | 基于fpga的高温差自适应平台直方图均衡实现方法 |
| CN109801586A (zh) * | 2019-03-26 | 2019-05-24 | 京东方科技集团股份有限公司 | 显示控制器、显示控制方法及系统、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021190606A1 (zh) * | 2020-03-27 | 2021-09-30 | 京东方科技集团股份有限公司 | 图像绘制方法、显示装置及存储介质 |
| WO2023093136A1 (zh) * | 2021-11-23 | 2023-06-01 | 华为技术有限公司 | 画面显示的方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111261088B (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107665684B (zh) | 一种色彩Mura补偿方法 | |
| JP4279215B2 (ja) | 液晶表示装置の駆動方法及び駆動装置 | |
| CN104992657A (zh) | mura补偿模块和方法、显示装置和方法 | |
| WO2019041863A1 (zh) | 图像处理系统、图像显示方法及显示装置、存储介质 | |
| CN101727815B (zh) | 动态影像的局部插黑方法以及显示装置 | |
| US11495183B2 (en) | Method and device for controlling backlight brightness, and display device | |
| CN111261088B (zh) | 一种图像绘制方法、装置及显示装置 | |
| US20140043376A1 (en) | Method for inserting frames in a liquid crystal display apparatus and the liquid crystal display apparatus | |
| US20230296896A1 (en) | Image display method, image display device and readable storage medium | |
| US20140063032A1 (en) | Frame data shrinking method used in over-driving technology | |
| CN109151538B (zh) | 图像显示方法、装置、智能电视及可读存储介质 | |
| US20100007650A1 (en) | Display device | |
| EP3306462A1 (en) | Display device, and display signal input system and display signal input method thereof | |
| US11495163B2 (en) | Grayscale compensation method, grayscale compensation assembly, and liquid crystal display device | |
| CN101266760B (zh) | 在液晶显示器中整合反交错及过驱动以处理影像数据的方法及系统 | |
| CN110570793A (zh) | 一种适配不同类型显示屏的测试方法、装置及终端设备 | |
| CN111367602B (zh) | 一种图像融合方法、装置及显示装置 | |
| CN115205752A (zh) | 一种基于智能显示的液晶拼接lcd方法及系统 | |
| CN112486440B (zh) | 一种算法验证方法和算法验证系统 | |
| EP4152309A1 (en) | Data processing method and apparatus, and display apparatus | |
| CN103327269B (zh) | 采用滚动输出模式的高速雷达视频显示处理方法 | |
| US8081257B2 (en) | Method and system for processing image data in LCD by integrating de-interlace and overdrive operations | |
| CN116959382B (zh) | 一种背光分区模拟方法及其系统、存储介质 | |
| KR20090054842A (ko) | 액정표시장치의 응답시간 개선 장치 및 방법 | |
| KR102065515B1 (ko) | 유효 영상만을 출력하기 위한 증강현실기기용 디스플레이 장치 및 증강현실기기용 디스플레이 장치에서의 유효 영상만을 출력하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |