CN111211777A - 一种防止芯片时序违例的系统、方法及装置 - Google Patents

一种防止芯片时序违例的系统、方法及装置 Download PDF

Info

Publication number
CN111211777A
CN111211777A CN202010035400.1A CN202010035400A CN111211777A CN 111211777 A CN111211777 A CN 111211777A CN 202010035400 A CN202010035400 A CN 202010035400A CN 111211777 A CN111211777 A CN 111211777A
Authority
CN
China
Prior art keywords
voltage
input
output
module
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010035400.1A
Other languages
English (en)
Other versions
CN111211777B (zh
Inventor
粟涛
张志文
陈弟虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN202010035400.1A priority Critical patent/CN111211777B/zh
Publication of CN111211777A publication Critical patent/CN111211777A/zh
Application granted granted Critical
Publication of CN111211777B publication Critical patent/CN111211777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种防止芯片时序违例的系统、方法及装置，该系统包括：鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块。该方法包括：检测模块判断干扰信号，得到判断结果；压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。该装置包括存储器以及用于执行上述防止芯片时序违例方法的处理器。通过使用本发明，可在有干扰的情况下保证芯片时序正常。本发明作为一种防止芯片时序违例的系统、方法及装置，可广泛应用于芯片时序领域。

Description

一种防止芯片时序违例的系统、方法及装置
技术领域
本发明涉及芯片时序领域，尤其涉及一种防止芯片时序违例的系统、方法及装置。
背景技术
数字集成电路采用同步时序电路作为基本结构，数据流在时钟沿到来时被读入触发器，经过数据路径运算之后，在下一个时钟沿到来时，将结果读入到下一级触发器的输出端，为了维持集成电路正常有序运转(避免时序违例)，目前较多的是采用在编写RTL代码时，考虑硬件资源的结构，选择延时较小的编写方式，或采用流水线拆分长数据路径延时模块，但都是局限于针对集成电路无外加干扰、无复杂电磁环境下所作的时序避错，而在实际场景中，集成电路芯片一般都处于一个电磁复杂环境，甚至可能遭受有意的电磁攻击，当干扰波幅度足够大时会导致电路失效，较为常见的电路失效就是产生时序违例，目前采用的方法不能在有干扰情况下的保证时序正常。
发明内容
为了解决上述技术问题，本发明的目的是提供一种防止时序违例的系统、方法及装置，可在有干扰的情况下保证时序正常。
本发明所采用的第一技术方案是：一种防止芯片时序违例的系统，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。
进一步，所述检测模块包括模数转换ADC、存储器、数模转换DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。
进一步，还包括第二双路选择器，所述第二双路选择器的输出端与压控振荡器的第二输入端连接，所述第二双路选择器的第一输入端与电压比较器的输出端第二端口连接，所述第二双路选择器的第二输入端接地。
进一步，所述环路滤波器模块包括电阻、第一电容和第二电容，所述电阻的第一端点与第一电容的第一端点连接，所述电阻的第二端点与第二电容的第一端点连接，所述第一电容的第二端点与第二电容的第二端点连接。
进一步，所述电荷泵模块采用多个MOS管组成。
本发明所采用的第二技术方案是：一种防止芯片时序违例的方法，包括以下步骤：
检测模块判断干扰信号，得到判断结果；
压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；
根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。
进一步，所述判断结果包括有干扰信号和无干扰信号，所述根据判断结果控制双路选择器的选通信号具体为：
判断结果为无干扰信号，双路选择器选通“0”输入，受控电压为VCont1＝VConto；
判断结果为有干扰信号，双路选择器选通“1”输入，受控电压为VCont1＝VConto+Arfsin(2πfrft)。
进一步，判断结果为无干扰信号，所述根据判断结果控制双路选择器的选通信号还包括将VConto转换成数字量存储后经数模转换输出模拟量VConto，所述VConto为未收到干扰的滤波器输出电压。
进一步，所述检测模块判断干扰信号，得到判断结果这一步骤之后还包括：
检测到逻辑电路和压控震荡器为不同电源供电，启动第二双路选择器。
本发明所采用的第三技术方案是：一种防止时序违例的装置，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如上所述所述一种防止芯片时序违例的方法。
本发明系统、方法及装置的有益效果是：本发明通过检测模块判断是否有外加干扰，控制选通信号以改变压控振荡器的受控电压，从而产生一个较少的震荡频率，使得时钟周期加大，避免时序违例的发生。
附图说明
图1是本发明一种防止芯片时序违例的系统结构框图；
图2是本发明鉴频器的具体实施例图；
图3是本发明电荷泵和环路滤波器的具体实施例图；
图4是本发明压控振荡器的具体实施例图；
图5是本发明加干扰电压与震荡频率的关系图；
图6是本发明一种防止芯片时序违例的方法步骤图；
图7是本发明一种防止芯片时序违例的系统一具体实施例图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
数字芯片受到电源干扰时，各门的门延时会增加，从而导致整个数据路径的总体延时增加，会产生时序违例(建立时间裕量不够，即公式：tcq+tdp＜tclk-tsetup不满足)，本发明提出的纠错理念是：一旦检测到电源干扰，就降低时钟频率(即增大tclk，从而不等式又得到满足)，纠正时序违例。
如图1所示，本发明提供了一种防止芯片时序违例的系统，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。
具体地，所述鉴频器模块采用D触发器鉴频器，包括两路输入，参考信号和压控振荡器的反馈信号，具体结构图可参照图2，所述压控振荡器可采用MOS电阻型环形振荡器，具体可参照图3；避免时序违例即需要生成较小的时钟频率，通过本系统，改变压控振荡器的受控电压，使其产生一个更小的震荡频率，具体加干扰电压与震荡频率的关系如图5，。
进一步作为本系统的优选实施例，所述检测模块包括模数转换ADC、存储器、数模转换 DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换 DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换 DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。
具体地，所述存储器用于存储在未干扰的状态下的环路滤波器的输出，电压比较器用于比较环路滤波器的输出和存储在存储器上的电压，根据比较结果控制双路选择器的选通信号，进而控制压控振荡器的受控电压，控制最终输出的时钟频率，进而纠正时序违例。
进一步作为本系统的优选实施例，还包括第二双路选择器，所述第二双路选择器的输出端与压控振荡器的第二输入端连接，所述第二双路选择器的第一输入端与电压比较器的输出端第二端口连接，所述第二双路选择器的第二输入端接地。
具体地，增加第二双路选择器，可以用于逻辑电路和压控振荡器不同电源供电的情况，第二双路选择器第三输入端接输入电压，该输入由两部分电压相加而得，第一部分为-V0，其中V0为无干扰情况下的直流供电电压，第二部分为VDD＝V0+Arfsin(2πfrft)，是干扰情况下电源线上的电压，是直流偏置基础上的受扰表示。
进一步作为本系统优选实施例，所述环路滤波器模块包括电阻、第一电容和第二电容，所述电阻的第一端点与第一电容的第一端点连接，所述电阻的第二端点与第二电容的第一端点连接，所述第一电容的第二端点与第二电容的第二端点连接。
进一步作为本系统优选实施例，所述电荷泵模块采用多个MOS管组成。
具体地，环路滤波器模块与电荷泵模块的具体连接参照图4，电荷泵模块具体参照图4，。
本系统的基本工作原理如下：
鉴频器模块用于接收参考信号和压控振荡器的反馈信号，经过电荷泵模块输出到环路滤波器模块，利用检测是否有外加干扰，在未干扰的状态(例如开始工作时)，模数转换ADC 将Vcont0转换成数字量存储，然后又经数模转换DAC输出模拟量Vcont0(稳定输出)，然后关闭转化使能。当受到干扰时，压控振荡器频率降低，锁相环环路会自行调整环路滤波器的输出Vcont_ins，所以此时的Vcont_ins显然要大于Vconto，造成电压比较器输出为正，双向选择器选择“1”路输入(即原来存储的Vcont0)。由于压控振荡器与逻辑电路同电源供电，也存在干扰，所以其受控电压为Vcont1＝Vcont0+Arfsin(2πfrft)，输出的时钟频率较少，可以纠正时序违例。
本系统的另一具体实施例如下：
删除模数转换ADC、存储器和数模转换DAC，增加镜像的锁相环结构，即增加第二鉴频器、第二电荷泵、第二环路滤波器和第二压控振荡器，所述第一鉴频器的输出端通过第二电荷泵与第二环路滤波器的输入端连接，所述第二环路滤波器的第一输出端与第二压控振荡器的输入端连接，所述第二压控振荡器的输出端与第二鉴频器的输入端连接，所述第二环路滤波器的第二输出端接第一双路选择器的第二输出端，即将模数转换ADC、存储器和数模转换DAC结构保存一个未受干扰时的控制电压Vcont0以镜像锁相环结构代替，减少成本。具体参照图7。
如图2所示，一种防止芯片时序违例的方法，包括：
检测模块判断干扰信号，得到判断结果；
压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；
根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。
进一步作为本方法的优选实施例，所述判断结果包括有干扰信号和无干扰信号，所述根据判断结果控制双路选择器的选通信号具体为：
判断结果为无干扰信号，双路选择器选通“0”输入，受控电压为VCont1＝VConto；
判断结果为有干扰信号，双路选择器选通“1”输入，受控电压为VCont1＝VConto+Arfsin(2πfrft)。
所述VCont1为受控电压，所述VConto为未受到干扰的滤波器输出电压，所述Arf为所受干扰的幅值，所述frf为所受干扰的频率，所述t为时间变量，所述Arfsin(2πfrft)表示为受到正弦干扰。
进一步作为本方法的优选实施例，判断结果为无干扰信号，所述根据判断结果控制双路选择器的选通信号还包括将VConto转换成数字量存储后经数模转换输出模拟量VConto，所述 VConto为未收到干扰的滤波器输出电压。
进一步作为本方法的优选实施例，所述检测模块判断干扰信号，得到判断结果这一步骤之后还包括：
检测到逻辑电路和压控震荡器为不同电源供电，启动第二双路选择器。
具体地，所述普遍由各种门电路搭建而成，第二双路选择器用于获得输入电压，该输入由两部分电压相加而得，第一部分为无干扰情况下的直流供电电压，第二部分为干扰情况下电源线上的电压。
本发明的具体实施例如下：
检测模块判断是否有干扰，第一双路选择器和第二双路选择器工作，正常无干扰情况下，检测引线未监测到干扰，置“0”，控制两个双路选择器选通相应信号，环路滤波器输出稳定的控制电压Vcont0，控制压控振荡器产生稳定的时钟频率fout0，供给电路正常工作。而在电源干扰情况下，检测引线检测到干扰，置“1”，对第二双路选择器，选通“1”输入，该输入有由两部分电压相加而得，第一部分为-V0，其中V0为无干扰情况下的直流供电电压，第二部分为VDD＝V0+Arfsin(2πfrft)，是干扰情况下电源线上的电压，是直流偏置基础上的受扰表示。经加法器得到的是纯受扰电压信息Arfsin(2πfrft)；对双路选择器，选通“1”输入，该输入是 Veont0，表示的是未受到干扰情况下的滤波器输出电压(是在未干扰情况下存储得到的，具体的实施后面会提到)，由该电压控制压控振荡器输出的频率是fout0。然后Vcont0与Arfsin(2πfrft)相加，得到控振荡器的受控电压为Vcont1＝Vcont0+Arfsin(2πfrft)，产生一个比fout0更小的振荡频率 fout1，最后将震荡频率反馈给鉴频器，更小的时钟频率等于加大了时钟周期，避免了时序违例的产生，所述fout0表示为未受干扰时锁相环的输出频率，所述fout1表示为受干扰时，经本发明结构调整后，锁相环给出的频率。
上述系统实施例中的内容均适用于本方法实施例中，本方法实施例所具体实现的功能与上述系统实施例相同，并且达到的有益效果与上述系统实施例所达到的有益效果也相同。
一种防止芯片时序违例的装置：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如上所述一种防止芯片时序违例的方法。
上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种防止芯片时序违例的系统，其特征在于，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。
2.根据权利要求1所述一种防止芯片时序违例的系统，其特征在于：所述检测模块包括模数转换ADC、存储器、数模转换DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。
3.根据权利要求2所述一种防止芯片时序违例的系统，其特征在于：还包括第二双路选择器，所述第二双路选择器的输出端与压控振荡器的第二输入端连接，所述第二双路选择器的第一输入端与电压比较器的输出端第二端口连接，所述第二双路选择器的第二输入端接地。
4.根据权利要求3所述一种防止芯片时序违例的系统，其特征在于：所述环路滤波器模块包括电阻、第一电容和第二电容，所述电阻的第一端点与第一电容的第一端点连接，所述电阻的第二端点与第二电容的第一端点连接，所述第一电容的第二端点与第二电容的第二端点连接。
5.根据权利要求4所述一种防止芯片时序违例的系统，其特征在于：所述电荷泵模块采用多个MOS管组成。
6.一种防止芯片时序违例的方法，其特征在于，包括：
检测模块判断干扰信号，得到判断结果；
压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；
根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。
7.根据权利要求6所述一种防止芯片时序违例的方法，其特征在于，包括：所述判断结果包括有干扰信号和无干扰信号，所述根据判断结果控制双路选择器的选通信号具体为：
判断结果为无干扰信号，双路选择器选通“0”输入，受控电压为VCont1＝VConto；
判断结果为有干扰信号，双路选择器选通“1”输入，受控电压为VCont1＝VConto+Arfsin(2πfrft)；
所述VCont1为受控电压，所述VConto为未受到干扰的滤波器输出电压，所述Arf为所受干扰的幅值，所述frf为所受干扰的频率，所述t为时间变量，所述Arfsin(2πfrft)表示为受到正弦干扰。
8.根据权利要求6所述一种防止芯片时序违例的方法，其特征在于：判断结果为无干扰信号，所述根据判断结果控制双路选择器的选通信号还包括将VConto转换成数字量存储后经数模转换输出模拟量VConto，所述VConto为未收到干扰的滤波器输出电压。
9.根据权利要求6所述一种防止芯片时序违例的方法，其特征在于，所述检测模块判断干扰信号，得到判断结果这一步骤之后还包括：
检测到逻辑电路和压控震荡器为不同电源供电，启动第二双路选择器。
10.一种防止芯片时序违例的装置，其特征在于：还包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求6-9任一项所述一种防止芯片时序违例的方法。
CN202010035400.1A 2020-01-14 2020-01-14 一种防止芯片时序违例的系统、方法及装置 Active CN111211777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010035400.1A CN111211777B (zh) 2020-01-14 2020-01-14 一种防止芯片时序违例的系统、方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010035400.1A CN111211777B (zh) 2020-01-14 2020-01-14 一种防止芯片时序违例的系统、方法及装置

Publications (2)

Publication Number Publication Date
CN111211777A true CN111211777A (zh) 2020-05-29
CN111211777B CN111211777B (zh) 2021-12-07

Family

ID=70789612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010035400.1A Active CN111211777B (zh) 2020-01-14 2020-01-14 一种防止芯片时序违例的系统、方法及装置

Country Status (1)

Country Link
CN (1) CN111211777B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111856080A (zh) * 2020-07-27 2020-10-30 广州中源仪器技术有限公司 压电传感探针及其制作方法
CN113343622A (zh) * 2021-06-23 2021-09-03 海光信息技术股份有限公司 一种电路优化方法、装置、电子设备和可读存储介质
CN113702851A (zh) * 2021-08-30 2021-11-26 傲普(上海)新能源有限公司 电池电压采样时序自动控制系统
CN115395889A (zh) * 2022-09-05 2022-11-25 北京中科睿信科技有限公司 一种环路预置电压校准优化跳频时间系统和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440123A (zh) * 2002-02-18 2003-09-03 松下电器产业株式会社 多相时钟传送电路及多相时钟传送方法
CN103095289A (zh) * 2011-11-08 2013-05-08 澜起科技（上海）有限公司 一种信号延迟控制电路
CN108183708A (zh) * 2018-01-17 2018-06-19 上海艾为电子技术股份有限公司 相位锁定检测方法及其电路、锁相环
US20180191335A1 (en) * 2016-05-16 2018-07-05 Southeast University A PVTM-based Wide Voltage Range Clock Stretching Circuit
CN110514981A (zh) * 2018-05-22 2019-11-29 龙芯中科技术有限公司 集成电路的时钟控制方法、装置及集成电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440123A (zh) * 2002-02-18 2003-09-03 松下电器产业株式会社 多相时钟传送电路及多相时钟传送方法
CN103095289A (zh) * 2011-11-08 2013-05-08 澜起科技（上海）有限公司 一种信号延迟控制电路
US20180191335A1 (en) * 2016-05-16 2018-07-05 Southeast University A PVTM-based Wide Voltage Range Clock Stretching Circuit
CN108183708A (zh) * 2018-01-17 2018-06-19 上海艾为电子技术股份有限公司 相位锁定检测方法及其电路、锁相环
CN110514981A (zh) * 2018-05-22 2019-11-29 龙芯中科技术有限公司 集成电路的时钟控制方法、装置及集成电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111856080A (zh) * 2020-07-27 2020-10-30 广州中源仪器技术有限公司 压电传感探针及其制作方法
CN113343622A (zh) * 2021-06-23 2021-09-03 海光信息技术股份有限公司 一种电路优化方法、装置、电子设备和可读存储介质
CN113702851A (zh) * 2021-08-30 2021-11-26 傲普(上海)新能源有限公司 电池电压采样时序自动控制系统
CN113702851B (zh) * 2021-08-30 2023-09-26 傲普(上海)新能源有限公司 电池电压采样时序自动控制系统
CN115395889A (zh) * 2022-09-05 2022-11-25 北京中科睿信科技有限公司 一种环路预置电压校准优化跳频时间系统和方法

Also Published As

Publication number Publication date
CN111211777B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN111211777B (zh) 一种防止芯片时序违例的系统、方法及装置
US7817767B2 (en) Processor-controlled clock-data recovery
US8829960B2 (en) Delay locked loop circuit and method of driving the same
US6647502B1 (en) Method and apparatus for providing power based on the amount of data stored in buffers
US7109760B1 (en) Delay-locked loop (DLL) integrated circuits that support efficient phase locking of clock signals having non-unity duty cycles
US5926047A (en) Synchronous clock generator including a delay-locked loop signal loss detector
US7602223B2 (en) Delay-locked loop circuit and method of generating multiplied clock therefrom
US6157690A (en) Digital PLL circuit
US7605623B2 (en) Semiconductor memory apparatus with a delay locked loop circuit
CN100581095C (zh) 时钟恢复电路以及通讯装置
US7525355B2 (en) Digital delay locked loop
US7710171B2 (en) Delayed locked loop circuit
US6646484B2 (en) PLL circuit including a control logic circuit for adjusting the delay times of the clocks so that the phase error of the clocks is reduced
US6157218A (en) Phase-frequency detection with no dead zone
US6911850B2 (en) Semiconductor integrated circuit
US9397671B2 (en) Delay locked loop and semiconductor apparatus
US6639958B1 (en) Circuit configuration for the interference-free initialization of delay locked loop circuits with fast lock
CN106301357A (zh) 一种全数字锁相环
US4819251A (en) High speed non-return-to-zero digital clock recovery apparatus
KR100894486B1 (ko) 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법
US7301379B1 (en) Systems and method for a delay locked loop with false-lock detection
US20080252340A1 (en) Delay locked loop (dll) circuits having an expanded operation range and methods of operating the same
CN101819254B (zh) 集成电路中的错误检测
US7107475B1 (en) Digital delay locked loop with extended phase capture range
US6809601B2 (en) Phase detector for a delay locked loop and delay locked loop with the phase detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant