CN111209246A - 一种基于多芯片封装技术的微型可编程片上计算机 - Google Patents

Abstract

一种基于多芯片封装技术的微型可编程片上计算机，包括核心处理器、SRAM、SDRAM、FLASH、FPGA、多层有机基板和塑封体。FLASH内存储事先编写好或调试好的程序，在系统上电后，由自主引导程序读入到SRAM或SDRAM中；核心处理器进行计算和处理，并通过接口与外部通信；FPGA实现定制化或特殊的需求；核心处理器、SRAM、SDRAM、FLASH和FPGA都是集成电路裸芯，集成电路裸芯与多层有机基板通过引线键合方式或倒装焊方式连接，各个集成电路裸芯根据功能设计互连关系，互连关系在多层有机基板上通过布线实现，最后用塑封体灌封。本发明将原有单板级嵌入式计算机缩减至一个传统芯片的大小实现，大大减小了体积和重量，降低了功耗，提高了集成度和通用性。

Description

一种基于多芯片封装技术的微型可编程片上计算机

技术领域

本发明涉及一种微型片上计算机，特别是一种基于多芯片封装技术的微型可编程片上计算机，可应用到手持设备、工业现场设备、弹箭星船等武器装备、无人机等设备中作为核心处理单元使用。

背景技术

手持设备、工业现场设备、弹箭星船等武器装备、无人机等应用场景通常要求嵌入式计算机小型化，但目前的嵌入式计算机，多数都是用单板(PCB板)或小型系统实现的，系统内的处理器、SRAM等都是选用独立的芯片，再在板上进行互连设计，因为有各个芯片封装体积的限制，整体计算机板的体积、重量、功耗都较大，且不够通用化。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种基于多芯片封装技术的微型可编程片上计算机，将原有单板级嵌入式计算机缩减至一个传统芯片的大小实现，大大减小了体积和重量，降低了功耗，提高了集成度和通用性。

本发明的技术解决方案是：

一种基于多芯片封装技术的微型可编程片上计算机，包括核心处理器、SRAM、SDRAM、FLASH、FPGA、多层有机基板和塑封体；

FLASH内存储事先编写好或调试好的程序，在系统上电后，由自主引导程序将FLASH里的程序读入到SRAM或SDRAM中；核心处理器对SRAM或SDRAM中的程序进行计算和处理，并通过接口与外部通信；FPGA能够适应不同系统需求，实现定制化或特殊的需求；

核心处理器、SRAM、SDRAM、FLASH和FPGA都是集成电路裸芯，根据功能设计互连关系，互连关系在多层有机基板上通过布线实现，最后用塑封体灌封。

集成电路裸芯与多层有机基板通过引线键合方式连接，具体连接方式如下：

(2.1)每个集成电路裸芯在圆片状态进行减薄划片；

(2.2)将每个集成电路裸芯用粘片胶粘接在多层有机基板上表面的相应位置；

(2.3)集成电路裸芯的各个PAD通过键合丝键合到多层有机基板对应的键合指上形成连接。

集成电路裸芯与多层有机基板通过倒装焊方式连接，具体连接方式如下：

(3.1)集成电路裸芯在圆片阶段继续进行加工，形成重布线层，形成若干块适合倒装焊的金属化区；

(3.2)再在圆片的每一块金属化区上制备凸点；

(3.3)将集成电路裸芯的凸点与多层有机基板进行焊接，再进行底部填充，完成集成电路裸芯与多层有机基板的组装和连接。

部分集成电路裸芯与多层有机基板通过倒装焊方式连接，剩余集成电路裸芯与多层有机基板通过引线键合方式连接；

具体连接方式如下：

首先完成倒装焊集成电路裸芯的加工和连接：

1)集成电路裸芯在圆片阶段继续进行加工，形成重布线层，形成若干块适合倒装焊的金属化区；

2)再在圆片的每一块金属化区上制备凸点；

3)将集成电路裸芯的凸点与多层有机基板进行焊接，再进行底部填充，完成集成电路裸芯与多层有机基板的组装和连接；

之后完成剩余集成电路裸芯与多层有机基板的引线键合：剩余集成电路裸芯在圆片状态进行减薄划片，用粘片胶粘接在多层有机基板上表面的相应位置，之后剩余集成电路裸芯的各个PAD通过键合丝键合到多层有机基板对应的键合指上形成连接。

所述FPGA除了通用的外部增加配置PROM的配置方式外，还能利用FLASH和核心处理器设计无配置PROM的配置方式。

FPGA利用FLASH和核心处理器设计无配置PROM配置方式的方法如下：

将事先设计好的一个或多个配置文件存储到FLASH中，在系统上电时或是运行中需要更改FPGA工作方式时，核心处理器从FLASH中选择相应的配置文件，并按照FPGA所需的配置时序要求进行编码打包，从核心处理器的通用IO接口中将配置文件数据输出给FPGA的配置端口，并且从FPGA配置状态接口上读取配置状态，并进行配置成功或者失败的判断。

本发明与现有技术相比具有如下有益效果：

(1)本发明所设计的微型可编程片上计算机由于采用了多芯片封装技术(MCM技术或MCP技术)，将核心处理器、SRAM、SDRAM、FLASH、现场可编程门阵列(FPGA)集成到一个封装体内，即将嵌入式计算机的核心部件以及功能扩展所需的可编程器件进行集成，将原有单板级嵌入式计算机缩减至一个传统芯片的大小实现，可以独立完成微型嵌入式计算机的功能，而且可以进行功能扩展，大大减小了体积和重量，降低了功耗，提高了集成度和通用性。

(2)本发明所设计的微型可编程片上计算机，将计算机核心部分的硬件连接已经设计好，用户仅需要根据参考设计提供外围的电源、时钟、复位电路即可，设计难度降低，也将大幅减轻用户在电子系统硬件方面的工作量。

(3)本发明所设计的微型可编程片上计算机由于采用了多芯片封装技术(MCM技术或MCP技术)，将原有单板级嵌入式计算机上的各种互连线集中到基板上实现，互连线长度大幅缩短，则信号传播时延也大幅减少，有利于提高系统整体性能，增加系统工作裕度，增强系统鲁棒性。

(4)本发明所设计的微型可编程片上计算机系统提供成型的计算机系统硬件平台，进一步促进嵌入式电子系统设计流程的优化，使设计人员可以集中精力在软件和算法设计方面，最终有效提高研发速度，也可帮助用户快速将产品快速推向市场。

(5)本发明所设计的微型可编程片上计算机系统除了传统的嵌入式计算机功能外，还提供了现场可编程门阵列，可以根据用户需要在上面进行各种接口和外设的开发，满足用户定制化需求，可以适应更多的应用场景。

(6)本发明所设计的微型可编程片上计算机系统数据的交换都在内部即可进行，对外无数据接口，则程序和数据可以进行保护，无法用纯物理手段从外部获得，对系统设计有较好的保护效果。

(7)本发明所设计的微型可编程片上计算机中，现场可编程门阵列的配置无需外部再增加配置PROM，配置数据存储在内部存储器上，配置过程内部即可进行，则首先减少了系统中芯片的需求量，其次配置的数据也无法从外部通过纯物理手段截获，对系统设计也有较好的保护效果，第三从系统中提供了灵活方便高效的重配置方式，不仅是系统上电时，而在系统运行中也可以随时根据需要重新配置，提供了系统实现可重构功能的工作方式。

附图说明

图1为本发明的微型可编程片上计算机结构框图；

图2为本发明引线键合方式实现流程图；

图3为本发明倒装焊方式实现流程图。

具体实施方式

下面结合附图和具体实施了对本发明作进一步详细的描述：

如图1所示，为本发明的内部结构框图，也是片上可编程计算机的功能组成。本发明由核心处理器、SRAM、SDRAM、FLASH、现场可编程门阵列(FPGA)、多层有机基板和塑封体组成。其中核心处理器、SRAM、SDRAM、FLASH和现场可编程门阵列(FPGA)是集成电路裸芯，各个裸芯之间根据功能设计互连关系，互连关系在多层有机基板上布线实现。

本发明选用的核心处理器是一款SOC，核心是基于SPARC V8体系结构的32位RISC嵌入式处理器，最大工作频率100MHz，支持片上AMBA2.0总线，内核部分拥有整数单元，多寄存器窗口，32/64位兼容IEEE 754的浮点处理单元，分为指令和数据总线的Harvard结构的Cache单元，外设部分拥有1553B总线、存储器控制器、5路24位计数器、2路24位普通定时器、1路看门狗、10路PWM定时器、6路可屏蔽外部中断、1路非屏蔽外部中断、64路通用IO接口(实际使用32路)、4路串行通信接口、2路I2C总线、4路模拟开关和4个A/D转换器，核心处理器的调试和程序烧写利用DSU调试接口进行。核心处理器在片上可编程计算机中作为主控芯片，完成应用中所有的控制和计算功能。根据具体应用环境，核心处理器将运行用户事先已经编写好的程序，在应用之前，用户将程序通过DSU接口烧写到FLASH里，上电运行时进行boot引导到SRAM或SDRAM中运行，并适时进行FPGA的配置。同时，核心处理器还要为系统提供各种外设接口，承担各种外部设备使用控制的任务，以及通过接口同外部进行数据交换。

本发明选用的SRAM是一款容量256K*32bits的高速异步CMOS工艺静态随机存储器，容量1MB，供电电压3.3V，访问时间为8ns，在系统中作为内部存储器使用，提供程序运行空间，在运行时多数程序选择从FLASH中搬移到SRAM中运行。

本发明选用的SDRAM是一款1M*32bits*4Banks的兼容LVCMOS标准的同步动态随机存取存储器，容量16MB，供电电压3.3V，在系统中用作扩充数据内存使用，提供大数据量数据缓冲存储。因为SDRAM拥有容量大、价格低等优点，所以本发明选用。尤其是程序较大的、需要用到操作系统的、在程序运行中需要缓存处理数据量较大的(如图像等)情况，通常需要用到SDRAM。

本发明选用的FLASH是一款4M*16bits的高性能低功耗NOR FLASH存储器，容量8MB，供电电压3.3V，访问时间90ns，擦除次数超过10万次，数据存储时间超过10年，在系统中用作掉电可保持存储介质使用，提供程序及数据存储空间。FLASH拥有掉电不丢失数据、读写相对较快等特点，本发明中FLASH不仅要作为程序的存储空间使用，还要为FPGA配置文件提供存储空间，配合核心处理器使用和调用。

本发明选用的现场可编程门阵列(FPGA)是一款SRAM型FPGA,支持在线系统编程，能够达到180MHz的系统工作频率，内部包含4个专用的高级时钟控制延迟锁相环(DLLs)，4个一级低偏斜全局时钟分布网络和24个二级局域时钟网络，可配置为16-bit RAM,32-bitRAM,16-bit双端口RAM或16-bit移位寄存器的LUTs，拥有16个可配置为同步双端口的4k-bit BRAM，支持四种配置模式，在系统中利用其可编程特性用作接口转换、功能扩展。对通讯接口有其他要求的应用、需要慢速长期占用控制单元的应用等，均可通过FPGA设计实现，减轻核心处理器的工作负担，提高系统运行效率。在使用过程中，FPGA还可以根据不同的工作阶段和工作内容更改配置，如在某导弹不同制导阶段，导航方法不同，可能对FPGA内控制和计算单元的要求也不同，则需要进行重新配置，即可在本发明所述的微型可编程片上计算机内实现。

本发明所述的可编程片上计算机中，核心处理器是系统主控单元，并支持AMBA2.0片上总线，总线中AHB总线提供片上高速高性能模块的连接，如存储器控制器和1553B总线，另外通过AHB转APB桥提供慢速外设的APB总线连接，进而扩展多个外设接口。SRAM、SDRAM、FLASH和FPGA分别连接到核心处理器相应的存储器控制器上，其中FPGA在本发明中作为一个IO设备，连接到存储器控制器的IO控制器。

本发明所述的现场可编程门阵列(FPGA)除了通用的外部增加配置PROM的配置方式外，还可利用FLASH和核心处理器设计无配置PROM的配置方式。具体实现为，将事先设计好的一个或多个配置文件存储到FLASH中，在系统上电时或是运行中需要更改FPGA工作方式时，核心处理器从FLASH中选择相应的配置文件，并按照现场可编程门阵列(FPGA)所需的配置时序要求进行编码打包，从核心处理器的通用IO接口中将配置文件数据输出给现场可编程门阵列(FPGA)的配置端口，并且从配置状态接口上读取配置状态，并进行配置成功或者失败的判断。

如图2所示，是本发明引线键合方式的实现流程。在上述原理设计及对应工艺设计完成后，根据选定的集成电路裸芯状态及实现方式进行多层有机基板的布局布线设计。本发明选用的集成电路裸芯均为适用键合的，因此可以在设计多层有机基板时考虑粘片位置、裕度、键合指设计等因素。之后集成电路裸芯在圆片状态进行减薄划片，同时生产多层有机基板。在集成电路裸芯和多层有机基板都准备完成后，即将集成电路裸芯粘接到多层有机基板对应位置上，之后集成电路裸芯每一个引脚PAD通过键合丝键合到多层有机基板对应的键合指上形成连接，最终进行灌封成型。

如图3所示，是本发明倒装焊方式的流程。在上述原理设计及对应工艺设计完成后，根据选定的集成电路裸芯状态及实现方式进行多层有机基板的布局布线设计。如果要求体积更小，平铺的方式无法满足要求，本发明中的一种或多种裸芯还可以进行二次加工，进行重布线(RDL)设计生产，将集成电路裸芯转为适合倒装焊的形式，进一步缩小体积。具体实现流程为，在多层有机基板布局布线设计时，要考虑倒装焊焊点的排布及信号线扇出。在多层有机基板进行生产时，同时将一种或多种集成电路裸芯在圆片阶段继续进行加工，形成重布线(RDL)层，形成适合倒装焊的多块金属化区，之后再在圆片上每块金属化区上制备凸点，最后将集成电路裸芯与多层有机基板进行焊接，再进行底部填充，完成组装和连接。

如果涉及引线键合和倒装焊两种集成电路裸芯，则需首先完成倒装焊裸芯片的加工和连接，之后再进行引线键合。最后用塑封体灌封成型。

本发明所设计的微型可编程片上计算机由于采用了多芯片封装技术(MCM技术或MCP技术)，将核心处理器、SRAM、SDRAM、FLASH、现场可编程门阵列(FPGA)集成到一个封装体内，即将嵌入式计算机的核心部件以及功能扩展所需的可编程器件进行集成，将原有单板级嵌入式计算机缩减至一个传统芯片的大小实现，可以独立完成微型嵌入式计算机的功能，而且可以进行功能扩展，大大减小了体积和重量，降低了功耗，提高了集成度和通用性。

本发明未详细说明部分属本领域技术人员公知常识。

Claims (6)

1.一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：包括核心处理器、SRAM、SDRAM、FLASH、FPGA、多层有机基板和塑封体；

FLASH内存储事先编写好或调试好的程序，在系统上电后，由自主引导程序将FLASH里的程序读入到SRAM或SDRAM中；核心处理器对SRAM或SDRAM中的程序进行计算和处理，并通过接口与外部通信；FPGA能够适应不同系统需求，实现定制化或特殊的需求；

核心处理器、SRAM、SDRAM、FLASH和FPGA都是集成电路裸芯，根据功能设计互连关系，互连关系在多层有机基板上通过布线实现，最后用塑封体灌封。

2.根据权利要求1所述的一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：集成电路裸芯与多层有机基板通过引线键合方式连接，具体连接方式如下：

(2.1)每个集成电路裸芯在圆片状态进行减薄划片；

(2.2)将每个集成电路裸芯用粘片胶粘接在多层有机基板上表面的相应位置；

(2.3)集成电路裸芯的各个PAD通过键合丝键合到多层有机基板对应的键合指上形成连接。

3.根据权利要求1所述的一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：集成电路裸芯与多层有机基板通过倒装焊方式连接，具体连接方式如下：

(3.1)集成电路裸芯在圆片阶段继续进行加工，形成重布线层，形成若干块适合倒装焊的金属化区；

(3.2)再在圆片的每一块金属化区上制备凸点；

(3.3)将集成电路裸芯的凸点与多层有机基板进行焊接，再进行底部填充，完成集成电路裸芯与多层有机基板的组装和连接。

4.根据权利要求1所述的一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：部分集成电路裸芯与多层有机基板通过倒装焊方式连接，剩余集成电路裸芯与多层有机基板通过引线键合方式连接；

具体连接方式如下：

首先完成倒装焊集成电路裸芯的加工和连接：

1)集成电路裸芯在圆片阶段继续进行加工，形成重布线层，形成若干块适合倒装焊的金属化区；

2)再在圆片的每一块金属化区上制备凸点；

3)将集成电路裸芯的凸点与多层有机基板进行焊接，再进行底部填充，完成集成电路裸芯与多层有机基板的组装和连接；

之后完成剩余集成电路裸芯与多层有机基板的引线键合：剩余集成电路裸芯在圆片状态进行减薄划片，用粘片胶粘接在多层有机基板上表面的相应位置，之后剩余集成电路裸芯的各个PAD通过键合丝键合到多层有机基板对应的键合指上形成连接。

5.根据权利要求1所述的一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：所述FPGA除了通用的外部增加配置PROM的配置方式外，还能利用FLASH和核心处理器设计无配置PROM的配置方式。

6.根据权利要求5所述的一种基于多芯片封装技术的微型可编程片上计算机，其特征在于：FPGA利用FLASH和核心处理器设计无配置PROM配置方式的方法如下：

将事先设计好的一个或多个配置文件存储到FLASH中，在系统上电时或是运行中需要更改FPGA工作方式时，核心处理器从FLASH中选择相应的配置文件，并按照FPGA所需的配置时序要求进行编码打包，从核心处理器的通用IO接口中将配置文件数据输出给FPGA的配置端口，并且从FPGA配置状态接口上读取配置状态，并进行配置成功或者失败的判断。

Images