CN111199890A - 接合装置及接合方法 - Google Patents

接合装置及接合方法 Download PDF

Info

Publication number
CN111199890A
CN111199890A CN201911051462.5A CN201911051462A CN111199890A CN 111199890 A CN111199890 A CN 111199890A CN 201911051462 A CN201911051462 A CN 201911051462A CN 111199890 A CN111199890 A CN 111199890A
Authority
CN
China
Prior art keywords
bonding
substrate
plasma
region
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911051462.5A
Other languages
English (en)
Other versions
CN111199890B (zh
Inventor
金度延
李忠现
李恒林
金旼永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN111199890A publication Critical patent/CN111199890A/zh
Application granted granted Critical
Publication of CN111199890B publication Critical patent/CN111199890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开一种能够在没有利用包含如接合膜和焊料凸点那样的接合介质的情况下将芯片等的接合对象接合到基板上的接合装置及接合方法。本发明的实施例所涉及的接合方法包括以下步骤：对待接合所述接合对象的所述基板上的接合区域和待接合到所述基板上的所述接合对象的接合面进行亲水化；以及通过所述接合对象的经亲水化的接合面与所述基板的经亲水化的接合区域之间的接合力而将所述接合对象预接合到所述基板上。在进行亲水化的步骤中，通过等离子体装置在所述接合面或所述接合区域形成等离子体区域，同时通过液滴喷雾装置向所述等离子体区域喷射液滴而对所述接合面或所述接合区域进行亲水化。

Description

接合装置及接合方法
技术领域
本发明涉及一种接合(bond，亦为键合)装置及接合方法，更详细而言，能够在没有利用包含接合膜(adhesion film)和焊料凸点(solder bump)的接合介质的情况下将芯片(die)等的接合对象接合到基板上的接合装置及接合方法。
背景技术
近年来，随着半导体元件的集成度达到极限，将半导体元件层压成三维的3D封装技术受到瞩目。代表性地，正在研究利用硅通孔技术(TSV；Through Silicon Via)将三维集成电路商业化的技术。能够通过层压并接合TSV芯片的芯片接合工艺来制造三维半导体。
图1至图3是表示现有的芯片接合工艺的图。参照图1，为了将TSV芯片3接合到主晶片(master wafer)1上，在TSV芯片3a的下部接合面上设置有作为接合介质的接合膜3b和焊料凸点3c。设置有接合膜3b和焊料凸点3c的TSV芯片3在由接合头部4传送到主晶片1的上部并在接合位置对齐后，放置在主晶片1的上表面或接合到主晶片1上的TSV芯片2的上表面上。
TSV芯片3的接合工艺包括预接合工艺(pre bonding)和后接合工艺(postbonding)。参照图2，通过利用接合头部4将TSV芯片3在主晶片1上加压及升温的预接合工艺，TSV芯片3初步接合到主晶片1上。为了进行TSV芯片3的预接合，接合头部4具备用于将TSV芯片3在主晶片1上加压及升温的机构。在TSV芯片3预接合到主晶片1上的情况下，执行对TSV芯片3进行高温热处理并加压而使接合膜3b和焊料凸点3c硬化的后接合工艺，通过以接合膜3b和焊料凸点3c为介质的热压而TSV芯片3完全接合到主晶片1上。
参照图3，TSV芯片2、3、4逐个依次经由层压、预接合及后接合过程而逐个接合到主晶片1上。现有的芯片接合方法在逐个接合芯片时需要经过利用接合头部4来加压及加热芯片并通过高温热处理使芯片热熔接的后接合工艺。因此，后接合工艺所需的时间与接合到主晶片1的芯片的个数成比例地增加。
此外，如果为了在作为TSV之间的间隔的I/O间距(pitch)逐渐微细化的同时使层压的TSV芯片完全接合，进行高温/高负荷接合，则有可能会发生焊料凸点摆动(sweep)并与周边的焊料凸点连接而引起短路的不良情况。由此，难以使用接合介质。为了防止该不良情况，需要将焊料凸点的大小制作为逐渐减小，但这因存在物理局限而不可能成为完善的应对方案。此外，对于现有的芯片接合方法来说，主晶片和TSV芯片越是薄膜化，在高温/高负荷的后接合工艺中TSV芯片和主晶片越有可能发生裂纹等损伤。
发明内容
技术问题
本发明用于提供一种在没有利用如接合膜和焊料凸点的接合介质的情况下能够将芯片等的接合对象接合到基板上的接合装置及接合方法。
此外，本发明用于提供一种能够通过同时产生等离子体和微细液滴以有效地亲水化处理基板和/或接合对象而将接合对象接合到基板上的接合装置及接合方法。
此外，本发明用于提供一种能够缩短基板与接合对象之间的预接合及后接合所需的工艺时间的接合装置及接合方法。
技术方案
本发明的一方面所涉及的接合方法用于将接合对象接合到基板上，包括以下步骤：对待接合所述接合对象的所述基板上的接合区域和待接合到所述基板上的所述接合对象的接合面进行亲水化；以及通过所述接合对象的经亲水化的接合面与所述基板的经亲水化的接合区域之间的接合力而将所述接合对象预接合到所述基板上。在进行亲水化的步骤中，通过等离子体装置在所述接合面或所述接合区域形成等离子体区域，同时通过液滴喷雾装置向所述等离子体区域喷射液滴而对所述接合面或所述接合区域进行亲水化。
在进行亲水化的步骤中，所述液滴喷雾装置可以通过超声波液滴喷雾器向所述等离子体区域喷射微细液滴。
在进行亲水化的步骤中，所述液滴喷雾装置可以向所述等离子体装置与所述基板之间的空间或所述等离子体装置与所述接合对象之间的空间喷射所述液滴。
在进行亲水化的步骤中，所述液滴喷雾装置可以向与所述基板的接合区域或所述接合对象的接合面并排的方向喷射所述液滴。
在进行亲水化的步骤中，所述液滴喷雾装置可以通过对纯水施加超声波而生成微细液滴，并且将所述微细液滴喷射到所述等离子体区域而从所述微细液滴中生成OH自由基，并且在所述基板上的接合区域或所述接合对象的接合面形成用于预接合所述基板和所述接合对象的液膜。
本发明的实施例所涉及的接合方法可进一步包括以下步骤：通过接合头部拾取支撑在支撑单元上的所述接合对象并将所述接合对象传送到支撑在接合台上的所述基板的上部区域。进行亲水化的步骤可以包括以下步骤：通过所述等离子体装置在所述支撑单元与所述接合台之间的所述接合对象的传送路径上形成所述等离子体区域；通过所述液滴喷雾装置向所述等离子体区域喷射微细液滴；以及在使所述接合对象在喷射有所述微细液滴的所述等离子体区域中移动的同时对所述接合对象的接合面进行亲水化。
进行亲水化的步骤可以包括以下步骤：通过第一亲水化处理部在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及通过第二亲水化处理部在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
进行亲水化的步骤可以包括以下步骤：通过包括所述等离子体装置和所述液滴喷雾装置的亲水化处理部在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及在对所述基板上的接合区域进行亲水化之前或之后，通过所述亲水化处理部在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
在进行亲水化的步骤中，可以通过向利用介质阻挡放电方式形成的所述等离子体区域供给微细液滴而在所述基板的接合区域或所述芯片的接合面上生成液体等离子体。
本发明的实施例所涉及的接合方法可进一步包括以下步骤：在所述基板和所述接合对象预接合的状态下进行热处理以将所述接合对象后接合到所述基板上。
本发明的另一方面所涉及的接合装置用于将接合对象接合到基板上，包括：接合头部，其用于拾取所述接合对象并将所述接合对象传送到所述基板上的接合区域；以及亲水化处理部，其用于对所述基板上的接合区域及所述接合对象的接合面进行亲水化，从而将所述接合对象预接合到所述基板上。所述亲水化处理部包括：等离子体装置，其用于在所述接合对象的接合面或所述基板上的接合区域形成等离子体区域；以及液滴喷雾装置，其用于向所述等离子体区域喷射液滴。
所述液滴喷雾装置可以包括超声波液滴喷雾器，所述超声波液滴喷雾器用于向所述等离子体区域喷射微细液滴。
所述液滴喷雾装置可以向所述等离子体装置与所述基板之间的空间或所述等离子体装置与所述接合对象之间的空间喷射所述液滴，并且向与所述基板的接合区域或所述接合对象的接合面并排的方向喷射所述液滴。
所述液滴喷雾装置可以通过对纯水施加超声波而生成微细液滴，并且将所述微细液滴喷射到所述等离子体区域而从所述微细液滴中生成OH自由基，并且在所述基板上的接合区域或所述接合对象的接合面形成用于预接合所述基板和所述接合对象的液膜。
所述接合头部可以被设置为在支撑所述接合对象的支撑单元与支撑所述基板的接合台之间能够移动。所述亲水化处理部可以设置在所述支撑单元与所述接合台之间的所述接合对象的传送路径上。
所述亲水化处理部可包括：第一亲水化处理部，其通过在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及第二亲水化处理部，其通过在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
所述亲水化处理部可以被构造为对所述基板上的接合区域及所述接合对象的接合面连续进行亲水化。
所述等离子体装置可包括：等离子体尖端，其用于向所述基板上的接合区域局部地供给等离子体；驱动部，其用于使所述等离子体尖端沿水平方向及上下方向移动；以及旋转部，其用于使所述等离子体尖端沿上下方向旋转。
所述亲水化处理部可以利用介质阻挡放电方式形成所述等离子体区域并向所述等离子体区域供给微细液滴而在所述基板的接合区域或所述芯片的接合面上生成液体等离子体。
本发明的实施例所涉及的接合装置可进一步包括：热处理单元，其在所述基板和所述接合对象预接合的状态下进行热处理以将所述接合对象后接合到所述基板上。
有益效果
根据本发明的实施例，在没有利用如接合膜和焊料凸点那样的接合介质的情况下能够将芯片等的接合对象接合到基板上。
此外，本发明能够通过同时产生等离子体和微细液滴以有效地亲水化处理基板和/或接合对象而将接合对象接合到基板上，并且能够缩短基板与接合对象之间的预接合及后接合所需的工艺时间。
本发明的效果并不限定于上述效果。本发明所属技术领域的普通技术人员能够从本说明书及附图中明确理解本发明没有涉及到的效果。
附图说明
图1至图3是表示现有的芯片接合工艺的图。
图4是本发明的实施例所涉及的芯片接合方法的流程图。
图5是示意性地表示本发明的实施例所涉及的芯片接合装置的侧视图。
图6是示意性地表示本发明的实施例所涉及的芯片接合装置的俯视图。
图7是示意性地表示构造本发明的实施例所涉及的芯片接合装置的支撑单元和第一亲水化处理部及接合台的排列的俯视图。
图8是示意性地表示构造本发明的实施例所涉及的芯片接合装置的第一亲水化处理部的立体图。
图9是示意性地表示构造本发明的实施例所涉及的芯片接合装置的大气压等离子体装置的剖视图。
图10是表示构造本发明的实施例所涉及的芯片接合装置的第一亲水化处理部的操作及作用的图。
图11是用于说明构造本发明的实施例所涉及的芯片接合装置的等离子体装置的操作的图。
图12至图15是用于说明构造本发明的实施例所涉及的芯片接合装置的第二等离子体处理部的操作的图。
图16是举例说明根据本发明的实施例在基板上预接合多个芯片的图。
图17至图21是用于说明本发明的实施例所涉及的芯片接合方法的示意图。
图22是本发明的另一实施例所涉及的芯片接合装置的示意性侧视图。
图23是用于说明图22的实施例所涉及的芯片接合装置的操作的图。
图24是本发明的又一实施例所涉及的芯片接合装置的示意性侧视图。
图25是表示构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的图。
图26是表示图25所示的第二亲水化处理部的操作的图。
图27是构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的侧视图。
图28及图29是表示图27的实施例所涉及的第二亲水化处理部的操作的图。
图30是构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的侧视图。
图31是表示图30的实施例所涉及的第二亲水化处理部的操作的图。
具体实施方式
下面，参照附图对本发明的实施例进行更详细说明。本发明的实施例可变形为多种方式，应解释为本发明的范围并非由以下实施例限定。本实施例是为了向本领域技术人员更完整地说明本发明而提供的。因此，为了强调更明确的说明，夸大附图中的要素的形状。
本发明的实施例所涉及的接合方法用于将芯片等的接合对象接合到基板上，包括以下步骤：对基板上的接合区域和待接合到基板上的接合对象的接合面进行亲水化；通过接合对象的经亲水化的接合面与基板的经亲水化的接合区域之间的接合力而将接合对象预接合到基板上；以及在接合对象预接合在基板上的状态下进行热处理以将接合对象后接合到基板上。在本发明的实施例中，亲水化处理部在接合对象的接合面和/或基板上的接合区域形成等离子体区域的同时，向等离子体区域喷射液滴而使其亲水化。
根据本发明的实施例，在没有利用如接合膜和焊料凸点等的接合媒介的情况下，能够接合基板与芯片(例如，TSV芯片)或基板之间。因此，在制作微细I/O间距的半导体时，能够防止焊料凸点的摆动或短路等的不良。此外，在接合芯片时，不经过后接合工艺，而是能够按基板单位执行后接合工艺，从而能够缩减接合工艺所需时间。此外，根据本发明的实施例，在基板和/或接合对象的亲水化处理时，能够通过同时生成等离子体和微细液滴而在微细液滴的表面上发生亲水基团以增加亲水性，并且提高基板与接合对象之间的预接合力。
下面，以在基板(例如，半导体基板或玻璃基板等)上接合芯片(例如，半导体芯片等)的芯片接合方法及芯片接合装置为例，对本发明的实施例所涉及的接合方法及接合装置进行说明，但事先声明本发明的接合装置及接合方法并不限于在基板(第一基板)上接合芯片的情况，还可以包括接合基板(第一基板和第二基板)的情况。
在本发明的说明书中，将接合对象接合到“基板上”的情况不仅包括将接合对象直接接合到基板的上表面上的情况，还包括将其他接合对象接合到预接合于基板的接合对象的上表面上的情况，或者将新的接合对象接合到经多层层压而预接合到基板的接合对象中的层压到最上层部的接合对象的上表面上的情况。
图4是表示本发明的实施例所涉及的芯片接合方法的流程图。参照图4进行说明，则首先执行对基板和芯片(接合对象)分别进行等离子体处理并使其亲水化的步骤(步骤S10、步骤S20)。即，对待接合芯片的基板上的接合区域进行等离子体处理并使其亲水化(步骤S10)，并且对待接合到基板上的接合区域中的芯片的接合面进行等离子体处理并使其亲水化(步骤S20)。此时，同时发生等离子体和微细液滴并进行基板和芯片的亲水化处理。即，通过利用一个或多个等离子体装置在基板及芯片形成等离子体区域的同时，向等离子体区域喷射微细液滴，从而增加基板及芯片的亲水性。
在本发明的实施例中，在利用接合头部(bonding head)从支撑单元向用于支撑基板的接合台(bonding stage)侧传送芯片的过程中能够执行关于芯片的亲水化处理。在完成将制作于支撑单元上支撑的半导体晶片上的芯片分离的切割(dicing)工艺的情况下，通过接合头部来依次拾取芯片并向支撑有基板(主晶片)的接合台侧传送。此时，在利用接合头部朝向接合台移动芯片的过程中执行关于芯片的亲水化处理，从而能够在没有待机时间的情况下进行芯片的亲水化。作为另一实施例，也可以向其他亲水化处理腔室传送芯片并通过等离子体及微细液滴进行亲水化处理。
也可以在接合台上支撑有基板的状态下执行对基板的亲水化处理，也可以在其他亲水化处理腔室中进行亲水化处理之后，通过基板运送装置将基板移动到接合台。也可以通过多个亲水化处理部同时并行执行基板等离子体处理和芯片亲水化处理，还可以通过一个亲水化处理部依次执行基板等离子体处理和芯片亲水化处理。
也可以通过真空(低压)或大气压(常压)等离子体装置和液滴喷雾装置来执行基板和/或芯片的亲水化处理。基板和/或芯片也可以通过单一等离子体处理来得实现亲水化，还可以通过在反应性离子蚀刻(Reactive Ion Etching)等离子体处理之后进行表面活性化(Surface Activation)等离子体处理的依次等离子体处理来实现亲水化。也可以通过利用等离子体及微细液滴的亲水化处理，在基板上的接合区域和/或芯片的接合面形成薄的液膜。
在基板及芯片的等离子体处理之后，也可以根据需要对经亲水化处理的基板和/或芯片进一步执行冲洗处理。即，通过利用浸湿装置(未图示)向基板上的经亲水化的接合区域和/或芯片的经亲水化的接合面喷射包含水的液体，从而经由亲水化处理在生成于基板和/或芯片的液膜上进一步形成水膜，能够进一步增加芯片的预接合力。为了形成水膜而向基板或芯片供给的液体例如可以是纯水(DIW；去离子水)。在根据基板与芯片的接合界面物质(半导体、金属或玻璃等)、等离子体处理类型或后接合工艺方法等，只利用同时发生等离子体及微细液滴的亲水化处理能够得到充分的预接合力的情况下，也可以省略附加的冲洗处理。
在基板及芯片的亲水化处理之后，用于拾取芯片的接合头部朝向接合台的上部区域移动，然后以芯片的接合面与基板上的接合区域接触的方式下降芯片。在芯片的接合面与基板上的接合区域接触的情况下，即便不加压或升温芯片，也通过基板的经亲水化的接合区域与芯片的经亲水化的接合面之间的接合力(氢键合力)来在基板上预接合芯片(步骤S30)。也可以根据需要，以适当的压力(例如，1～2bar)在基板上加压芯片并进行加热处理。
接合头部再次返回到经切割的半导体晶片侧并拾取后续接合的新的芯片，反复如上所述的过程。在基板上预接合芯片的情况下，对预接合有芯片的基板进行热处理(annealing)并按基板单位同时后接合芯片(步骤S40)。用于后接合的热处理也可以在支撑有基板的接合台上通过热处理单元来执行，还可以通过设置于其他热处理腔室的热处理单元来执行。
图5是示意性地表示本发明的实施例所涉及的芯片接合装置的侧视图。图6是示意性地表示本发明的实施例所涉及的芯片接合装置的俯视图。参照图5及图6，本发明的实施例所涉及的芯片接合装置100包括支撑单元110、接合台120、接合头部140、第一亲水化处理部170、第二亲水化处理部180及热处理单元(未图示)。
支撑单元110支撑切割成芯片的半导体晶片W。接合台120支撑基板MW。支撑单元110和接合台120可具备用于支撑半导体晶片W和基板MW的卡盘(chuck)(例如，静电卡盘)。接合头部140是为了拾取支撑在支撑单元110上的芯片并向基板MW上的接合区域传送而提供的。
接合头部140可以沿传送轨道132在支撑单元110的上部区域与接合台120的上部区域之间往复移动。传送轨道132可设置于由支撑部134支撑的框架130上。以下，将从支撑单元110朝向接合台120的方向称为第一方向X，将在与半导体晶片W及基板MW并排的平面上与第一方向X垂直的方向称为第二方向Y，将与第一方向X及第二方向Y均垂直的上下方向称为第三方向Z，进行说明。
传送轨道132沿第一方向X排列。接合头部140可通过能够移动地接合到传送轨道132的滑架142沿第一方向X移动。在框架130上形成有用于传送接合头部10的通道136。接合头部140可由设置在形成于框架130的通道136两侧的一对传送轨道132支撑并沿第一方向X稳定地移动。
可通过安装于滑架142的升降单元140a沿第三方向Z升降驱动接合头部140。接合头部140在下端部具备抵接板144。接合头部140可以以真空抽吸等的方式在半导体晶片W上拾取芯片。在接合头部140拾取芯片的情况下，设置于框架130的检查部150对由接合头部140拾取的芯片执行位置检查。检查部150可以基于视觉(vision)检查芯片的位置。
设置于框架130的清洗单元160清洗由接合头部140拾取的芯片的下表面(接合面)。清洗单元160可设置于支撑单元110与第一亲水化处理部170之间。清洗单元160可以是合成有空气喷射单元、真空抽吸单元及离子发生器(ionizer)的清洗装置。为了提高工艺速度，清洗单元160在由接合头部140拾取的芯片处于移动过程中的状态下进行清洗处理。
图7是示意性地表示构造本发明的实施例所涉及的芯片接合装置的支撑单元和第一亲水化处理部及接合台的排列的俯视图。图8是示意性地表示构造本发明的实施例所涉及的芯片接合装置的第一亲水化处理部的立体图。图9是示意性地表示构造本发明的实施例所涉及的芯片接合装置的大气压等离子体装置的剖视图。
参照图7至图9，第一亲水化处理部170用于对芯片D的接合面进行亲水化处理，包括等离子体装置170a和液滴喷雾装置170b。等离子体装置170a可以在芯片D的传送路径DP上设置在支撑单元110与接合台120之间。等离子体装置170a用于对芯片D进行等离子体处理并使其亲水化，可对由接合头部140传送中的芯片D的接合面进行等离子体处理并使其亲水化。
根据本实施例，在利用接合头部140向接合台120传送芯片D期间，可通过以飞行类型(flying type)对芯片D的下表面(接合面)进行大气压等离子体处理并使其亲水化，并且无需为了使芯片D亲水化而减慢芯片D的传送速度，从而能够缩短预接合工艺时间。在实施例中，等离子体装置170a可被提供为大气压(常压)等离子体装置。等离子体装置170a也可以被提供为真空等离子体装置。
等离子体装置170a在上部形成有包含亲水基团的等离子体区域P。等离子体区域P可被形成为与芯片D的传送路径DP重叠。芯片D的接合面在向接合台120侧传送的期间可通过由等离子体装置170a形成的亲水基团来实现亲水化。亲水基团可包含氢或氢氧基团等。等离子体装置170a例如可被提供为大气压氧/氩等离子体装置、大气压水蒸气等离子体装置、氮等离子体装置等。
在实施例中，等离子体装置170a可被提供为通过对具有介电率的管道壁面施加RF(Radio Frequency，射频)和/或LF(Low Frequency，低频)电源而发生等离子体的介质阻挡放电(DBD；Dielectric Barrier Discharge)常温等离子体装置。等离子体装置170a可包括：主体172；气体供给部174，用于向主体172内导入工艺气体；和RF电源施加部176，用于通过激发工艺气体而形成等离子体。在主体172内形成有传送通道172a，该传送通道172a用于将由气体供给部174供给的工艺气体传送到上部。由RF电源供给部176b供给的RF电源通过RF电源施加部176施加到被绝缘体178绝缘的电极176a。
在主体172的上部形成有开口172b，该开口172b用于在等离子体区域P形成由RF电源激发的等离子体气体。为了在芯片D的第二方向Y上的总宽度在进行亲水化处理，开口172b可被形成为具有与芯片D的第二方向Y上的宽度相同或大于该宽度的长度。等离子体装置170a可通过感测部178a和控制部178b来控制工作状态。
液滴喷雾装置170b可设置在与等离子体装置170a相邻的位置上。液滴喷雾装置170b向由等离子体装置170a形成的等离子体区域P喷射微细液滴。液滴喷雾装置170b可包括向等离子体区域P喷射微细液滴的超声波液滴喷雾器。超声波液滴喷雾器可包括：超声波液滴发生器171a，利用超声波发生微细液滴；和液滴喷雾喷嘴171b，用于将由超声波液滴发生器171a发生的微细液滴供给到等离子体区域P。为了向等离子体装置170a和芯片D之间的数mm内的窄的空间喷射微细液滴，液滴喷雾喷嘴171b可被提供为直径窄(小于几mm)的长喷嘴管形态。液滴喷雾喷嘴171b可以以在芯片D沿第一方向X移动的过程中能够毫无干涉地进行亲水化处理的方式沿第二方向Y设置。
图10是表示构造本发明的实施例所涉及的芯片接合装置的第一亲水化处理部的操作及作用的图。第一亲水化处理部170在通过等离子体装置170a在等离子体装置170a的喷嘴(等离子体尖端)外部形成等离子体区域P的同时，通过液滴喷雾装置170b向等离子体区域P喷射纯水等的微细液滴DR。微细液滴DR表面的水分子(H2O)中的一部分在等离子体区域P内被分解为OH自由基R。由微细液滴DR生成的OH自由基R与由等离子体装置170a发生的亲水基团一同对芯片D的接合面进行亲水化，由此与只进行等离子体处理的情况相比能够对芯片D的接合面有效地进行亲水化。此外，通过利用超声波喷雾器将纯水制作成微细液滴DR并喷射，从而增加喷射的液滴的表面积并能够生成更多量的OH自由基，并且微细液滴DR均匀地分布在等离子体区域P而提高OH自由基的均匀度。此外，由液滴喷雾装置170b喷射的微细液滴DR在被亲水基团亲水化的芯片D的接合面上形成较薄的液膜，在预接合时进一步增加接合力。
图11是用于说明构造本发明的实施例所涉及的芯片接合装置的等离子体装置的操作的图。参照图7至图11，感测部178a感测芯片D是否位于等离子体装置170a的等离子体处理区间P2内。控制部178b在芯片D位于进入等离子体处理区间P2之前的区间P1或经过等离子体处理区间P2的区间P3的情况下终止等离子体装置170a的工作，在芯片D位于等离子体处理区间P2的情况下能够通过使等离子体装置170a的RF电源供给部176b和气体供给部174工作而生成等离子体。
在芯片D向等离子体处理区间P2的等离子体开始位置P21进入的情况下，能够通过控制部178b来开始等离子体装置170a的工作并在芯片D的传送路径上形成等离子体区域P。在芯片D经过等离子体处理区间P2的等离子体结束位置P22的情况下，中断等离子体装置170a的工作。
为了使芯片D的下表面(接合面)经过等离子体区域P，可以以芯片D与等离子体装置170a之间的上下间隔G小于向等离子体装置170a的上部露出的等离子体区域P的厚度T的方式，确定芯片D的传送高度和等离子体装置170a的位置(上表面高度)。等离子体区域P可被形成为几mm厚度，在该情况下，芯片D与等离子体装置170a之间的上下间隔G可被设计为小于等离子体区域P的厚度的几mm距离。
等离子体开始位置P21和等离子体结束位置P22不会因等离子体而在接合头部140上发生电弧放电，可被设定为能够对芯片D的接合面整体进行亲水化。在等离子体处理区间P2被设定为过宽的情况下，接合头部140发生电弧放电的危险加大，并且因等离子体装置170a的工作时间变长且为所需以上而增加工艺费用。此外，在等离子体处理区间P2被设定为过窄的情况下，芯片D的接合面的前后端边缘部有可能未被局部亲水化，或者芯片D的接合面亲水化状态有可能沿第一方向X不均匀。
在实施例中，等离子体开始位置P21和等离子体结束位置P22分别可被设定为抵接板144的前端部开始进入等离子体区域P的位置和抵接板144的后端部开始脱离等离子体区域P的位置。芯片D在等离子体处理区间P2的传送速度可被设定为与芯片D在等离子体处理区间P2前后的传送速度相同或慢于该传送速度。
即便在等离子体处理区间P2中不放慢芯片D的传送速度，也能够对芯片D的接合面进行充分亲水化的情况下，为了提高生产率而在等离子体处理区间P2中能够没有速度变化地传送芯片D。当在等离子体处理区间P2中不放慢芯片D的传送速度的情况下芯片D的接合面无法得到充分的亲水化效果时，能够在等离子体处理区间P2中减速接合头部140的移动速度。在减慢芯片D的传送速度的情况下，也可以与等离子体处理区间P2同步化地控制接合头部140的移动速度，在芯片D进入等离子体处理区间P2之前也能够按设定距离预先减速接合头部140的传送速度。同样能够利用与等离子体装置170a类似的方法，根据芯片D的位置控制液滴喷雾装置170b的工作，液滴喷雾装置170b能够与等离子体装置170a联动地工作。即，在开始等离子体装置170a的工作的同时，还开始液滴喷雾装置170b的工作，在结束等离子体装置170a的工作的情况下，还可以结束液滴喷雾装置170b的工作。
图12至图15是用于说明构造本发明的实施例所涉及的芯片接合装置的第二等离子体处理部的操作的图。参照图5、图6、图12至图15，第二亲水化处理部180用于对基板M2上的接合区域BA进行亲水化处理，与第一等离子体处理部170类似，可包括等离子体装置180a和液滴喷雾装置180b。图12表示第二等离子体处理部180处于后退区域的状态，图13及图14表示第二等离子体处理部180为了对基板MW上的接合区域BA进行浸湿处理而处于接合区域BA的上部区域的状态。
等离子体装置180a在下部形成有包含亲水基团的等离子体区域P。液滴喷雾装置180b设置在与等离子体装置180a的喷嘴(等离子体尖端)相邻的位置上，并且向由等离子体装置180a形成的等离子体区域P喷射微细液滴。液滴喷雾装置180b可包括向等离子体区域P喷射微细液滴的超声波液滴喷雾器。超声波液滴喷雾器可包括：超声波液滴发生器181a，利用超声波发生微细液滴；和液滴喷雾喷嘴181b，用于将由超声波液滴发生器181a发生的微细液滴供给到等离子体区域P。
为了向等离子体装置180a与基板MW之间的几mm以内的窄空间喷射微细液滴，液滴喷雾喷嘴181b可被提供为直径窄(小于几mm)的长喷嘴管形态。液滴喷雾喷嘴181b可以以能够向基板MW与等离子体装置180a之间的空间均匀地喷射微细液滴的方式，沿水平方向(例如，X轴方向)设置。
与第一亲水化处理部170同样，第二亲水化处理部180在通过等离子体装置180a在等离子体装置180a的喷嘴(等离子体尖端)外部形成等离子体区域P的同时，通过液滴喷雾装置180b向等离子体区域P喷射纯水等的微细液滴，从而生成液体等离子体。通过由微细液滴生成的OH自由基来加大液滴的亲水性，并且增加基板MW的亲水性。此外，因微细液滴而在基板MW上的接合区域形成较薄的液膜，加大基板MW与芯片D的预接合力。此外，通过利用超声波喷雾器将纯水制作成微细液滴并喷雾，从而增加液滴表面积并发生更多量的OH自由基，并且微细液滴均匀地分布在等离子体区域P而还提高OH自由基的均匀度。
第二亲水化处理部180从后退位置向接合台120的上部区域移动并对支撑在接合台120上的基板MW上的与芯片D接合的接合区域BA进行亲水化处理。在本说明书中，对“基板上”的接合区域进行亲水化的情况包括对基板的上表面直接进行亲水化处理的情况或者对层压在基板上的一个或多个层的芯片的上表面进行亲水化的情况。
可以沿传送轨道132在接合台120的上部区域与远离接合台120的后退区域之间传送第二亲水化处理部180。第二亲水化处理部180可通过能够移动地接合到传送轨道132的移动单元182沿第一方向X移动。可通过安装在移动单元182上的升降部180c沿第三方向Z升降驱动第二亲水化处理部180。由此，可以以适合基板MW的亲水化处理的方式调节等离子体装置180a及液滴喷雾装置180b的高度及位置。在从支撑单元110向接合台120传送芯片D的期间，如图13及图14所示，第二亲水化处理部180能够位于基板MW上并对基板MW上的接合区域BA进行亲水化处理。
如果在向接合台120传送芯片D的期间，通过第二亲水化处理部180对基板MW上的接合区域进行亲水化，则如图14所示，为了接合头部140能够进入基板MW上的接合区域，第二亲水化处理部180从接合台120的上部区域移动并向待机位置(后退位置)后退。在第二亲水化处理部180移动至后退区域的情况下，接合头部140向基板MW的上部移动之后下降芯片D并使其基板MW上的接合区域BA接触。如果在芯片D的接合面接触到接合区域BA上的状态下接合头部140解除芯片D的拾取状态，则在基板MW上层压芯片D，通过芯片D的经亲水化的接合面、芯片D及基板MW的液膜DL以及基板MW的经亲水化的接合区域之间的接合力(氢键合力)，在基板MW上预接合芯片D。
根据需要，也可以具备向芯片D的接合面和/或基板MW上的接合区域喷射纯水的浸湿装置(未图示)。例如，浸湿装置能够通过朝向上部设置的喷射喷嘴向上方喷射纯水而在芯片D的接合面上进一步形成水膜，或者通过朝向下部设置的喷射喷嘴向下方喷射纯水而在基板MW的接合区域上进一步形成水膜。在利用第一亲水化处理部170及第二亲水化处理部180能够获得充分的预接合力的情况下可省略其他冲洗工艺。
再次参照图5及图6，对准检查部190为了对准芯片D和基板MW而基于视觉识别芯片D与基板MW的位置，并且确定基板MW上的接合区域。对准检查部190也可以被提供为能够沿传送轨道132在第一方向X上移动，并且还可以固定设置于框架130。可以以芯片D和基板MW的位置为基础，控制第二亲水化处理部180的位置及芯片D与基板MW的对准位置。接合台120可被提供为能够顺着沿第二方向Y排列的导轨122移动。能够通过接合台120沿左右方向(第二方向)调节基板MW的位置。
图16是举例说明根据本发明的实施例在基板上预接合有多个芯片的图。在通过对多个芯片D依次反复执行如上所述的过程而在基板MW上预接合多个芯片D的情况下，预接合有多个芯片D的基板MW被基板运送装置(未图示)移动到热处理单元(未图示)。热处理单元能够向基板MW与芯片D之间施加电源，通过对预接合有芯片D的基板MW进行热处理而将多个芯片D同时后接合到基板MW上。
图17至图21是用于说明本发明的实施例所涉及的芯片接合方法的示意图。首先，参照图17，通过在基板MW的上表面上形成等离子体区域P并向等离子体区域P喷射微细液滴而将基板MW的上表面形成为亲水面PS1。在实施例中，对于基板MW，在硅基材14上形成有贯通电极16，可以是除贯通电极16以外的上表面和下表面具有绝缘膜12、18的TSV基板。
参照图18，在经由等离子体处理及微细液滴喷雾而亲水化处理的基板MW的接合区域上形成有较薄的液膜DL。参照图19，将通过等离子体及微细液滴喷雾而下表面形成为亲水表面PS2的芯片D层压在基板MW的接合区域上。芯片D可以在硅基材24上形成有贯通电极26且除贯通电极26以外的上表面及下表面具有绝缘膜22、28的TSV芯片。参照图17至图20，在基板MW上预接合芯片D之后进行热处理，从而加热及硬化形成在基板MW和芯片D的界面上的亲水面PS1、液膜DL及亲水表面PS2，通过接合界面BL而在基板MW上完全接合有芯片D。
图21是举例说明根据本发明的实施例在基板上层压接合有多个芯片的图。参照图21，在基板MW上依次层压及预接合多个芯片D之后，能够通过热处理使基板MW与芯片D之间或芯片之间的接合界面有效地硬化来一次性后接合基板MW和多个芯片D而制造三维半导体。根据本发明的实施例，通过利用等离子体处理的预接合工艺及利用热处理的后接合工艺，能够接合TSV芯片而不使用如接合膜或焊料凸点等的其他接合介质。因此，不存在因焊料凸点导致的摆动或因与周边焊料凸点连接而导致的短路、通电不良等问题，能够提高半导体的质量，并且能够与I/O间距微细化无关地接合TSV芯片。此外，在不中断芯片的传送的状态下能够通过等离子体及微细液滴使芯片的接合面亲水化，同时在芯片的传送过程中能够通过等离子体及微细液滴使基板上的接合区域亲水化，从而使待机时间最小化并能够飞快处理预接合工艺。
图22是本发明的另一实施例所涉及的芯片接合装置的示意性侧视图。图23是用于说明图22的实施例所涉及的芯片接合装置的操作的图。参照图22及图23，芯片接合装置100可进一步包括传送装置210，该传送装置210使第一亲水化处理部170顺着沿芯片D的传送方向(第一方向，X)排列的导轨220移动。
传送装置210在芯片D在等离子体处理区间移动的期间能够以与芯片D的传送速度(或接合头部的传送速度)相同或低于芯片D的传送速度V1的速度移动第一亲水化处理部170。在接合头部140的移动速度V1与第一亲水化处理部170的移动速度V2相同的情况下，芯片D与第一亲水化处理部170的相对速度为0，能获得如芯片D向接合台120侧移动的同时在芯片D停止的状态下进行等离子体处理那样的高亲水性效果。
在使第一亲水化处理部170以低于芯片D的传送速度V1的速度移动的情况下，能获得如快速传送芯片D的同时芯片D以慢于实际传送速度V1的速度(V1-V2)经过第一亲水化处理部170的等离子体区域P那样的亲水性效果。因此，根据图22及图23的实施例，能获得能够高速传送芯片D的同时通过第一亲水化处理部170对芯片D的接合面进行充分的亲水化处理的效果。
作为接合台120、接合头部140、第二亲水化处理部180、对准检查部190、传送装置210等的驱动源，例如可使用驱动电动机、液压缸体、空压缸体等的多种驱动机构。此外，驱动方式也并未由图示限制，可使用传送带、齿条/小齿轮、螺旋齿轮等的多种驱动机构。
图24是本发明的又一实施例所涉及的芯片接合装置的示意性侧视图。参照图24，第一亲水化处理部170可被构造为包括反应性离子蚀刻等离子体装置170c和表面活性化等离子体装置170a的多个等离子体装置。反应性离子蚀刻等离子体装置170c可以是对芯片D的接合面进行反应性离子蚀刻(RIE；Reactive Ion Etching)等离子体处理的RIE等离子体装置。表面活性化等离子体装置170a可以是对芯片D的接合面进行表面活性化(SurfaceActivation)等离子体处理的亲水化等离子体装置。
为了在芯片D的传送过程中对芯片D的接合面依次执行反应性离子蚀刻等离子体处理及表面活性化等离子体处理，反应性离子蚀刻等离子体装置170c及表面活性化等离子体装置170a可以沿支撑单元110与接合台120之间的芯片D的直线上的传送路径依次配置。芯片D在因接合头部140而经过反应性离子蚀刻等离子体装置170c的上部的同时受到反应性离子蚀刻处理之后，经过表面活性化等离子体装置170a的上部的同时受到表面活性化等离子体处理而实现亲水化。
反应性离子蚀刻等离子体装置170c可被提供为在低温及低压(例如，常温，60～100Pa)下以50～300W电力工作的氧RIE等离子体装置，通过高频(RF)RIE等离子体处理对芯片D的接合面进行蚀刻并使其平滑化，并且去除污染物且使表面氧化。表面活性化等离子体装置170a可被提供为在低温及低压(例如，常温，60～100Pa)下以200～300W电力工作的氮自由基等离子体装置，能够通过使亲水基团附着在芯片D的接合面上而提高化学反应性及预接合力。
根据本发明的实施例，通过依次等离子体处理而使芯片D的接合面亲水化，在基板MW与芯片D的预接合时能够防止在基板MW与芯片D之间的界面上形成空腔(cavity)，并且能够防止因形成于空腔的气体导致的接合力下降、半导体特性变化及结构变形等。此外，通过在依次等离子体处理芯片和基板之后，在后接合工艺中进行热处理，从而能够与芯片和基板的种类(半导体、玻璃、绝缘体等)或接合界面物质的种类(Si、Ge、C、玻璃、高分子物质等)无关地得到高接合力。
图25是表示构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的图。图26是表示图25所示的第二亲水化处理部的操作的图。参照图25及图26，第二亲水化处理部220对基板MW的接合区域依次进行等离子体处理并使其亲水化的同时，向等离子体区域喷射微细液滴而能够提供亲水化性能。第二亲水化处理部20可包括第一等离子体装置221、第二等离子体装置222及液滴喷雾装置222b。
第一等离子体装置221可以是反应性离子蚀刻等离子体装置。第一等离子体装置221利用等离子体尖端221a来生成等离子体并通过高频(RF)RIE等离子体处理对基板MW的接合区域进行蚀刻并使其平滑化，并且去除污染物且使表面氧化。第二等离子体装置222可以是通过将亲水基团附着到基板MW的接合区域而提高化学反应性及预接合力的表面活性化等离子体装置。液滴喷雾装置222b可设置在与第二等离子体装置222的等离子体尖端222a相邻的位置上并向从等离子体尖端222a发生的等离子体区域喷射微细液滴。
第一等离子体装置221和第二等离子体装置222可通过接合到传送轨道228的移动主体227而沿第一方向X移动，并且与由移动主体227的第一驱动部226驱动的上部主体225接合而能够沿第二方向Y移动。此外，第一等离子体装置221和第二等离子体装置222接合到由上部主体225的第二驱动部224驱动的下部主体223而能够沿第三方向Z升降。
第一等离子体装置221和第二等离子体装置222可以在下部主体223的下方并排排列。如图26所示，第一等离子体装置221和第二等离子体装置222可以沿基板MW的平面方向移动的同时依次等离子体处理基板MW的上表面。基板MW首先可通过第一等离子体处理装置221被RIE等离子体处理之后，接着通过第二等离子体装置222和液滴喷雾装置222b被亲水化处理。
图27是构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的侧视图。图28及图29是表示图27的实施例所涉及的第二亲水化处理部的操作的图。参照图27至图29，第二亲水化处理部240包括等离子体装置241、液滴喷雾装置241b、主体242、升降驱动部243、移动主体244及传送轨道245。等离子体装置241通过等离子体尖端241a生成等离子体并使基板MW亲水化。液滴喷雾装置241b通过向由等离子体装置241形成的等离子体区域喷射微细液滴而提高亲水化性能。
等离子体装置241与由移动主体244的升降驱动部243驱动的主体242接合而能够通过升降驱动部243沿第三方向Z移动，并且能够通过移动主体244沿第一方向X移动。此外，等离子体装置241可被提供为还能够沿第二方向Y移动。根据图27至图29的实施例，能够利用一个等离子体装置241使基板MW和芯片D依次亲水化。
首先，如图27所示，第二亲水化处理部240在等离子体装置241和液滴喷雾装置241b向基板MW侧下降的状态下，在基板MW上的接合区域生成等离子体并在等离子体区域生成微细液滴而使接合区域亲水化。通过等离子体尖端241a使等离子体集中于基板MW上的接合区域的同时，并且通过喷射到等离子体区域的微细液滴增加OH自由基，从而能够高效地进行亲水化处理，并且能够削减亲水化处理费用。在芯片D向接合台120移动的期间能够执行关于基板MW的亲水化处理。
在对基板MW结束亲水化处理的情况下，第二亲水化处理部240使等离子体装置24和液滴喷雾装置241b朝向上部移动之后，如图28所示，使等离子体装置241和液滴喷雾装置241b朝向接合头部140移动。与此同时，在接合头部140以滑架142为中心旋转180°的情况下，芯片D的接合面位于等离子体装置241的等离子体尖端241a的下方。
接着，在等离子体装置241通过等离子体尖端241a在芯片D的接合面生成等离子体的同时，液滴喷雾装置241b可以向等离子体区域喷射微细液滴而使芯片D的接合面亲水化。此时，也能够通过等离子体尖端241a使等离子体集中于芯片D的接合面，并且能够通过微细液滴提高亲水化性能，从而能够高效地进行芯片D的亲水化处理，并且能够削减亲水化处理费用。在接合头部140的移动过程中能够执行利用等离子体装置241及液滴喷雾装置241b的亲水化处理。此时，为了增加等离子体尖端241a及液滴喷雾装置241b中生成的等离子体及微细液滴的接触时间，能够使等离子体装置241及液滴喷雾装置241b沿接合头部140的移动方向移动的同时，对芯片D的接合面进行亲水化处理。在结束对芯片D的接合面的处理的情况下，如图29所示，在使第二亲水化处理部180后退且使接合头部140再次向下旋转180°之后，通过降低接合头部140而将芯片D预接合到基板MW上。
等离子体装置241也可以被提供为大气压(常压)或真空(低压)等离子体装置，还可以被提供为顺序等离子体装置。根据本实施例，能够通过利用等离子体装置241及液滴喷雾装置241b来依次进行基板MW和芯片D的等离子体处理而缩减用于亲水化处理的工艺费用，并且还能够缩短预接合工艺时间。
图30是构造本发明的又一实施例所涉及的芯片接合装置的第二亲水化处理部的侧视图。图31是表示图30的实施例所涉及的第二亲水化处理部的操作的图。参照图30及图31，第二亲水化处理部250包括等离子体装置251、液滴喷雾装置251b、主体252、升降驱动部253、移动主体254及传送轨道255。
等离子体装置251通过等离子体尖端251a生成等离子体并使基板MW亲水化。液滴喷雾装置251b向从等离子体尖端251a生成的等离子体区域喷射微细液滴。等离子体装置251与由移动主体254的升降驱动部253驱动的主体252接合而能够通过升降驱动部253沿第三方向Z移动，并且能够通过移动主体254沿第一方向X移动。此外，等离子体装置251可被提供为还能够沿第二方向Y移动。等离子体装置251可被提供为能够通过设置于主体252的旋转部(未图示)沿上下方向旋转。根据图30图31的实施例，可利用一个等离子体装置251及一个液滴喷雾装置251b对基板MW和芯片D依次进行亲水化。
首先，如图30所示，等离子体装置251在基板MW上的接合区域生成等离子体并使接合区域亲水化，同时液滴喷雾装置251b向等离子体区域喷射微细液滴而提高亲水化性能。等离子体装置251能够通过等离子体尖端251a使等离子体集中于基板MW上的接合区域。因此，能够高效地进行等离子处理，并且能够缩减等离子体处理费用。在芯片D向接合台120移动的期间能够执行关于基板MW的亲水化处理。
在对基板MW结束亲水化处理的情况下，如图31所示，使等离子体装置251及液滴喷雾装置251b朝向接合头部140移动，并且使主体252朝向下部移动之后，通过使等离子体装置251及液滴喷雾装置251b以主体252为中心朝向上部旋转180°，从而使等离子体尖端251b位于芯片D的接合面下方。等离子体装置251通过等离子体尖端251a在芯片D的接合面生成等离子体并使芯片D的接合面亲水化，此时能够通过由液滴喷雾装置251b向等离子体区域喷射微细液滴而提高亲水化性能。
在接合头部140的移动过程中能够执行利用等离子体装置251及液滴喷雾装置251b的亲水化处理。此时，为了增加等离子体尖端251a及液滴喷雾装置251b中生成的等离子体及微细液滴的接触时间，也可以是等离子体装置251及液滴喷雾装置251b沿接合头部140的移动方向移动的同时，对芯片D的接合面进行亲水化处理。在结束关于芯片D的接合面的亲水化处理的情况下，通过接合头部140将芯片D配置在基板MW上并使其预接合。等离子体装置251可被提供为大气压(常压)或真空(低压)等离子体装置，还可以被提供为顺序等离子体装置。根据本实施例，能够通过利用等离子体装置251及液滴喷雾装置251b来依次进行基板MW和芯片D的等离子体处理而缩减用于预接合的亲水化处理费用，并且还能够缩短预接合工艺时间。
上述详细说明用于举例说明本发明。此外，上述内容表现并说明本发明的优选实施方式，在多种其他组合、变更及环境下能够使用本发明。即，在与本说明书中公开的发明的概念的范围和撰述的公开内容均等的范围和/或本领域的技术或知识范围内能够进行变更或修改。撰述的实施例说明用于实现本发明的技术思想的最佳状态，还可以进行本发明的具体应用领域及用途所要求的各种变更。因此，以上发明的详细说明并非由公开的实施方式来限制本发明。此外，应解释为所附的权利要求书还包含其他实施方式。
[附图标记说明]
100：芯片接合装置 110：支撑单元
120：接合台 130：框架
132：传送轨道 134：支撑部
136：通道 140：接合头部
142：滑架 144：抵接板
150：检查部 160：清洗单元
170：第一亲水化处理部 170a、180a：等离子体装置
170b、180b：液滴喷雾装置 180：第二亲水化处理部
190：对准检查部 200：轨道
210：传送装置 200、241、251：等离子体装置
221：第一等离子体装置 221a、222a：等离子体尖端
222：第二等离子体装置 222b、241b、251b：液滴喷雾装置
240、250：第二亲水化处理部 241a、251a：等离子体尖端
W：半导体晶片 D：芯片
MW：基板 BA：接合区域
P：等离子体区域 DR：微细液滴
R：OH自由基 P2：等离子体处理区间。

Claims (20)

1.一种用于将接合对象接合到基板上的接合方法，包括以下步骤：
对待接合所述接合对象的所述基板上的接合区域和待接合到所述基板上的所述接合对象的接合面进行亲水化；以及
通过所述接合对象的经亲水化的接合面与所述基板的经亲水化的接合区域之间的接合力而将所述接合对象预接合到所述基板上，
其中，在进行亲水化的步骤中，通过等离子体装置在所述接合面或所述接合区域形成等离子体区域，同时通过液滴喷雾装置向所述等离子体区域喷射液滴而对所述接合面或所述接合区域进行亲水化。
2.根据权利要求1所述的接合方法，其中，
在进行亲水化的步骤中，所述液滴喷雾装置通过超声波液滴喷雾器向所述等离子体区域喷射微细液滴。
3.根据权利要求1所述的接合方法，其中，
在进行亲水化的步骤中，所述液滴喷雾装置向所述等离子体装置与所述基板之间的空间或所述等离子体装置与所述接合对象之间的空间喷射所述液滴。
4.根据权利要求1所述的接合方法，其中，
在进行亲水化的步骤中，所述液滴喷雾装置向与所述基板的接合区域或所述接合对象的接合面并排的方向喷射所述液滴。
5.根据权利要求1所述的接合方法，其中，
在进行亲水化的步骤中，所述液滴喷雾装置通过对纯水施加超声波而生成微细液滴，并且将所述微细液滴喷射到所述等离子体区域而从所述微细液滴中生成OH自由基，并且在所述基板上的接合区域或所述接合对象的接合面形成用于预接合所述基板和所述接合对象的液膜。
6.根据权利要求1所述的接合方法，还包括以下步骤：
通过接合头部拾取支撑在支撑单元上的所述接合对象并将所述接合对象传送到支撑在接合台上的所述基板的上部区域，
其中，进行亲水化的步骤包括以下步骤：
通过所述等离子体装置在所述支撑单元与所述接合台之间的所述接合对象的传送路径上形成所述等离子体区域；
通过所述液滴喷雾装置向所述等离子体区域喷射微细液滴；以及
在使所述接合对象在喷射有所述微细液滴的所述等离子体区域中移动的同时对所述接合对象的接合面进行亲水化。
7.根据权利要求1所述的接合方法，其中，
进行亲水化的步骤包括以下步骤：
通过第一亲水化处理部在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及
通过第二亲水化处理部在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
8.根据权利要求1所述的接合方法，其中，
进行亲水化的步骤包括以下步骤：
通过包括所述等离子体装置和所述液滴喷雾装置的亲水化处理部在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及
在对所述基板上的接合区域进行亲水化之前或之后，通过所述亲水化处理部在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
9.根据权利要求1所述的接合方法，其中，
在进行亲水化的步骤中，通过向利用介质阻挡放电方式形成的所述等离子体区域供给微细液滴而在所述基板的接合区域或所述芯片的接合面上生成液体等离子体。
10.根据权利要求1所述的接合方法，还包括以下步骤：
在所述基板和所述接合对象预接合的状态下进行热处理以将所述接合对象后接合到所述基板上。
11.一种用于将接合对象接合到基板上的接合装置，包括：
接合头部，其用于拾取所述接合对象并将所述接合对象传送到所述基板上的接合区域；以及
亲水化处理部，其用于对所述基板上的接合区域及所述接合对象的接合面进行亲水化，从而将所述接合对象预接合到所述基板上，
其中，所述亲水化处理部包括：
等离子体装置，其用于在所述接合对象的接合面或所述基板上的接合区域形成等离子体区域；以及
液滴喷雾装置，其用于向所述等离子体区域喷射液滴。
12.根据权利要求11所述的接合装置，其中，
所述液滴喷雾装置包括超声波液滴喷雾器，所述超声波液滴喷雾器用于向所述等离子体区域喷射微细液滴。
13.根据权利要求11所述的接合装置，其中，
所述液滴喷雾装置向所述等离子体装置与所述基板之间的空间或所述等离子体装置与所述接合对象之间的空间喷射所述液滴，并且向与所述基板的接合区域或所述接合对象的接合面并排的方向喷射所述液滴。
14.根据权利要求11所述的接合装置，其中，
所述液滴喷雾装置通过对纯水施加超声波而生成微细液滴，并且将所述微细液滴喷射到所述等离子体区域而从所述微细液滴中生成OH自由基，并且在所述基板上的接合区域或所述接合对象的接合面形成用于预接合所述基板和所述接合对象的液膜。
15.根据权利要求11所述的接合装置，其中，
所述接合头部被设置为在支撑所述接合对象的支撑单元与支撑所述基板的接合台之间能够移动，
所述亲水化处理部设置在所述支撑单元与所述接合台之间的所述接合对象的传送路径上。
16.根据权利要求11所述的接合装置，其中，
所述亲水化处理部包括：
第一亲水化处理部，其通过在所述基板上的接合区域形成等离子体区域的同时喷射微细液滴而对所述基板上的接合区域进行亲水化；以及
第二亲水化处理部，其通过在所述接合对象的接合面形成等离子体区域的同时喷射微细液滴而对所述接合对象的接合面进行亲水化。
17.根据权利要求11所述的接合装置，其中，
所述亲水化处理部被构造为对所述基板上的接合区域及所述接合对象的接合面连续进行亲水化。
18.根据权利要求17所述的接合装置，其中，
所述等离子体装置包括：等离子体尖端，其用于向所述基板上的接合区域局部地供给等离子体；驱动部，其用于使所述等离子体尖端沿水平方向及上下方向移动；以及旋转部，其用于使所述等离子体尖端沿上下方向旋转。
19.根据权利要求11所述的接合装置，其中，
所述亲水化处理部利用介质阻挡放电方式形成所述等离子体区域并向所述等离子体区域供给微细液滴而在所述基板的接合区域或所述芯片的接合面上生成液体等离子体。
20.根据权利要求11所述的接合装置，还包括：
热处理单元，其在所述基板和所述接合对象预接合的状态下进行热处理以将所述接合对象后接合到所述基板上。
CN201911051462.5A 2018-11-20 2019-10-31 接合装置及接合方法 Active CN111199890B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180143222A KR20200060559A (ko) 2018-11-20 2018-11-20 본딩 장치 및 본딩 방법
KR10-2018-0143222 2018-11-20

Publications (2)

Publication Number Publication Date
CN111199890A true CN111199890A (zh) 2020-05-26
CN111199890B CN111199890B (zh) 2024-02-02

Family

ID=70745993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051462.5A Active CN111199890B (zh) 2018-11-20 2019-10-31 接合装置及接合方法

Country Status (3)

Country Link
KR (2) KR20200060559A (zh)
CN (1) CN111199890B (zh)
TW (1) TWI715296B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005187321A (ja) * 2003-12-02 2005-07-14 Bondotekku:Kk 接合方法及びこの方法により作成されるデバイス並びに接合装置
US20060196424A1 (en) * 2003-01-31 2006-09-07 Frank Swallow Plasma generating electrode assembly
KR20110134105A (ko) * 2010-06-08 2011-12-14 고등기술연구원연구조합 액상 프리커서를 사용한 대기압 ｄｂｄ플라즈마 초친수 코팅장치
WO2012026335A1 (ja) * 2010-08-25 2012-03-01 東京エレクトロン株式会社 接合システム、接合方法及びコンピュータ記憶媒体
KR20120055489A (ko) * 2009-07-24 2012-05-31 야스노리 타가 접합구조체의 제조방법 및 접합구조체
KR20140086361A (ko) * 2012-12-28 2014-07-08 세메스 주식회사 다이 본딩 방법 및 장치
WO2014116048A1 (ko) * 2013-01-24 2014-07-31 한국기초과학지원연구원 액체의 플라즈마 처리를 위한 장치
US20150048523A1 (en) * 2012-04-24 2015-02-19 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
JP2015056407A (ja) * 2014-10-07 2015-03-23 Ｐｍディメンションズ株式会社 液中プラズマ生成装置
US20160074829A1 (en) * 2013-05-24 2016-03-17 Osaka University Method and apparatus for producing liquid for sterilization use
JP2016132788A (ja) * 2015-01-16 2016-07-25 株式会社豊田中央研究所 電気めっきセル及び金属皮膜の製造方法
US9403358B1 (en) * 2015-04-17 2016-08-02 Xerox Corporation System and method for forming hydrophobic structures in a hydrophilic print medium
WO2018084285A1 (ja) * 2016-11-07 2018-05-11 ボンドテック株式会社 基板接合方法、基板接合システムおよび親水化処理装置の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9901100D0 (sv) * 1999-03-24 1999-03-24 Amersham Pharm Biotech Ab Surface and tis manufacture and uses
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2012175043A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
EP3208828A4 (en) * 2014-10-17 2018-06-06 Bondtech Co., Ltd. Method for bonding substrates together, and substrate bonding device
JP6740593B2 (ja) * 2015-10-30 2020-08-19 ウシオ電機株式会社 ワークの貼り合わせ方法およびワークの貼り合わせ装置
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060196424A1 (en) * 2003-01-31 2006-09-07 Frank Swallow Plasma generating electrode assembly
JP2005187321A (ja) * 2003-12-02 2005-07-14 Bondotekku:Kk 接合方法及びこの方法により作成されるデバイス並びに接合装置
KR20120055489A (ko) * 2009-07-24 2012-05-31 야스노리 타가 접합구조체의 제조방법 및 접합구조체
KR20110134105A (ko) * 2010-06-08 2011-12-14 고등기술연구원연구조합 액상 프리커서를 사용한 대기압 ｄｂｄ플라즈마 초친수 코팅장치
WO2012026335A1 (ja) * 2010-08-25 2012-03-01 東京エレクトロン株式会社 接合システム、接合方法及びコンピュータ記憶媒体
US20150048523A1 (en) * 2012-04-24 2015-02-19 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
KR20140086361A (ko) * 2012-12-28 2014-07-08 세메스 주식회사 다이 본딩 방법 및 장치
WO2014116048A1 (ko) * 2013-01-24 2014-07-31 한국기초과학지원연구원 액체의 플라즈마 처리를 위한 장치
US20160074829A1 (en) * 2013-05-24 2016-03-17 Osaka University Method and apparatus for producing liquid for sterilization use
JP2015056407A (ja) * 2014-10-07 2015-03-23 Ｐｍディメンションズ株式会社 液中プラズマ生成装置
JP2016132788A (ja) * 2015-01-16 2016-07-25 株式会社豊田中央研究所 電気めっきセル及び金属皮膜の製造方法
US9403358B1 (en) * 2015-04-17 2016-08-02 Xerox Corporation System and method for forming hydrophobic structures in a hydrophilic print medium
WO2018084285A1 (ja) * 2016-11-07 2018-05-11 ボンドテック株式会社 基板接合方法、基板接合システムおよび親水化処理装置の制御方法

Also Published As

Publication number Publication date
TWI715296B (zh) 2021-01-01
TW202025420A (zh) 2020-07-01
CN111199890B (zh) 2024-02-02
KR20200060559A (ko) 2020-06-01
KR20210068350A (ko) 2021-06-09
KR102301726B1 (ko) 2021-09-13

Similar Documents

Publication Publication Date Title
KR102103811B1 (ko) 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
KR102081703B1 (ko) 본딩 장치 및 본딩 방법
KR20090096733A (ko) 본딩 장치 및 본딩 방법
US11600593B2 (en) Die bonding apparatus and method and substrate bonding apparatus and method
TWI733250B (zh) 鍵合裝置及鍵合方法
CN111199890B (zh) 接合装置及接合方法
TWI810438B (zh) 鍵合裝置及鍵合方法
KR102242197B1 (ko) 본딩 장치 및 본딩 방법
KR102201889B1 (ko) 본딩 장치 및 본딩 방법
KR102211818B1 (ko) 다이 또는 기판의 본딩 장치 및 본딩 방법
KR102178872B1 (ko) 다이 또는 기판의 본딩 장치, 본딩 방법, 액적 토출 헤드 구동 장치 및 방법
KR20200052080A (ko) 본딩 장치 및 본딩 방법
US9735033B2 (en) Multiple swivel arm design in hybrid bonder
JP2009218624A (ja) ボンディング装置及び方法
JP3970732B2 (ja) 接合方法および装置
KR102306763B1 (ko) 친수성 계측 장치, 친수성 계측 방법, 본딩 장치 및 본딩 방법
CN116782628A (zh) 安装装置以及安装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant