CN111181503B - 射频信号处理电路 - Google Patents

射频信号处理电路 Download PDF

Info

Publication number
CN111181503B
CN111181503B CN202010005215.8A CN202010005215A CN111181503B CN 111181503 B CN111181503 B CN 111181503B CN 202010005215 A CN202010005215 A CN 202010005215A CN 111181503 B CN111181503 B CN 111181503B
Authority
CN
China
Prior art keywords
radio frequency
inductor
resonance module
path
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010005215.8A
Other languages
English (en)
Other versions
CN111181503A (zh
Inventor
苏强
戴大杰
彭振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huizhi Microelectronics Co ltd
Original Assignee
Guangzhou Huizhi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huizhi Microelectronics Co ltd filed Critical Guangzhou Huizhi Microelectronics Co ltd
Priority to CN202211713925.1A priority Critical patent/CN116073775B/zh
Priority to CN202010005215.8A priority patent/CN111181503B/zh
Publication of CN111181503A publication Critical patent/CN111181503A/zh
Priority to PCT/CN2020/117239 priority patent/WO2021135435A1/zh
Priority to US17/134,470 priority patent/US11251820B2/en
Application granted granted Critical
Publication of CN111181503B publication Critical patent/CN111181503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种射频信号处理电路，所述射频信号处理电路，包括：第一路径和至少一个第二路径；其中，所述第一路径包括至少一个射频放大器件；所述第二路径的一端通过所述射频放大器件接入所述第一路径；所述第二路径的另一端接地；所述至少一个射频放大器件的寄生电容产生的第一射频电流流经所述至少一个第二路径；所述射频信号处理电路还包括至少一个谐振模块，每个谐振模块的第一端接入所述第一路径，每个谐振模块的第二端接入所述至少一个第二路径中的至少部分第二路径；所述谐振模块，用于产生与所述第一射频电流反向的谐振电流。

Description

射频信号处理电路
技术领域
本发明实施例涉及射频信号处理技术，尤其涉及一种射频信号处理电路。
背景技术
随着通信技术的发展，对射频功放的性能提出更高的要求，而射频放大器作为射频前端重要的组成部分，可实现射频信号的放大。然而，射频放大器中，以金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)器件为例，源极、栅极和漏极两两之间存在寄生电容，从而有部分输入信号被寄生电容吸收，使得输出端输出信号减小，造成增益较低，效率降低，饱和功率稍恶化。并且，随着无线通信使用的频率越来越高，器件中的寄生电容变得越来越大，也使得寄生电容所导致的增益恶化更加明显。
发明内容
有鉴于此，本申请实施例提供一种射频信号处理电路，可以削弱寄生电容对射频信号处理电路的增益的影响，有效降低寄生电容对射频放大器件中信号的恶化程度。
一方面，本申请实施例提供一种射频信号处理电路，所述射频信号处理电路包括：第一路径和至少一个第二路径；其中，所述第一路径包括至少一个射频放大器件；所述至少一个射频放大器件的寄生电容产生的第一射频电流流经所述至少一个第二路径；
所述射频信号处理电路还包括至少一个谐振模块，每个谐振模块的第一端接入所述第一路径，每个谐振模块的第二端接入所述至少一个第二路径中的至少部分第二路径；
所述谐振模块，用于产生与所述第一射频电流反向的谐振电流。
可选的，所述谐振模块包括第一电容和第一电感；所述第一电容的第一端接入所述第一路径；所述第一电容的第二端与所述第一电感的第一端连接；所述第一电感的第二端接入所述第二路径。
可选的，所述至少一个射频放大器件包括：第一射频放大器件，所述第一射频放大器件的第二端与输入端连接；所述第一射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第三端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
可选的，所述至少一个射频放大器件包括：第一射频放大器件，所述第一射频放大器件的第二端与输入端连接；所述第一射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
可选的，所述射频信号处理电路还包括第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端、所述第一谐振模块的第一电感的第二端和所述第二电感的第一端连接。
可选的，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端分别与所述第一射频放大器件的第三端和所述第二射频放大器件的第一端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端与所述第二电感的第二端连接。
可选的，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端分别与所述第一射频放大器件的第三端和所述第二射频放大器件的第一端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
可选的，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
可选的，所述射频信号处理电路还包括：第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
可选的，所述射频信号处理电路还包括：第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端、所述第一谐振模块的第一电感的第二端和所述第二电感的第一端连接。
本申请实施例提供的射频信号处理电路，通过在射频信号处理电路设置谐振模块，谐振模块的第一端接入射频信号处理电路的第一路径，谐振模块的第二端接入射频信号处理电路的第二路径，通过谐振模块产生与第一路径中的射频放大器件的寄生电容所产生的第一射频电流反向的谐振电流，通过谐振电流抵消射频放大器件的寄生电容所产生的第一射频电流，以减少流入第二路径的射频信号，增加第一路径的射频信号，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
附图说明
在附图中(这些附图不一定是按照比例绘制的)，相同的数字能够描述不同视图中的类似部件。具有不同字母后缀的相同数字能够表示类似部件的不同示例。附图通过示例而非限制的方式概括地示例了本申请中讨论的各个实施例。
图1为相关技术中的射频放大电路的一种示意图；
图2为本申请实施例的射频信号处理电路的一个可选组成结构示意图；
图3为本申请实施例的射频信号处理电路的第一种应用示意图；
图4为本申请实施例的射频信号处理电路的第二种应用示意图；
图5为本申请实施例的射频信号处理电路的第三种应用示意图；
图6为本申请实施例的射频信号处理电路的第四种应用示意图；
图7为本申请实施例的射频信号处理电路的第五种应用示意图；
图8为本申请实施例的射频信号处理电路的第六种应用示意图；
图9为本申请实施例的射频信号处理电路的第七种应用示意图；
图10为本申请实施例的射频信号处理电路的第八种应用示意图；
图11为采用本申请实施例的射频信号处理电路的一种增益效果示意图；
图12为本申请实施例的射频信号处理电路的第九种应用示意图；
图13为本申请实施例的射频信号处理电路的第十种应用示意图。
具体实施方式
在对本申请实施例的射频信号处理电路进行详细说明之前，首先对本申请实施例中提出的问题进行简单说明。
图1为相关技术中的射频放大电路的一种示意图，以射频放大器件为MOS器件为例，如图1所示，以射频放大电路中包括MOS器件Q1和MOS器件Q2两个MOS器件为例，常规的射频放大电路中，由于作为射频放大器件的MOS器件存在三个工作极：栅极(gate)，漏极(drain)和源极(source)，不同的两个工作极之间存在寄生电容，例如，栅极-源极寄生电容(Cgs)、栅极-漏极寄生电容(Cgd)以及漏极-源极寄生电容(Cds)。而当有射频信号从射频放大电路的射频输入端(RFIN)输入时，部分射频信号被其所流经的MOS放大器件Q1的漏极-源极寄生电容(Cds)和MOS放大器件Q2的漏极-源极寄生电容(Cgs)吸收，从而无法流入射频主通路，再从射频放大电路的射频输出端(RFOUT)输出，使得射频输出端(RFOUT)的输出信号降低，从而造成增益较低，放大电路的效率降低，饱和功率稍恶化的问题。此外，当射频放大电路接地时，电路中的MOS器件中的源极与地之间的连接总线也将存在寄生电感，可选地，所述寄生电容在某些实际电路中可以为实际存在的电感，而对放大电路造成干扰，降低从射频输出端(RFOUT)所输出的射频信号，进而降低电路增益。
以下结合附图及实施例，对本申请实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
图2本申请实施例射频信号处理电路的一个可选组成结构示意图，如图2所示，射频信号处理电路包括第一路径11和至少一个第二路径12；其中，所述第一路径11包括至少一个射频放大器件14；所述至少一个射频放大器件14的寄生电容产生的第一射频电流流经所述至少一个第二路径12；所述射频信号处理电路还包括至少一个谐振模块13，每个谐振模块13的第一端接入所述第一路径11，每个谐振模块13的第二端接入所述至少一个第二路径12中的至少部分第二路径12；所述谐振模块13，用于产生与所述第一射频电流反向的谐振电流。
其中，图2中所示的第一路径11用于表示射频信号从射频输入端(RFIN)输入，经过射频放大器件，再从射频输出端(RFOUT)输出的信号流经路径，即射频信号处理电路的主路径；所述第二路径12用于表示从射频输入端(RFIN)输入的射频信号，由于受电路中的射频放大器件中寄生电容的影响，将经过所述射频放大器件流入接地端的信号流经路径，即射频信号处理电路的旁路径。
本申请实施例中，所述谐振模块13具有谐振属性，即所述谐振模块包括感性器件和容性器件，其中，所述感性器件与所述容性器件为串联连接，在根据射频信号处理电路中射频放大器件的工作频率，来调整包含有感性器件和容性器件的谐振模块的谐振频率，以产生谐振电流抵消射频放大器件的寄生电容的影响。
在本申请的一些可选实施例中，所述谐振模块包括第一电容和第一电感；所述第一电容的第一端接入所述第一路径；所述第一电容的第二端与所述第一电感的第一端连接；所述第一电感的第二端接入所述第二路径。
采用本发明实施例的技术方案，在射频信号处理电路中，通过在射频信号处理电路设置的谐振模块，通过谐振模块产生与射频放大器件的寄生电容所产生的第一射频电流反向的谐振电流，以减少流入第二路径的射频信号，增加第一路径的射频信号，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
下面结合具体的场景对本申请实施例的射频信号处理电路进行详细说明。
场景一
图3为本申请实施例的射频信号处理电路的第一种应用示意图：本场景中，射频信号处理电路中包括一个射频放大器件，记为第一射频放大器件；所述射频信号处理电路还包括一个谐振模块，记为第一谐振模块。具体的，参照图3所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1，其中，所述第一射频放大器件Q1对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端与输入端(RFIN)连接；所述第一射频放大器件Q1的第三端与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端连接；所述第二电感L2的第二端接地。其中，参照图3，第一射频放大器件Q1的第一端对应于第一射频放大器件Q1的源极(Source)，图中通过S标识，第一射频放大器件Q1的第二端对应于第一射频放大器件Q1的栅极(Gate)，图中通过G标识，第一射频放大器件Q1的第三端对应于第一射频放大器件Q1的漏极(Drain)，图中通过D标识。
可选地，所述第一射频放大器件Q1可以为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管；此外，所述第一射频放大器件Q1也可以为双极结型晶体管(Bipolar Junction Transistor，BJT)，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
一个实施例中，第一谐振模块13包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块13中的所述第一电容C1的第一端与所述第一射频放大器件Q1的第三端(漏极)连接；所述第一谐振模块13中的所述第一电容C1的第二端与所述第一谐振模块13中的所述第一电感L1的第一端连接；所述第一谐振模块13中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
本实施例中，所述第一电容C1和所述第一电感L1串联组成第一谐振模块13，所述第一电容C1需要选取较大值，起隔直流的作用。在一些实施例中，应在使得所述谐振模块的工作频率低于所述第一射频放大器件Q1的工作频率的前提下(例如，所述谐振模块的工作频率低于所述第一射频放大器件Q1的工作频率的十分之一)，即在所述第一射频放大器件Q1所在的工作频率范围内，尽量为所述第一电容C1选取较大的数值，以增强所述谐振模块的谐振效果；并且，由于所述第一电容C1和所述第一电感L1串联以形成谐振模块(本实施例中的第一谐振模块13)，谐振模块的叠加电抗值将等于第一电容C1数值的倒数与第一电感L1的数值相叠加，而当所述谐振模块的工作频率大于零时，所述第一电容C1和所述第一电感L1串联叠加等效于所述第一电感L1的作用，当所述谐振模块的工作频率大于零时，所述第一电容C1和所述第一电感L1串联叠加等效于所述第一电感C1的作用，即其中所述第一电容C1和所述第一电感L1组成的第一谐振模块13用于产生谐振电流，其与所述第一射频放大器件Q1的寄生电容所产生的射频电流反向，第一谐振模块13产生的谐振电流可参见图3中的箭头方向所示。因此，两种电流会相互抵消。
进一步地，由于所述第二电感L2的第一端连接至所述第一射频放大器件Q1的第一端(源极)，所述第二电感L2的第二端连接至地，从而形成射频放大器件源极负反馈；而通过将所述第一谐振模块13并联至第一射频放大器件Q1的第一端(源极)，可以减小流入所述第二电感L2的射频信号，等效于减小第一电感L1的电感，获得更进一步的增益提高。此外，所述第一射频放大器件Q1的功率增益与所述第一谐振模块13输入导纳的实部呈反比，并且根据所述第一射频放大器件Q1的工作频率以及所述第一射频放大器件Q1本身的寄生电容的数值，确定所述第一电感L1的电感值，以减小所述输入导纳的实部，提高所述射频放大器件的功率增益。
在一些实施例中，如图3所示，射频信号处理电路还包括第一隔交电阻R1、第一隔直电容C3和第一隔交电感L3；其中，所述第一隔交电阻R1的第一端与第一偏置电压输入端(Vg1)连接，所述第一隔交电阻R1的第二端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第一射频放大器件Q1的第二端(栅极)与所述输入端(RFIN)之间串联所述第一隔直电容C3；第一隔交电感L3的第一端与所述第一射频放大器件Q1的第三端(漏极)连接，第一隔交电感L3的第二端与漏极电源电压VDD连接。所述第一偏置电压输入端(Vg1)用于为所述第一射频放大器件Q1提供合适的偏置电压以使所述第一射频放大器件Q1工作于所需的工作状态，从而保证共源(射)放大管处于线性放大区；所述第一隔交电阻R1用于将所述第一偏置电压输入端(Vg1)与射频信号输入端(RFIN)所输入的射频交流信号隔开，其中，在电路中亦可用隔交电感代替隔交电阻；所述第一隔直电容C3用于防止偏置直流流入地或者流入射频信号输入端(RFIN)；所述第一隔交电感L3用于将漏极电源电压(VDD)与射频交流信号隔开，促使所有射频交流信号都经由射频信号输出端(RFOUT)输出。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，通过谐振模块产生与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景二
图4为本申请实施例的射频信号处理电路的第二种应用示意图：本场景中，射频信号处理电路中包括一个射频放大器件，记为第一射频放大器件；所述射频信号处理电路还包括一个谐振模块，记为第一谐振模块。具体的，参照图4所示：
所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1，其中，所述第一射频放大器件Q1对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第一射频放大器件Q1的第三端(漏极)与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1可以为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管；此外，所述第一射频放大器件Q1也可以为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块13包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块13中的所述第一电容C1的第一端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第一谐振模块13中的所述第一电容C1的第二端与所述第一谐振模块13中的所述第一电感L1的第一端连接；所述第一谐振模块13中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
本实施例中各元件的说明具体可参照场景一中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1各端的详细说明亦可参照场景一，这里不再赘述。第一谐振模块13产生的谐振电流可参见图4中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，通过谐振模块产生与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景三
图5为本申请实施例的射频信号处理电路的第三种应用示意图：本场景中，射频信号处理电路中包括一个射频放大器件，记为第一射频放大器件；所述射频信号处理电路还包括两个谐振模块，记为第一谐振模块和第二谐振模块；具体的，参照图5所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1，其中，所述第一射频放大器件Q1对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第一射频放大器件Q1的第三端(漏极)与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管；此外，所述第一射频放大器件Q1也可以为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块131和第二谐振模块132对应于图2中的谐振模块13，所述第一谐振模块131和所述第二谐振模块132均包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块131中的所述第一电容C1的第一端与所述第一射频放大器件Q1的第三端(漏极)连接；所述第一谐振模块131中的所述第一电容C1的第二端与所述第一谐振模块131中的所述第一电感L1的第一端连接；所述第一谐振模块131中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1(源极)的第一端和所述第二电感L2的第一端连接。
其中，所述第二谐振模块132中的第一电容C1的第一端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第二谐振模块132中的第一电容C1的第二端与所述第二谐振模块132中的第一电感L1的第一端连接；所述第二谐振模块132中的第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)、所述第一谐振模块131的第一电感L1的第二端和所述第二电感L2的第一端连接。
本实施例相当于图3和图4所示的方案的结合，本实施例中各元件的说明具体可参照场景一中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1各端的详细说明亦可参照场景一，这里不再赘述。第一谐振模块131和第二谐振模块132产生的谐振电流可参见图5中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，并且通过两个谐振模块的组合叠加使用，产生了与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景四
图6为本申请实施例的射频信号处理电路的第四种应用示意图：本场景中，射频信号处理电路中包括两个射频放大器件，记为第一射频放大器件和第二射频放大器件；所述射频信号处理电路还包括一个谐振模块，记为第一谐振模块。具体的，参照图6所示，所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1和第二射频放大器件Q2，其中，所述第一射频放大器件Q1和所述第二射频放大器件Q2对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端与输入端(RFIN)连接；所述第二射频放大器件Q2的第一端串联至所述第一射频放大器件Q1的第三端；所述第二射频放大器件Q2的第三端与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端连接；所述第二电感L2的第二端接地。其中，参照图6，第一射频放大器件Q1的第一端对应于源极(Source)，图中通过S标识，第一射频放大器件Q1的第二端对应于栅极(Gate)，图中通过G标识，第一射频放大器件Q1的第三端对应于漏极(Drain)，图中通过D标识。此外，第二射频放大器件Q2的第一端对应于源极(Source)，图中通过S标识，第二射频放大器件Q2的第二端对应于栅极(Gate)，图中通过G标识，第二射频放大器件Q2的第三端对应于漏极(Drain)，图中通过D标识。
可选地，所述第一射频放大器件Q1和所述第二射频放大器件Q2可以均为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管，而第二射频放大器件Q2为共栅极型放大管；此外，所述第一射频放大器件Q1和所述第二射频放大器件Q2也可以均为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管，而所述第二射频放大器件Q2为共基极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块13包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块13中的所述第一电容C1的第一端分别与所述第一射频放大器件Q1的第三端(漏极)和所述第二射频放大器件Q2的第一端(源极)连接；所述第一谐振模块13中的所述第一电容C1的第二端与所述第一谐振模块13中的所述第一电感L1的第一端连接；所述第一谐振模块13中的所述第一电感L1的第二端分别与所述第二电感L2的第二端和地连接。
本实施例中，所述第一电容C1和所述第一电感L1串联组成第一谐振模块13，所述第一电容C1需要选取较大值，起隔直流的作用。在一些实施例中，应在使得所述谐振模块的工作频率低于所述第一射频放大器件Q1和所述第二射频放大器件Q2的工作频率的前提下(例如，所述谐振模块的工作频率低于所述第一射频放大器件Q1和所述第二射频放大器件Q2的工作频率的十分之一)，即在所述第一射频放大器件Q1和所述第二射频放大器件Q2所在的工作频率范围内，尽量为所述第一电容C1选取较大的数值，以增强所述谐振模块的谐振效果；并且，由于所述第一电容C1和所述第一电感L1串联以形成谐振模块(本实施例中的第一谐振模块13)，谐振模块的叠加电抗值将等于第一电容C1数值的倒数与第一电感L1的数值相叠加，而当所述谐振模块的工作频率大于零时，所述第一电容C1和所述第一电感L1串联叠加等效于所述第一电感L1的作用，当所述谐振模块的工作频率大于零时，所述第一电容C1和所述第一电感L1串联叠加等效于所述第一电感C1的作用，即其中所述第一电容C1和所述第一电感L1组成的第一谐振模块13用于产生谐振电流，其与所述第一射频放大器件Q1的寄生电容所产生的射频电流反向，第一谐振模块13产生的谐振电流可参见图6中的箭头方向所示。
因此，两种电流会相互抵消。
在一些实施例中，如图6所示，射频信号处理电路还包括第一隔交电阻R1、第二隔交电阻R2、第一隔直电容C3、第二隔直电容C4、第一隔交电感L3；其中，所述第一隔交电阻R1的第一端与第一偏置电压输入端(Vg1)连接，所述第一隔交电阻R1的第二端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第一射频放大器件Q1的第二端(栅极)与所述输入端(RFIN)之间串联所述第一隔直电容C3；所述第二隔交电阻R2的第一端与第二偏置电压输入端(Vg2)连接，所述第二隔交电阻R2的第二端与所述第二射频放大器件Q2的第二端(栅极)连接；所述第二射频放大器件Q2的第二端(栅极)与地之间串联所述第二隔直电容C4；第一隔交电感L3的第一端与所述第二射频放大器件Q2的第三端(漏极)连接，第一隔交电感L3的第二端与漏极电源电压VDD连接。所述第一偏置电压(Vg1)和所述第二偏置电压(Vg2)用于为所述第一射频放大器件Q1和所述第二射频放大器件Q2提供合适的偏压，以使所述第一射频放大器件Q1和所述第二射频放大器件Q2工作于所需的工作状态，从而保证所述第一射频放大器件Q1和所述第二射频放大器件Q2各个极的工作状态稳定；所述第一隔交电阻R1和所述第二隔交电阻R2用于将所述第一偏置电压输入端(Vg1)和第二偏置电压输入端(Vg2)与射频信号输入端(RFIN)所输入的射频交流信号隔开，其中，在电路中亦可用隔交电感代替隔交电阻；所述第一隔直电容C3和第二隔直电容C4用于防止偏置直流流入地或者流入射频信号输入端(RFIN)；所述第一隔交电感L3用于将漏极电源电压(VDD)与射频交流信号隔开，促使所有射频交流信号都经由射频信号输出端(RFOUT)输出。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，通过谐振模块产生与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，以降低寄生电容对电路增益的影响，有效增大电路的增益，提高电路的工作效率。
场景五
图7为本申请实施例的射频信号处理电路的第五种应用示意图：本场景中，射频信号处理电路中包括两个射频放大器件，记为第一射频放大器件和第二射频放大器件；所述射频信号处理电路还包括一个谐振模块，记为第一谐振模块。具体的，参照图7所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1和第二射频放大器件Q2，其中，所述第一射频放大器件Q1和所述第二射频放大器件Q2对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第二射频放大器件Q2的第一端(源极)串联至所述第一射频放大器件Q1的第三端(漏极)；所述第二射频放大器件Q2的第三端(漏极)与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1和所述第二射频放大器件Q2可以均为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管，而第二射频放大器件Q2为共栅极型放大管；此外，所述第一射频放大器件Q1和所述第二射频放大器件Q2也可以均为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管，而所述第二射频放大器件Q2为共基极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块13包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块13中的所述第一电容C1的第一端与所述第一射频放大器件Q1的第三端(漏极)连接；所述第一谐振模块13中的所述第一电容C1的第二端与所述第一谐振模块13中的所述第一电感L1的第一端连接；所述第一谐振模块13中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
进一步地，由于所述第二电感L2的第一端连接至所述第一射频放大器件Q1的第一端(源极)，所述第二电感L2的第二端连接至地，从而形成射频放大器件源极负反馈；而通过将所述第一谐振模块13并联至第一射频放大器件Q1的第一端(源极)，可以减小流入所述第二电感L2的射频信号，等效于减小第一电感L1的电感，获得更进一步的增益提高。此外，所述第一射频放大器件Q1的功率增益与所述第一谐振模块13输入导纳的实部呈反比，并且根据所述第一射频放大器件Q1的工作频率以及所述第一射频放大器件Q1放大器件本身的寄生电容的数值，来选取合适确定所述第一电感L1的电感值，以减小所述输入导纳的实部，提高所述射频放大器件的功率增益。
本实施例中各元件的说明具体可参照场景四中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1和第二射频放大器件Q2各端的详细说明亦可参照场景四，这里不再赘述。第一谐振模块13产生的谐振电流可参见图7中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，通过谐振模块产生与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景六
图8为本申请实施例的射频信号处理电路的第六种应用示意图：本场景中，射频信号处理电路中包括两个射频放大器件，记为第一射频放大器件和第二射频放大器件；所述射频信号处理电路还包括一个谐振模块，记为第一谐振模块。具体的，参照图8所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1和第二射频放大器件Q2，其中，所述第一射频放大器件Q1和所述第二射频放大器件Q2对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第二射频放大器件Q2的第一端(源极)串联至所述第一射频放大器件Q1的第三端(漏极)；所述第二射频放大器件Q2的第三端(漏极)与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1和所述第二射频放大器件Q2可以均为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管，而第二射频放大器件Q2为共栅极型放大管；此外，所述第一射频放大器件Q1和所述第二射频放大器件Q2也可以均为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管，而所述第二射频放大器件Q2为共基极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块13包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块13中的所述第一电容C1的第一端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第一谐振模块13中的所述第一电容C1的第二端与所述第一谐振模块13中的所述第一电感L1的第一端连接；所述第一谐振模块13中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
本实施例中各元件的说明具体可参照场景四以及场景五中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1和第二射频放大器件Q2各端的详细说明亦可参照场景四，这里不再赘述。第一谐振模块13产生的谐振电流可参见图8中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，以产生与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，通过谐振模块使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景七
图9为本申请实施例的射频信号处理电路的第七种应用示意图：本场景中，射频信号处理电路中包括两个射频放大器件，记为第一射频放大器件和第二射频放大器件；所述射频信号处理电路还包括两个谐振模块，记为第一谐振模块和第二谐振模块。具体的，参照图9所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1和第二射频放大器件Q2，其中，所述第一射频放大器件Q1和所述第二射频放大器件Q2对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第二射频放大器件Q2的第一端(源极)串联至所述第一射频放大器件Q1的第三端(漏极)；所述第二射频放大器件Q2的第三端(漏极)与输出端连接(RFOUT)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1和所述第二射频放大器件Q2可以均为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管，而第二射频放大器件Q2为共栅极型放大管；此外，所述第一射频放大器件Q1和所述第二射频放大器件Q2也可以均为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管，而所述第二射频放大器件Q2为共基极型放大管。可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块131和第二谐振模块132对应于图1中的谐振模块13，所述第一谐振模块131和所述第二谐振模块132包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块131中的所述第一电容C1的第一端分别与所述第一射频放大器件Q1的第三端(漏极)和所述第二射频放大器件Q2的第一端(源极)连接；所述第一谐振模块131中的所述第一电容C1的第二端与所述第一谐振模块131中的所述第一电感L1的第一端连接；所述第一谐振模块131中的所述第一电感L1的第二端分别与所述第二电感L2的第二端和地连接。
其中，所述第二谐振模块132中的第一电容C1的第一端与所述第一射频放大器件Q1的第二端(栅极)连接；所述第二谐振模块132中的第一电容C1的第二端与所述第二谐振模块132中的第一电感L1的第一端连接；所述第二谐振模块132中的第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
本实施例相当于图6和图8所示的方案的结合，本实施例中各元件的说明具体可参照场景四以及场景五中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1和第二射频放大器件Q2各端的详细说明亦可参照场景四，这里不再赘述。第一谐振模块131和第二谐振模块132产生的谐振电流可参见图9中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，并且通过两个谐振模块的组合叠加使用，产生了与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
场景八
图10为本申请实施例的射频信号处理电路的第八种应用示意图：本场景中，射频信号处理电路中包括两个射频放大器件，分别记为第一射频放大器件Q1和第二射频放大器件Q2；所述射频信号处理电路还包括两个谐振模块，记为第一谐振模块和第二谐振模块。具体的，参照图10所示：所述射频信号处理电路包括第一路径11和第二路径12；所述第一路径11包括第一射频放大器件Q1和第二射频放大器件Q2，其中，所述第一射频放大器件Q1和所述第二射频放大器件Q2对应于图2中的射频放大器件14；所述第一射频放大器件Q1的第二端(栅极)与输入端(RFIN)连接；所述第二射频放大器件Q2的第一端(源极)串联至所述第一射频放大器件Q1的第三端(漏极)；所述第二路径12包括第二电感L2；所述第二电感L2的第一端与所述第一射频放大器件Q1的第一端(源极)连接；所述第二电感L2的第二端接地。
可选地，所述第一射频放大器件Q1和所述第二射频放大器件Q2为N沟道增强型MOSFET器件，在此种应用场景中，所述第一射频放大器件Q1为共源极型放大管，而第二射频放大器件Q2为共栅极型放大管；此外，所述第一射频放大器件Q1和所述第二射频放大器件Q2也可以均为双极结型晶体管，即BJT器件，在此种应用场景中，所述第一射频放大器件Q1为共射极型放大管，而所述第二射频放大器件Q2为共基极型放大管。
可选地，所述第二电感L2可以为某些实际电路中的寄生电感，也可以为某些实际电路中实际存在的电感。
本实施例中，第一谐振模块131和第二谐振模块132对应于图1中的谐振模块13，所述第一谐振模块131和所述第二谐振模块132包括第一电容C1和第一电感L1；所述第一电容C1的第一端接入所述第一路径11；所述第一电容C1的第二端与所述第一电感L1的第一端连接；所述第一电感L1的第二端接入所述第二路径12。
其中，所述第一谐振模块131中的所述第一电容C1的第一端分别与所述第一射频放大器件Q1的第三端(漏极)和所述第二射频放大器件Q2的第一端(源极)连接；所述第一谐振模块131中的所述第一电容C1的第二端与所述第一谐振模块131中的所述第一电感L1的第一端连接；所述第一谐振模块131中的所述第一电感L1的第二端分别与所述第一射频放大器件Q1的第一端(源极)和所述第二电感L2的第一端连接。
其中，所述第二谐振模块132中的第一电容C1的第一端与所述第一射频放大器件Q1件的第二端(栅极)连接；所述第二谐振模块132中的第一电容C1的第二端与所述第二谐振模块132中的第一电感L1的第一端连接；所述第二谐振模块132中的第一电感L1的第二端分别与所述第一射频放大器件Q1件的第一端(源极)、所述第一谐振模块131的第一电感L1的第二端和所述第二电感L2的第一端连接。
本实施例相当于图7和图8所示的方案的结合，本实施例中各元件的说明具体可参照场景四以及场景五中的对应元件的详细阐述，其中，本实施例中第一射频放大器件Q1和第二射频放大器件Q2各端的详细说明亦可参照场景四，这里不再赘述。第一谐振模块131和第二谐振模块132产生的谐振电流可参见图10中的箭头方向所示。
采用本申请实施例的技术方案，当射频信号处理电路中的射频信号从射频信号输入端(RFIN)经由射频放大器件流入射频信号输出端(RFOUT)时，通过在射频信号处理电路设置的谐振模块，并且通过两个谐振模块的组合叠加使用，既减小了L1的等效电感，又产生了与射频放大器件的寄生电容所产生的射频电流反向的谐振电流，以使谐振电流与寄生电容所产生的射频电流相互抵消，从而减少流入射频放大电路的第二路径的射频信号电流，增加第一路径的射频信号电流，从而降低寄生电容对电路增益的影响，提高射频放大器件的增益与放大功率，使可以使用更少的放大器件级数来实现所需的放大功率，从而使系统结构更简单，提高系统效率。
图11为采用本申请实施例的射频信号处理电路的一种增益效果示意图：例如，包括采用图6和图7所对应的实施例的增益。其中，横轴为射频信号处理电路的输出功率(Pout)，纵轴为射频放大电路的增益(Gain)，采用常规射频信号处理电路的原始增益如图中实线1101所示，采用图6所对应的实施例中的射频信号处理电路的增益曲线示为虚线1102所示，采用图7所对应的实施例中的射频信号处理电路的增益曲线示为虚线1103所示。可见，通过本发明实施例的技术方案有效提升了电路的增益，并且从低输出功率到高输出功率的增益都得到了提高。此外，通过将谐振模块并联至第一放大器件的第一端(源极)，减小了流入所述第二电感L2的射频信号，等效于减小L1的电感，又更进一步提高了增益。
场景九
图12为本申请实施例的射频信号处理电路的第九种应用示意图，图13为本申请实施例的射频信号处理电路的第十种应用示意图。
区别于前述场景，图12和图13所示的射频信号处理电路为本实施例所述的射频信号处理电路中的所述射频放大器件采用双极结型晶体管(Bipolar Junction Transistor，BJT)的示例，因此，图12和图13示出了本申请实施例射频信号处理电路中的射频放大器件为BJT管的电路结构示意图，其中，图12所示的射频信号处理电路具体可参照图5所示的射频信号处理电路的详细阐述；图13所示的射频信号处理电路具体可参照图10所示的射频信号处理电路的详细阐述。
以上所述，仅为本申请的具体实施模式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种射频信号处理电路，其特征在于，所述射频信号处理电路，包括：第一路径和至少一个第二路径；其中，所述第一路径包括至少一个射频放大器件；所述第二路径的一端通过所述射频放大器件接入所述第一路径；所述第二路径的另一端接地；所述至少一个射频放大器件的寄生电容产生的第一射频电流流经所述至少一个第二路径；
所述射频信号处理电路还包括至少一个谐振模块，每个谐振模块的第一端接入所述第一路径，每个谐振模块的第二端接入所述至少一个第二路径中的至少部分第二路径；
所述谐振模块，用于产生与所述第一射频电流反向的谐振电流。
2.根据权利要求1所述的射频信号处理电路，其特征在于，所述谐振模块包括第一电容和第一电感；所述第一电容的第一端接入所述第一路径；所述第一电容的第二端与所述第一电感的第一端连接；所述第一电感的第二端接入所述第二路径。
3.根据权利要求2所述的射频信号处理电路，其特征在于，所述至少一个射频放大器件包括：第一射频放大器件，所述第一射频放大器件的第二端与输入端连接；所述第一射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第三端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
4.根据权利要求2所述的射频信号处理电路，其特征在于，
所述至少一个射频放大器件包括：第一射频放大器件，所述第一射频放大器件的第二端与输入端连接；所述第一射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
5.根据权利要求3所述的射频信号处理电路，其特征在于，所述射频信号处理电路还包括第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端、所述第一谐振模块的第一电感的第二端和所述第二电感的第一端连接。
6.根据权利要求2所述的射频信号处理电路，其特征在于，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端分别与所述第一射频放大器件的第三端和所述第二射频放大器件的第一端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端与所述第二电感的第二端连接。
7.根据权利要求2所述的射频信号处理电路，其特征在于，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端分别与所述第一射频放大器件的第三端和所述第二射频放大器件的第一端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
8.根据权利要求2所述的射频信号处理电路，其特征在于，所述至少一个射频放大器件包括：第一射频放大器件和第二射频放大器件；其中，所述第一射频放大器件的第二端与输入端连接；所述第二射频放大器件的第一端与所述第一射频放大器件的第三端连接；所述第二射频放大器件的第三端与输出端连接；所述第二路径包括第二电感；所述第二电感的第一端与所述第一射频放大器件的第一端连接；所述第二电感的第二端接地；
所述射频信号处理电路包括第一谐振模块；所述第一谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第一谐振模块中的第一电容的第二端与所述第一谐振模块中的第一电感的第一端连接；所述第一谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
9.根据权利要求6所述的射频信号处理电路，其特征在于，所述射频信号处理电路还包括：第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端和所述第二电感的第一端连接。
10.根据权利要求7所述的射频信号处理电路，其特征在于，所述射频信号处理电路还包括：第二谐振模块；
其中，所述第二谐振模块中的第一电容的第一端与所述第一射频放大器件的第二端连接；所述第二谐振模块中的第一电容的第二端与所述第二谐振模块中的第一电感的第一端连接；所述第二谐振模块中的第一电感的第二端分别与所述第一射频放大器件的第一端、所述第一谐振模块的第一电感的第二端和所述第二电感的第一端连接。
11.根据权利要求3所述的射频信号处理电路，其特征在于，所述第二电感为寄生电感；
所述第一谐振模块的一端，连接在所述第二路径的射频放大器件的源极和所述第二电感之间，且所述第一谐振模块的另一端在所述第二路径的射频放大器件的漏极。
CN202010005215.8A 2020-01-03 2020-01-03 射频信号处理电路 Active CN111181503B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211713925.1A CN116073775B (zh) 2020-01-03 2020-01-03 射频信号处理电路
CN202010005215.8A CN111181503B (zh) 2020-01-03 2020-01-03 射频信号处理电路
PCT/CN2020/117239 WO2021135435A1 (zh) 2020-01-03 2020-09-23 射频信号处理电路
US17/134,470 US11251820B2 (en) 2020-01-03 2020-12-27 Circuit for processing radio frequency signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010005215.8A CN111181503B (zh) 2020-01-03 2020-01-03 射频信号处理电路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211713925.1A Division CN116073775B (zh) 2020-01-03 2020-01-03 射频信号处理电路

Publications (2)

Publication Number Publication Date
CN111181503A CN111181503A (zh) 2020-05-19
CN111181503B true CN111181503B (zh) 2023-01-31

Family

ID=70621777

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211713925.1A Active CN116073775B (zh) 2020-01-03 2020-01-03 射频信号处理电路
CN202010005215.8A Active CN111181503B (zh) 2020-01-03 2020-01-03 射频信号处理电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211713925.1A Active CN116073775B (zh) 2020-01-03 2020-01-03 射频信号处理电路

Country Status (2)

Country Link
CN (2) CN116073775B (zh)
WO (1) WO2021135435A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116073775B (zh) * 2020-01-03 2024-06-07 广州慧智微电子股份有限公司 射频信号处理电路
CN113300732A (zh) * 2021-04-15 2021-08-24 广州慧智微电子有限公司 一种功率分配电路和射频前端收发设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066932A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种可降低对ism频段干扰的多级射频功率放大器电路
CN107404289A (zh) * 2016-05-19 2017-11-28 株式会社村田制作所 功率放大模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100525122C (zh) * 2006-08-01 2009-08-05 华东师范大学 谐振增强型射频低噪声放大器
US7689187B2 (en) * 2007-03-01 2010-03-30 Motorola, Inc. Dual input low noise amplifier for multi-band operation
KR100882103B1 (ko) * 2007-09-28 2009-02-06 삼성전기주식회사 수동 소자로 이루어진 다중대역 출력 임피던스 정합 회로,수동 소자로 이루어진 다중대역 입력 임피던스 정합 회로를갖는 증폭기 및 수동 소자로 이루어진 다중대역 입출력임피던스 정합 회로를 갖는 증폭기
CN101252342A (zh) * 2008-03-18 2008-08-27 上海士康射频技术有限公司 单芯片射频功率放大器
US9143204B2 (en) * 2011-06-17 2015-09-22 Tensorcom, Inc. Direct coupled biasing circuit for high frequency applications
US8626106B2 (en) * 2011-12-06 2014-01-07 Tensorcom, Inc. Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA
CN102969984A (zh) * 2012-11-12 2013-03-13 东南大学 一种电流复用噪声抵消低噪声放大器
CN102969986B (zh) * 2012-11-19 2015-07-08 苏州远创达科技有限公司 一种射频功率放大器的输出电路结构
CN105591625B (zh) * 2014-10-20 2018-11-20 联芯科技有限公司 一种lna及该lna对信号进行放大的方法
US9985592B2 (en) * 2015-05-13 2018-05-29 Skyworks Solutions, Inc. High gain RF power amplifier with negative capacitor
CN106160673B (zh) * 2016-06-30 2021-03-30 唯捷创芯(天津)电子技术股份有限公司 谐波抑制方法及相应的低噪声放大器、通信终端
CN106953612A (zh) * 2017-03-16 2017-07-14 杭州电子科技大学 一种基于寄生反馈消除技术的高增益放大电路
CN107769736B (zh) * 2017-10-13 2021-06-25 西安电子科技大学 自偏置宽带低噪声放大器
US10177714B1 (en) * 2017-10-25 2019-01-08 Nxp Usa, Inc. Multiple-resonator circuits and devices
US10541653B2 (en) * 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
CN116073775B (zh) * 2020-01-03 2024-06-07 广州慧智微电子股份有限公司 射频信号处理电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066932A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种可降低对ism频段干扰的多级射频功率放大器电路
CN107404289A (zh) * 2016-05-19 2017-11-28 株式会社村田制作所 功率放大模块

Also Published As

Publication number Publication date
CN116073775B (zh) 2024-06-07
CN111181503A (zh) 2020-05-19
WO2021135435A1 (zh) 2021-07-08
CN116073775A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
CN106571780B (zh) 一种自适应偏置的射频功率放大器
FI124989B (fi) Järjestelmä ja menelmät kaskoditehovahvistimia varten
US8410854B2 (en) Semiconductor integrated circuit device
CN100474760C (zh) 米勒补偿放大器
CN101764580A (zh) 用于差分功率放大器的自适应偏置电路的系统和方法
CN111181503B (zh) 射频信号处理电路
CN111293993A (zh) 一种功率控制电路
CN106208980A (zh) 一种射频功率放大器偏置电路及其实现方法
CN103248325A (zh) 功率放大器
KR101726109B1 (ko) 캐스코드 앰프
KR101498786B1 (ko) 전력 증폭기
US20190253025A1 (en) Amplifier linearization and related apparatus thereof
CN217741681U (zh) 一种低噪声放大器电路
KR101387975B1 (ko) 저잡음 증폭기
CN103916089B (zh) 一种射频功率放大器及其工作方法
KR101346708B1 (ko) 전력증폭기
CN115940837A (zh) 功率放大器及电子设备
US11251820B2 (en) Circuit for processing radio frequency signal
Li et al. High efficiency triple-stacked class-E power amplifier with novel dynamic biasing network
CN100563096C (zh) 一种具适应性的线性化偏压电路
JP2004235797A (ja) カスコード電力増幅器
CN109546969A (zh) 一种后畸变cmos低噪声放大器
Chang et al. A novel post-linearization technique for fully integrated 5.5 GHz high-linearity LNA
KR20130065214A (ko) 전력 증폭기
US20240223130A1 (en) Voltage buffer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong

Applicant after: Guangzhou Huizhi Microelectronics Co.,Ltd.

Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province

Applicant before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant