CN111181169A - Svg并联运行系统的控制方法、装置以及存储介质 - Google Patents

Abstract

本申请公开一种SVG并联运行系统的控制方法、装置以及存储介质，所述方法包括：N台SVG通过主从竞争方式确定主机和从机；在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用。本申请通过主从竞争方式确定主机和从机，主机与从机在闭环模式下配合协同工作，可以有效的提高SVG并联运行系统无功补偿的可靠性与稳定性。

Description

SVG并联运行系统的控制方法、装置以及存储介质

技术领域

本申请涉及电力电子技术领域，尤其涉及一种SVG并联运行系统的控制方法、装置以及存储介质。

背景技术

随着大功率电力电子技术的发展，新能源发电站的容量逐渐增大，发电站端的无功补偿装置容量需求也越来越大。受限于IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等功率器件的技术限制，单台SVG(Static Var Generator，静止无功发生器)的容量有限。为了满足越来越大的容量需求，同时提高无功补偿系统的可靠性，SVG需要支持多台并联使用。

并联使用的SVG，其控制方法可以分为两种，主从控制方式和自主控制方式。

在主从控制方法中，控制器分为主控制器和从控制器，主控制器与从控制器之间进行通信，通过主控制器来控制所有SVG输出无功的大小，通过从控制器控制各个SVG自身的输出。这种方法依赖于主控制器的可靠性，当主控制器故障时，系统内所有SVG无法正常工作。

在自主控制方式中，不区分主从控制器，各台SVG的控制器与其他并联的SVG均进行通讯，交互运行状态信息，然后独立计算负荷无功和电流，再将补偿分量根据运行的SVG数量进行平分，各自进行补偿。这种方法因为各个SVG均独立控制，均流控制较为复杂，也难以确保所有的SVG执行同一个给定指令，甚至还会出现系统内无功对冲的现象，降低系统稳定性与效率。

发明内容

有鉴于此，本申请的目的在于提供一种SVG并联运行系统的控制方法、装置以及存储介质，以解决同一条直流母线上多台SVG并联时的不均流以及无功对倒的问题。

本申请解决上述技术问题所采用的技术方案如下：

根据本申请的一个方面，提供的一种SVG并联运行系统的控制方法，所述系统包括并联运行的N台SVG；所述方法包括：

N台SVG通过主从竞争方式确定主机和从机；

在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用。

根据本申请的一个方面，提供的一种SVG并联运行系统的控制装置，所述SVG并联运行系统的控制装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器执行时用于实现所述的SVG并联运行系统的控制方法的步骤。

根据本申请的一个方面，提供的一种存储介质，所述存储介质上存储有SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器执行时用于实现所述的SVG并联运行系统的控制方法的步骤。

本申请实施例的SVG并联运行系统的控制方法、装置以及存储介质，通过主从竞争方式确定主机和从机，主机与从机在闭环模式下配合协同工作，可以有效的提高SVG并联运行系统无功补偿的可靠性与稳定性。

附图说明

图1为本申请第一实施例的SVG并联运行系统的控制方法流程示意图；

图2为同一母线下SVG并联工作示意图；

图3为本申请实施例的SVG通讯方式示意图；

图4为本申请实施例的SVG另一通讯方式示意图；

图5为采用本申请实施例的主从竞争流程示意图；

图6为本申请第二实施例的级联型静止无功发生器结构示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

第一实施例

如图1所示，本申请第一实施例提供一种SVG并联运行系统的控制方法，所述系统包括并联运行的N台SVG；如图2所示，1#SVG、2#SVG......、N#SVG在同一母线下并联工作示意图。SVG一般具备三种基本工作模式：负载补偿模式、稳压模式以及无功给定模式。并联工作时，负载补偿模式和稳压模式需要进行处理。

开环负载无功补偿模式，各台SVG各自采样电网的总无功电流，然后计算系统内所有SVG的输出无功电流总和，得出需要补偿的负载无功电流，再除以当前并联运行设备台数，得出每台SVG的输出无功电流给定。

闭环负载无功补偿模式，主机SVG对电网总无功电流进行闭环控制，通过PI控制器输出SVG无功电流给定，再根据当前并联运行设备台数进行均分，得出每台SVG的输出无功电流给定，并将此命令下发给从机。从机接收主机下发的无功电流指令，同时自身也运行电网无功电流闭环控制器，控制器输出结果备用，当主机故障后，从机切换为主机，自身控制器结果立即生效，减小主机故障导致的电网无功波动。

开环稳压模式，各台SVG各自采样电网电压，然后通过系统阻抗关系计算稳压所需投入的无功电流，再除以当前并联运行设备台数，得出每台SVG的输出无功电流给定。

闭环稳压模式，主机SVG对电网电压进行闭环控制，通过PI控制器输出SVG无功电流给定，再根据当前并联运行设备台数进行均分，得出每台SVG的输出无功电流给定，并将此命令下发给从机。从机接收主机下发的无功电流指令，同时自身也运行电网电压闭环控制器，控制器输出结果备用，当主机故障后，从机切换为主机，自身控制器结果立即生效，减小主机故障导致的电网电压波动。

所述SVG并联运行系统的控制方法包括：

步骤S11、N台SVG通过主从竞争方式确定主机和从机。

在本实施例中，各个SVG之间需要进行通讯。根据并联SVG的台数情况，如图3-图4所示，可以采用两种通讯形式：总线通讯形式和点对点通讯形式。两种连接方式均构成环网，以提高系统通讯可靠性。多台SVG通过通讯交互各台SVG的容量大小、工作状态、工作模式、电流大小等信息。数据帧格式如下表所示：

在一种实施方式中，所述主从竞争方式包括：

所述N台SVG中任一台SVG在获取到其他SVG的通讯数据后，判断所述N台SVG中是否存在主机；

在所述N台SVG中不存在主机的情况下，所述任一台SVG判断延时时间是否已经到达；在所述延时时间已经到达且所述N台SVG中仍不存在主机的情况下，所述任一台SVG确定为主机；否则，所述任一台SVG维持从机状态；

在所述N台SVG中存在主机、且所述任一台SVG为主机的情况下，所述任一台SVG根据自身的运行状态以及其他SVG的运行状态确定是否退出主机状态；

在所述N台SVG中存在主机、且所述任一台SVG为从机的情况下，所述任一台SVG维持从机状态。

在该实施方式中，所述任一台SVG判断延时时间是否已经到达，之前还包括：

所述任一台SVG根据自身的运行状态以及设备编号计算延时时间。

以下结合图5进行说明：

首先设置各台SVG设备编号，例如，1#SVG、2#SVG......、N#SVG。各台SVG根据本机的运行状态、编号、以及通讯线路上其他SVG的运行状态和编号进行动态主机竞争。以1#SVG为例，如图5所示：

1#SVG在收到所有其他SVG的通讯数据后，对数据进行整合。先判断系统上是否存在主机。如果无主机，则开始竞争主机，1#SVG结合自己的运行状态以及设备编号计算延时时间：

T_Delay＝(OffStates*N+ID)*2ms

其中，OffStates为停机状态，当1#SVG运行时为0，停机或故障时为1，N为系统内并联SVG总台数，ID为设备编号。1#SVG设备延时完成时若系统上还没有主机，则1#SVG成为主机，否则维持从机状态。

整合数据后，若系统上存在主机，则1#SVG判断自身是否为主机。如果为从机，则维持从机状态；如果为主机，则需要进一步判断自身运行状态和系统内其他设备的运行状态，进而决定是否退出主机状态。如图中所示，若1#SVG运行，则1#SVG维持主机状态。若1#SVG没有运行且系统内存在运行状态的SVG，则1#SVG退出主机状态。若1#SVG没有运行且系统内不存在运行状态的SVG，则1#SVG维持主机状态。

经过主从竞争后，系统内会出现一台主机与多台从机。

步骤S12、在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用。

在一种实施方式中，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之前还包括：

所述主机通过所述同步通讯线路向所述从机下发同步脉冲，以同步载波与控制器中断时钟。

在该实施方式中，通过同步通讯线路向从机下发同步脉冲，可提高控制响应速度，优化输出波形。

在一种实施方式中，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之后还包括：

在所述主机发生故障且故障类型为控制器故障时，所述主机主动切除并清除自身的主机状态信息，所述从机根据所述主机的通讯状态清除与所述主机的通讯数据并重新通过主从竞争方式确定主机和从机；

在所述主机发生故障且故障类型为非控制器故障时，所述主机退出主机状态，所述从机重新通过主从竞争方式确定主机和从机。

在该实施方式中，在所述从机重新通过主从竞争方式确定为主机时，所述从机运行所述控制目标的所述闭环控制器开始生效。

在一种实施方式中，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之后还包括：

在所述从机发生故障时，将发生故障的从机进行脱网、并调整并联运行的SVG数量为(N-发生故障的从机数量)。

进一步地，所述在所述从机发生故障时，将发生故障的从机进行脱网、并调整并联运行的SVG数量为(N-发生故障的从机数量)，之后还包括：

在发生故障的从机复位成功时，接收复位成功的从机的开始工作信号、并调整并联运行的SVG数量为(N-发生故障的从机数量+复位成功的从机数量)。

接上述示例，假设经过主从竞争后1#SVG为主机，其他SVG为从机。

当1#SVG发生一般故障时，会主动退出主机状态，其余SVG竞争成为主机，若为从机，则直接脱网即可，将并联运行设备台数减1；当SVG故障复位成功后再次开机，其余SVG接收SVG开始工作信号，将并联运行设备台数加1。

当1#SVG的控制器发生故障，并影响到其对外收发通讯时，主机主动切除，并清除自身主机状态。其余从机收到的主机心跳位不再翻转，持续一段时间后，清除主机通讯的数据缓存器，重新开始竞争主机。

本申请实施例的SVG并联运行系统的控制方法，通过主从竞争方式确定主机和从机，主机与从机在闭环模式下配合协同工作，可以有效的提高SVG并联运行系统无功补偿的可靠性与稳定性。

第二实施例

如图5所示，本申请第二实施例提供一种SVG并联运行系统的控制装置，所述SVG并联运行系统的控制装置包括存储器21、处理器22及存储在所述存储器21上并可在所述处理器22上运行的SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器22执行时实现以下所述的SVG并联运行系统的控制方法的步骤：

N台SVG通过主从竞争方式确定主机和从机；

在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

在所述主机发生故障且故障类型为控制器故障时，所述主机主动切除并清除自身的主机状态信息，所述从机根据所述主机的通讯状态清除与所述主机的通讯数据并重新通过主从竞争方式确定主机和从机；

在所述主机发生故障且故障类型为非控制器故障时，所述主机退出主机状态，所述从机重新通过主从竞争方式确定主机和从机。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

在所述从机发生故障时，将发生故障的从机进行脱网、并调整并联运行的SVG数量为(N-发生故障的从机数量)。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

在发生故障的从机复位成功时，接收复位成功的从机的开始工作信号、并调整并联运行的SVG数量为(N-发生故障的从机数量+复位成功的从机数量)。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

在所述从机重新通过主从竞争方式确定为主机时，所述从机运行所述控制目标的所述闭环控制器开始生效。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

所述主机通过所述同步通讯线路向所述从机下发同步脉冲，以同步载波与控制器中断时钟。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

所述N台SVG中任一台SVG在获取到其他SVG的通讯数据后，判断所述N台SVG中是否存在主机；

在所述N台SVG中不存在主机的情况下，所述任一台SVG判断延时时间是否已经到达；在所述延时时间已经到达且所述N台SVG中仍不存在主机的情况下，所述任一台SVG确定为主机；否则，所述任一台SVG维持从机状态；

在所述N台SVG中存在主机、且所述任一台SVG为主机的情况下，所述任一台SVG根据自身的运行状态以及其他SVG的运行状态确定是否退出主机状态；

在所述N台SVG中存在主机、且所述任一台SVG为从机的情况下，所述任一台SVG维持从机状态。

所述SVG并联运行系统的控制程序被所述处理器22执行时，还用于实现以下所述的SVG并联运行系统的控制方法的步骤：

所述任一台SVG根据自身的运行状态以及设备编号计算延时时间。

本申请实施例的SVG并联运行系统的控制装置，通过主从竞争方式确定主机和从机，主机与从机在闭环模式下配合协同工作，可以有效的提高SVG并联运行系统无功补偿的可靠性与稳定性。

第三实施例

本申请第三实施例提供一种存储介质，所述存储介质上存储有SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器执行时用于实现第一实施例所述的SVG并联运行系统的控制方法的步骤。

本申请实施例的存储介质，通过主从竞争方式确定主机和从机，主机与从机在闭环模式下配合协同工作，可以有效的提高SVG并联运行系统无功补偿的可靠性与稳定性。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

以上参照附图说明了本申请的优选实施例，并非因此局限本申请的权利范围。本领域技术人员不脱离本申请的范围和实质内所作的任何修改、等同替换和改进，均应在本申请的权利范围之内。

Claims (10)

1.一种SVG并联运行系统的控制方法，所述系统包括并联运行的N台SVG；其特征在于，所述方法包括：

N台SVG通过主从竞争方式确定主机和从机；

在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用。

2.根据权利要求1所述的方法，其特征在于，所述在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之后还包括：

在所述主机发生故障且故障类型为控制器故障时，所述主机主动切除并清除自身的主机状态信息，所述从机根据所述主机的通讯状态清除与所述主机的通讯数据并重新通过主从竞争方式确定主机和从机；

在所述主机发生故障且故障类型为非控制器故障时，所述主机退出主机状态，所述从机重新通过主从竞争方式确定主机和从机。

3.根据权利要求1所述的方法，其特征在于，所述在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之后还包括：

在所述从机发生故障时，将发生故障的从机进行脱网、并调整并联运行的SVG数量为(N-发生故障的从机数量)。

4.根据权利要求3所述的方法，其特征在于，所述在所述从机发生故障时，将发生故障的从机进行脱网、并调整并联运行的SVG数量为(N-发生故障的从机数量)，之后还包括：

在发生故障的从机复位成功时，接收复位成功的从机的开始工作信号、并调整并联运行的SVG数量为(N-发生故障的从机数量+复位成功的从机数量)。

5.根据权利要求2-4任一所述的方法，其特征在于，在所述从机重新通过主从竞争方式确定为主机时，所述从机运行所述控制目标的所述闭环控制器开始生效。

6.根据权利要求1所述的方法，其特征在于，所述在闭环模式下，所述主机对控制目标进行闭环跟踪、并通过同步通讯线路向所述从机下发无功指令；所述从机运行所述控制目标的闭环控制器，以将所述闭环控制器的输出结果进行备用，之前还包括：

所述主机通过所述同步通讯线路向所述从机下发同步脉冲，以同步载波与控制器中断时钟。

7.根据权利要求1所述的方法，其特征在于，所述主从竞争方式包括：

所述N台SVG中任一台SVG在获取到其他SVG的通讯数据后，判断所述N台SVG中是否存在主机；

在所述N台SVG中不存在主机的情况下，所述任一台SVG判断延时时间是否已经到达；在所述延时时间已经到达且所述N台SVG中仍不存在主机的情况下，所述任一台SVG确定为主机；否则，所述任一台SVG维持从机状态；

在所述N台SVG中存在主机、且所述任一台SVG为主机的情况下，所述任一台SVG根据自身的运行状态以及其他SVG的运行状态确定是否退出主机状态；

在所述N台SVG中存在主机、且所述任一台SVG为从机的情况下，所述任一台SVG维持从机状态。

8.根据权利要求7所述的方法，其特征在于，所述任一台SVG判断延时时间是否已经到达，之前还包括：

所述任一台SVG根据自身的运行状态以及设备编号计算延时时间。

9.一种SVG并联运行系统的控制装置，其特征在于，所述SVG并联运行系统的控制装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器执行时用于实现权利要求1至8中任一项所述的SVG并联运行系统的控制方法的步骤。

10.一种存储介质，其特征在于，所述存储介质上存储有SVG并联运行系统的控制程序，所述SVG并联运行系统的控制程序被所述处理器执行时用于实现如权利要求1至8中任一项所述的SVG并联运行系统的控制方法的步骤。

Images