CN111180392A - 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法 - Google Patents

基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法 Download PDF

Info

Publication number
CN111180392A
CN111180392A CN201911400443.9A CN201911400443A CN111180392A CN 111180392 A CN111180392 A CN 111180392A CN 201911400443 A CN201911400443 A CN 201911400443A CN 111180392 A CN111180392 A CN 111180392A
Authority
CN
China
Prior art keywords
silicon
insulator
monocrystalline silicon
nano film
silicon nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911400443.9A
Other languages
English (en)
Inventor
吕朝锋
陆明
徐杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201911400443.9A priority Critical patent/CN111180392A/zh
Publication of CN111180392A publication Critical patent/CN111180392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开一种基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜方法,该方法步骤包括:在绝缘体上硅晶圆上光刻显影方形沟槽阵列及微孔阵列图形,ICP刻蚀顶层硅至埋氧层,放入缓冲氧化物腐蚀液中腐蚀埋氧层,取出腐蚀完埋氧层的绝缘体上硅在去离子水中轻轻抖动,顶层单晶硅纳米薄膜脱离衬底漂在水面,多次转印清洗,转印至目标衬底。该发明方法一次可以获得几十片边长为5毫米及以上单晶硅纳米薄膜方块,该单晶硅纳米薄膜方块质量与体硅相同,同时由于厚度减薄至几十甚至几百纳米,具有一定的柔性。该发明方法可以将传统固态体硅电子器件技术与柔性电子器件技术结合,二者优势互补,应用前景广泛。

Description

基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法
技术领域
本发明涉及半导体薄膜材料制备技术领域,具体涉及一种基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法。
背景技术
以单晶硅为代表的高科技附加值材料及其相关高技术产业的发展,成为当代信息技术产业的支柱,并使信息产业成为全球经济发展中增长最快的先导产业。当前硅基半导体产品是电子领域技术最为成熟的产业,硅基半导体产品性能优异,价格低廉。单晶硅作为一种极具潜能,亟待开发利用的高科技资源,正引起越来越多的关注和重视。
柔性电子是一种技术的通称,是将有机/无机材料电子器件制作在柔性/可延展性基板上的新兴电子技术。相对于传统电子,柔性电子具有更大的灵活性,能够在一定程度上适应不同的工作环境,满足设备的形变要求。但组成柔性电子器件的性能相对于传统的电子器件来说,存在不足,功能表现不如传统电子器件优异。对于传统电子器件应用最为广泛的硅基电子器件来说,基于体硅制备的电子器件虽然性能优异,但无法做到柔性化,从而限制了很多硅基电子器件的应用领域。硅减薄到纳米尺度后具有柔性特征,但目前硅纳米薄膜的制备,根据需求有不同的制备方法,物理气相沉积法、分子束外延法,化学气相沉积法等,但这些方法有的成本高,有的只能制备多晶硅纳米薄膜,而基于多晶硅制备的器件性能远不如基于单晶硅制备的器件性能。
发明内容
针对现有技术的不足,本发明提供一种基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,该方法能够获得大尺寸纳米厚度的单晶硅,使单晶硅展现出柔性特征,把性能优异的硅基电子器件引入柔性电子领域,具体工艺步骤如下:
一种基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,通过如下步骤完成:
S1:在绝缘体上硅表面光刻显影图形;
S2:将光刻显影后的顶层硅刻蚀至埋氧层处;
S3:绝缘体上硅放入腐蚀液中腐蚀埋氧层;
S4:从腐蚀液中取出绝缘体上硅放入水中抖动,使顶层硅脱离衬底漂于水面,得到单晶硅纳米薄膜。
进一步地,所述方形沟槽边长为5mm~10mm,所述沟槽阵列为5*5方形阵列,所述方形微孔边长为3~10um。
进一步地,所述顶层硅厚度为100nm~300nm。
进一步地,所述腐蚀液为电子级6:1缓冲氧化物刻蚀液。
进一步地,所述绝缘体上硅埋氧层厚度为1000nm~3000nm。
本发明的有益效果如下:
本发明提出的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,可以一次获得多片大尺寸纳米级厚度的单晶硅纳米薄膜,产率高,并且单晶硅在减薄到纳米级厚度之后,可弯曲半径变得非常小,表现出柔性特征,结合传统的单晶硅器件制备工艺,可以将硅基器件优异的性能与柔性电子技术相结合,大大提高硅基电子器件的应用领域。
附图说明
图1是本发明的工艺流程图。
图2是本发明的光刻图案示意图。
图3是本发明的实物结果图。
图中,1、绝缘体上硅衬底硅,2、绝缘体上硅中间埋氧层,3、绝缘体上硅顶层硅,4、光刻胶,5、转印目标衬底,6、实际剥离出的顶层单晶硅纳米薄膜,漂浮于水面之上。
具体实施方式
下面根据附图和优选实施例详细描述本发明,本发明的目的和效果将变得更加明白,应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图1所示,本发明的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法包括:在绝缘体上硅表面光刻显影图形,该图形由方形沟槽阵列及方形沟槽内部的方形微孔阵列组成;将方形沟槽处的顶层硅及方形沟槽内部方形微孔阵列处的顶层硅刻蚀至埋氧层处;绝缘体上硅放入腐蚀液中腐蚀埋氧层;从腐蚀液中取出绝缘体上硅放入水中抖动,使顶层硅脱离衬底漂于水面,得到单晶硅纳米薄膜。该方法通过剥离绝缘体上顶层单晶硅获得质量优异的单晶硅纳米薄膜,根据厚度需求,可以选择顶层硅为不同厚度的绝缘体上硅进行剥离,该厚度范围在几十纳米到几微米都可以。
为了获得结构完整、尺寸较大的单晶硅纳米薄膜,方形沟槽边长优选5mm~10mm。
为了加快埋氧层腐蚀速率,同时减小刻蚀微孔带来的影响,微孔边长优选3~10um,相邻微孔间距200~400um。
为了使剥离下来的单晶硅纳米薄膜能够漂浮于水面至之上同时为了单晶硅纳米薄膜不发生破裂,所述绝缘体上硅顶层硅厚度不能太厚也不能太薄,优选100~300nm。
为了在腐蚀埋氧层过程中顶层硅不被溶液腐蚀,选用电子级6:1缓冲氧化物刻蚀液腐蚀埋氧层。
为了使顶层硅在腐蚀完埋氧层后不脱离衬底表面,同时为了顶层硅在腐蚀完埋氧层后在水溶液中抖动时易于与衬底脱离,绝缘体上硅埋氧层厚度不能太厚也不能太薄,优选埋氧层厚度为1000nm~3000nm
所述制备工艺按照如下步骤:
S1:在绝缘体上硅上光刻,显影,裸露出待刻蚀区域;
在该步骤中,如图2所示,光刻图案为:方形沟槽阵列,沟槽边长尺寸为M,沟槽宽度为d,方形沟槽上下或左右边距为x,这些方形沟槽的尺寸便是之后剥离下来的单晶硅纳米薄膜尺寸;方形沟槽内部有阵列分布的微孔,这些微孔边长为b,用于刻蚀硅通孔,微孔间的间距为S。需要注意的是,图2中列举的M、d、x、b、S的数值并非实验中实际的数值,只是为了便于读者理解辨识而画的示意图。具体的,本实施例中,M的值为5000um,d=100um,b=5um,S=400um。这些参数值可以根据具体的需求,如所需单晶硅纳米薄膜的尺寸(修改M的值)、单晶硅纳米薄膜剥离的速率(修改b及S的值)进行相应的修改。
S2、将显影后的绝缘体上硅放入ICP刻蚀机中进行刻蚀,刻蚀工艺为刻蚀单晶硅的工艺,刻蚀深度根据所选绝缘体上硅顶层硅的厚度而定,刻蚀深度大于等于顶层硅厚度。
在该步骤中,实施例中所选绝缘体上硅顶层硅厚度为220纳米,刻蚀工艺所选气体为四氟化碳气体,功率为上射频250W,下射频0W,刻蚀时间为120S。
S3、小方块外部的沟槽及内部更小的硅通孔刻蚀到埋氧层后,将绝缘体上硅依次放入丙酮、异丙醇、去离子水中清洗掉表面的光刻胶,105℃加热干燥5分钟。
S4、将所得样品放入电子级(6:1)缓冲氧化物溶液中,腐蚀掉中间的埋氧层。本实施例中,刻蚀好的绝缘体上硅放入缓冲氧化物溶液中浸泡12小时。
S5、将埋氧层刻蚀完全的绝缘体上硅,用镊子夹住,轻柔的从缓冲氧化物中取出,放入去离子水中,轻轻抖动,刻蚀成一片一片的单晶硅纳米薄膜便从体硅上脱离下来,漂在水面上,如图3所示。
S6、将漂在水面上的单晶硅纳米薄膜通过湿法转移的方式转移到新的去离子水溶液中静置一段时间,如此重复几次,洗净单晶硅纳米薄膜。
本发明得到的单晶硅纳米薄膜可通过转印的方式转印至所需衬底,用于制备柔性硅基电子器件。
如图3所示,通过本发明的方法制备出的单晶硅纳米薄膜方块,其厚度为220nm,边长5mm,数量为25片。
本领域普通技术人员可以理解,以上所述仅为发明的优选实例而已,并不用于限制发明,尽管参照前述实例对发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内,所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims (5)

1.一种基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,其特征在于,该方法具体包括如下步骤:
S1:在绝缘体上硅表面光刻显影图形;
S2:将光刻显影后的顶层硅刻蚀至埋氧层处;
S3:绝缘体上硅放入腐蚀液中腐蚀埋氧层;
S4:从腐蚀液中取出绝缘体上硅放入水中抖动,使顶层硅脱离衬底漂于水面,得到单晶硅纳米薄膜。
2.根据权利要求1所述的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,其特征在于,所述的图形由方形沟槽阵列及方形沟槽内部的方形微孔阵列组成,所述方形沟槽边长为5mm~10mm,所述沟槽阵列为5*5方形阵列,所述方形微孔边长为3~10um。
3.根据权利要求1所述的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,其特征在于,所述顶层硅厚度为100nm~300nm。
4.根据权利要求1所述的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,其特征在于,所述腐蚀液为电子级6:1缓冲氧化物刻蚀液。
5.根据权利要求1所述的基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法,其特征在于,所述绝缘体上硅埋氧层厚度为1000nm~3000nm。
CN201911400443.9A 2019-12-30 2019-12-30 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法 Pending CN111180392A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911400443.9A CN111180392A (zh) 2019-12-30 2019-12-30 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911400443.9A CN111180392A (zh) 2019-12-30 2019-12-30 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法

Publications (1)

Publication Number Publication Date
CN111180392A true CN111180392A (zh) 2020-05-19

Family

ID=70621522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911400443.9A Pending CN111180392A (zh) 2019-12-30 2019-12-30 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法

Country Status (1)

Country Link
CN (1) CN111180392A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490115A (zh) * 2020-12-01 2021-03-12 苏州大学 透明柔性单晶硅材料及其制备方法
CN114120830A (zh) * 2021-11-19 2022-03-01 大连理工大学 一种表面张力驱动的纳米级柔性电子转印方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395740A (zh) * 2013-08-02 2013-11-20 合肥工业大学 基于绝缘体上硅选择性制备多孔硅的方法
CN107104037A (zh) * 2017-05-25 2017-08-29 中国工程物理研究院激光聚变研究中心 一种超薄单晶硅片的制备方法
CN108933183A (zh) * 2018-07-03 2018-12-04 中国科学院上海微系统与信息技术研究所 基于硅-石墨烯的光电探测器的制备方法
CN109594040A (zh) * 2017-09-30 2019-04-09 张家港康得新光电材料有限公司 一种像素掩膜板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395740A (zh) * 2013-08-02 2013-11-20 合肥工业大学 基于绝缘体上硅选择性制备多孔硅的方法
CN107104037A (zh) * 2017-05-25 2017-08-29 中国工程物理研究院激光聚变研究中心 一种超薄单晶硅片的制备方法
CN109594040A (zh) * 2017-09-30 2019-04-09 张家港康得新光电材料有限公司 一种像素掩膜板及其制作方法
CN108933183A (zh) * 2018-07-03 2018-12-04 中国科学院上海微系统与信息技术研究所 基于硅-石墨烯的光电探测器的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490115A (zh) * 2020-12-01 2021-03-12 苏州大学 透明柔性单晶硅材料及其制备方法
CN114120830A (zh) * 2021-11-19 2022-03-01 大连理工大学 一种表面张力驱动的纳米级柔性电子转印方法
CN114120830B (zh) * 2021-11-19 2022-12-06 大连理工大学 一种表面张力驱动的纳米级柔性电子转印方法

Similar Documents

Publication Publication Date Title
Schranghamer et al. Review and comparison of layer transfer methods for two-dimensional materials for emerging applications
TWI472477B (zh) 矽奈米結構與其製造方法及應用
CN109234807B (zh) 一种可拉伸晶体半导体纳米线及其制备方法
Baca et al. Printable single‐crystal silicon micro/nanoscale ribbons, platelets and bars generated from bulk wafers
US8431103B2 (en) Method of manufacturing graphene, graphene manufactured by the method, conductive film comprising the graphene, transparent electrode comprising the graphene, and radiating or heating device comprising the graphene
CN107170711B (zh) 一种转移制备二维原子晶体叠层结构的方法
US9181100B2 (en) Method of transferring a graphene film
JP2010541194A (ja) 垂直配列ワイヤアレイ成長用ウェハの再利用方法
JP2000517461A (ja) 真空応用のための堅く薄いウィンドウ
CN110660712B (zh) 一种led转移方法及装置和芯片磁性端的形成方法
CN111180392A (zh) 基于绝缘体上硅大批量获得大尺寸单晶硅纳米膜的方法
CN103145090A (zh) 大面积薄型单晶硅的制作技术
CN107244649A (zh) 一步模板法制备有序铁电纳米点阵列的方法
CN102358614A (zh) 一种石墨烯纳米图案的加工方法
JP2003516241A (ja) ナノメートル規模の間隔で周期的表面構造を製作する方法
Alcheikh et al. Ultra-stretchable Archimedean interconnects for stretchable electronics
CN108793146A (zh) 一种转移石墨烯的方法
CN101807518A (zh) 基于阳极氧化铝的GaN基图形衬底模板的制作方法
KR20200136437A (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN106744657B (zh) 一种三维GeSn微纳尺度悬臂结构的制备方法
CN104993012B (zh) 大尺寸非极性A面GaN自支撑衬底的制备方法
US8987115B2 (en) Epitaxial growth of silicon for layer transfer
US9218965B2 (en) GaN epitaxial growth method
CN108314993B (zh) 一种大面积柔性疏水多孔硅膜的制备方法
Wang et al. Nanoimprint assisted transfer of different density vertically aligned ZnO nanorod arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200519