CN111176583B - 一种数据写入方法、装置和电子设备 - Google Patents

一种数据写入方法、装置和电子设备 Download PDF

Info

Publication number
CN111176583B
CN111176583B CN201911420581.3A CN201911420581A CN111176583B CN 111176583 B CN111176583 B CN 111176583B CN 201911420581 A CN201911420581 A CN 201911420581A CN 111176583 B CN111176583 B CN 111176583B
Authority
CN
China
Prior art keywords
data block
compressed
data
writing
bit width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911420581.3A
Other languages
English (en)
Other versions
CN111176583A (zh
Inventor
李浩洋
阮元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun core (Beijing) Technology Co.,Ltd.
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201911420581.3A priority Critical patent/CN111176583B/zh
Publication of CN111176583A publication Critical patent/CN111176583A/zh
Priority to JP2020105245A priority patent/JP6914402B2/ja
Priority to EP20180976.1A priority patent/EP3846039B1/en
Priority to US16/907,461 priority patent/US11199984B2/en
Priority to KR1020200079057A priority patent/KR102466551B1/ko
Application granted granted Critical
Publication of CN111176583B publication Critical patent/CN111176583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本申请公开了一种数据写入方法、装置和电子设备，涉及数据读写技术领域。具体实现方案为：判断第一数据块的起始存储地址是否对齐存储器总线位宽；若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，所以克服了存储器的写入性能比较差的技术问题，进而达到提高将数据写入存储器的写入性能的技术效果。

Description

一种数据写入方法、装置和电子设备
技术领域
本申请涉及计算机技术中的数据读写技术领域，尤其涉及一种数据写入方法、装置和电子设备。
背景技术
数据写入存储器是一种常见的操作，例如：以神经网络为例，神经网络计算往往在神经网络处理器(Neural Processing Unit，NPU)内完成，而在执行神经网络计算后，需要将计算结果写入片外存储器。然而，目前将数据写入存储器的写入操作存在部分写操作次数过多的情况，其中，部分写是指写入数据的位宽小于存储器总线位宽。可见，目前将数据写入存储器的写入性能比较差。
发明内容
本申请提供一种数据写入方法、装置和电子设备，以解决将数据写入存储器的写入性能比较差的问题。
第一方面，本申请提供一种数据写入方法，包括：
判断第一数据块的起始存储地址是否对齐存储器总线位宽；
若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；
若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
通过上述步骤可以实现将对所述第一数据块的第一拍由部分写调整为完整写，从而提高将数据写入存储器的写入性能。
可选的，所述对所述第一数据块的第一拍执行完整写之后，所述方法还包括：
将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
由于将所述第一数据块的第一拍的掩码修改为表示完整写的掩码，这样通过掩码可以确定第一数据块的第一拍为完整写，以方便后续的数据读和管理。
可选的，所述若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，包括：
若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
由于只有在存在压缩收益，才进行第一数据块的第一拍执行完整写，从而避免写操作的错误，以进一步提高存储器的写入性能。
可选的，所述若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，包括：
若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
由于只有在第一数据块的存储地址与第二数据块的存储地址是为连续的存储地址的情况下，才执行后续的相应操作，这样可以避免第一数据块和第二数据块不为连续存储地址数据块的情况下，依据第二数据块的压缩情况执行第一数据块的完整导致的写入错误。
可选的，所述方法还包括：
判断所述第一数据块的结束存储地址是否对齐存储器总线位宽；
若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩；
若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
由于对所述第一数据块的最后一拍执行完整写，这样可以进一步提高存储器的写入性能。
第二方面，本申请提供一种数据写入装置，包括：
第一判断模块，用于判断第一数据块的起始存储地址是否对齐存储器总线位宽；
第二判断模块，用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；
第一写模块，用于若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
可选的，所述装置还包括：
修改模块，用于将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
可选的，所述第一写模块用于若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
可选的，所述第二判断模块用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
可选的，所述装置还包括：
第三判断模块，用于判断所述第一数据块的结束存储地址是否对齐存储器总线位宽；
第四判断模块，用于若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩；
第二写模块，用于若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
第三方面，本申请提供一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请提供的数据写入方法。
第四方面，本申请提供一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本申请提供的数据写入方法。
上述申请中的一个实施例具有如下优点或有益效果：
判断第一数据块的起始存储地址是否对齐存储器总线位宽；若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，所以克服了存储器的写入性能比较差的技术问题，进而达到提高将数据写入存储器的写入性能的技术效果。
上述可选方式所具有的其他效果将在下文中结合具体实施例加以说明。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1是本申请提供的一种数据写入方法的流程图；
图2是本申请提供的数据子分块的分割示意图；
图3是本申请提供的另一种数据写入方法的流程图；
图4是本申请提供的一种数据写入的示意图；
图5是本申请提供的另一种数据写入方法的流程图；
图6是本申请提供的一种数据写入装置的结构图；
图7是本申请提供的一种数据写入装置的结构图；
图8是本申请提供的一种数据写入装置的结构图；
图9是根据本申请实施例的数据写入方法的电子设备的框图。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
请参见图1，图1是本申请提供的一种数据写入方法的流程图，如图1所示，包括以下步骤：
步骤S101、判断第一数据块的起始存储地址是否对齐存储器总线位宽。
本申请中，数据块可以是神经网络中的搬运数据的数据子分块，例如：执行神经网络计算完成后得到的数据，如权重矩阵或者特征图(feature map)等数据的数据子分块。且数据子分块可以是将上述搬运数据进行分割得到的数据子分块，例如：如图2所示，可以将搬运数据分割成基础块、对齐块和无重映射块这些数据子分块，其中，每个基础块的数据大小是固定的，该固定大小可以是预先配置的，具体可以根据实际需求进行配置，而对齐块和无重映射块是将搬运数据块分割成多个基础块之后剩下的无法构成基础块的子分块，具体可以如图2所示，右边剩下的子分块称作对齐块，而下面剩下的子分块称作无重映射块。
进一步的，上述第一数据块可以是基础块。
需要说明的是，本申请并不限定数据块为神经网络的数据块，也可以是其他需要执行写入操作的数据块。
另外，上述存储地址可以是数据块在存储器中的存储地址。
步骤S102、若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块。
判断上述第二数据块是否有进行压缩，可以是依据第二数据块的长度信息为判断，或者在处理第二数据块时，如果进行了压缩，则可以为第二数据块设定标记，以标记其进行了压缩等。
进一步的，如果第一数据块起始存储地址对齐存储器总线位宽，则可以直接对所述第一数据块的第一拍(beat)执行完整写。
另外，若判断第二数据块未进行压缩，则可以对所述第一数据块的第一拍执行部分写。
步骤S103、若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
其中，上述对所述第一数据块的第一拍执行完整写可以是，在第一数据块的第一拍中写入的数据的位宽等于存储器总线位宽。
需要说明的是，本申请提供的上述方法可以应用于用于神经网络计算的芯片(或者称作处理器)，例如：神经网络处理器(Neural Processing Unit，NPU)或者硬件加速器，且在该情况下，上述存储器可以片外存储器，即上述方法是用于神经网络计算的芯片将第一数据块写入片外存储器。当然，对此不作限定，也可以应用于一些执行写入数据操作的电子设备。
本实施例中，在上述步骤中由于第一数据块的起始存储地址未对齐存储器总线位宽，这样第一数据块的第一拍原本为部分写，但由于第二数据块有进行压缩，从而对所述第一数据块的第一拍执行完整写，进而实现将对所述第一数据块的第一拍由部分写调整为完整写，从而提高将数据写入存储器的写入性能。
请参见图3，图3是本申请提供的另一种数据写入方法的流程图，如图3所示，包括以下步骤：
步骤S301、判断第一数据块的起始存储地址是否对齐存储器总线位宽。
步骤S302、若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块。
其中，上述若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩可以是，若第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否为基础块，若是，则判断第二数据块是否有进行压缩。当然，对此不作限定，也可以直接判断。
可选的，所述若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，包括：
若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
由于只有在第一数据块的存储地址与第二数据块的存储地址是为连续的存储地址的情况下，才执行后续的相应操作，这样可以避免第一数据块和第二数据块不为连续存储地址数据块的情况下，依据第二数据块的压缩情况执行第一数据块的完整导致的写入错误。
步骤S303、若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
上述若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写可以是，若第二数据块有进行压缩，则确定第一数据块的起始存储地址所在的第一行存储地址的前段存储地址为无效存储地址(也可以称作无效数据部分)，从而可以在该无效存储地址写入第一数据块的数据。其中，这里的前段存储地址原本为第一数据块的存储地址，这里的无效存储地址可以理解为第二数据块经过压缩后不需要的存储地址。例如：如图4所示，第一数据块为数据块b，第二数据块为数据块a，其中，数据块a进行了压缩，从而第5行的白色部分为无效存储地址，进而可以在该地址上写入数据块b的数据。
可选的，所述若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，包括：
若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
其中，上述第二数据块的原始长度和第二数据块压缩后的压缩长度可以是对第二数据块进行压缩处理时记得的长度信息。
另外，上述依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益可以是，判断第二数据块压缩后的压缩长度是否小于第二数据块的原始长度，若是，则判断第二数据块存在压缩收益，反之，确定不存在压缩收益。或者可以是依据所述第二数据块的原始长度确定所述第二数据块传输的所需拍数，以及依据第二数据块压缩后的压缩长度确定第二数据块压缩后的数据传输的所需拍数，若所述第二数据块压缩后的数据传输的所需拍数小于第二数据块传输的所需拍数，则确定第二数据块存在压缩收益，否则，确定不存在压缩收益。
这样可以避免某一些数据块虽然进行了压缩，但不存在压缩收益的问题。
进一步的，若所述第二数据块不存在压缩收益，则可以对所述第一数据块的第一拍执行部分写。
进一步的，还可以依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度判断第二数据块的压缩收益是否大于第一数据块的起始存储地址与存储器总线位宽边界之间的地址区域，若大于，则对所述第一数据块的第一拍执行完整写，若小于，可以执行部分写。当然，也可以不进行该判断，因为，在实际应用中如果存在压缩收益，则压缩收益往往会大于起始存储地址与存储器总线位宽边界之间的地址区域。
该实施方式中，由于只有在存在压缩收益，才进行第一数据块的第一拍执行完整写，从而避免写操作的错误，以进一步提高存储器的写入性能。
可选的，所述对所述第一数据块的第一拍执行完整写之后，所述方法还包括：
将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
其中，上述将所述第一数据块的第一拍的掩码修改为表示完整写的掩码可以是，将第一数据块的第一拍的掩码全部修改为1，以表示完整写。当然，对此不作限定，例如：可以通过其他数值表示完整写。
由于将所述第一数据块的第一拍的掩码修改为表示完整写的掩码，这样通过掩码可以确定第一数据块的第一拍为完整写，以方便后续的数据读和管理。另外，由于每次只缓存数据块的前一个数据块的相关信息，需要额外存储记录的信息少；且处理时数据掩码时逻辑简单，额外逻辑增加少。
可选的，如图3所示，上述方法还可以包括如下步骤：
步骤S304、判断所述第一数据块的结束存储地址是否对齐存储器总线位宽。
步骤S305、若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩。
步骤S306、若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
其中，所述第一数据块的结束存储地址可以是，第一数据块的最后一拍的结束地址。另外，本申请在执行所述第一数据块的第一拍的写入操作后，可以继续执行中间一或者多拍的写入，且这些拍的写入均可以是完整写。
上述若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写可以是，由于第一数据块进行了压缩，从而最后一拍所在这一行在结束存储地址之后存储地址为第一数据块经过压缩后不需要的存储地址，对该处写入随机数值不会影响整体数据正确性，可以直接进行完整写。
另外，若所述第一数据块的结束存储地址对齐存储器总线位宽，则可以直接进行完整写。若第一数据块未进行压缩，则可以直接进行部分写。
该实施方式中，由于对所述第一数据块的最后一拍执行完整写，这样可以进一步提高存储器的写入性能。
下面以第一数据块和第二数据块为图4所示的基础块进行举例：
对基础块a，第一拍的前16B被其他数据占用，无法进行优化；最后一拍经过压缩后恰好对齐到了64B，不存在部分写，无需优化；
对基础块b，第一拍的前16B为基础块a的无效数据部分，在处理基础块b时，基础块a已经处理完毕，且已知该16B为已知的无效数据部分，此时，可以进行部分写优化，即直接按完整写写入基础块b的数据到存储器；最后一拍经过压缩后恰好对齐到了64B，不存在部分写，无需优化；
对对齐块c，第一拍的前16B为基础块b的无效数据部分，在处理对齐块c时，基础块b已经处理完毕，且已知该16B为已知的无效数据部分，此时，可以进行部分写优化，即直接按完整写写入对齐块c的数据到存储器；最后一拍不对齐，但后48B为基础块d的有效部分，不进行优化，由内存控制器通过写任务合并连同基础块d的第一拍一起完成优化；
对基础块d，第一拍的前16B被对齐块c占用，不进行优化，由内存控制器通过写任务合并连同对齐块c的最后一拍一起完成优化；最后一拍不对齐，但后若干字节为基础块d自身的无效数据部分，可以进行部分写优化，即直接按完整写写入基础块d的数据到存储器；
对基础块e，其前后的非对齐部分均为压缩后出现的无效数据，因此可以直接进行部分写优化，按完整写将数据写入存储器；
对对齐块f和无重映射块g，也进行类似处理。
可见，由于只有向压缩后存放无效数据的存储位置写入额外数据才不会导致数据错误，因此该方案的关键步骤即是需要记录和计算每一个子分块的非对齐部分是否为无效数据，在判断该处写入不会导致有效数据被改写时，则修改原有写入命令的数据掩码部分，将部分写拓展为完整写。
请参见图5，图5是本申请提供的另一种数据写入方法的流程图，如图5所示，包括以下步骤：
步骤S501、按照正常压缩步骤完成对当前子分块(例如：上述第一数据块，或者基础块b)的处理，得到其压缩后长度，计算子分块对应的数据掩码；
该步骤可以是如果子分块为基础块则同时得到其压缩后长度，计算子分块对应的数据掩码；
步骤S502、判断当前子分块的起始存储地址是否是对齐的，若是，执行步骤S503，否则，执行步骤S507；
步骤S503、判断前一子分块(例如：上述第二数据块，或者基础块a)是否与当前子分块的存储地址连续，若是，执行步骤S504，否则，执行步骤S507；
步骤S504、判断前一子分块是否为基础块，若是，执行步骤S505，否则，执行步骤S507；
步骤S505、判断前一子分块是否进行了压缩，若是，执行步骤S56，否则，执行步骤S507；该步骤具体可以是判断是否有压缩收益。
步骤S506、将当前子分块的第一拍数据的掩码填充为全1，即将部分写改为完整写；
步骤S507、完成第一拍和中间各拍的数据写入；
步骤S508、判断当前子分块的结束存储地址是否是对齐的，若不是，执行步骤S509，否则，执行步骤S5013；
步骤S509、判断当前子分块是否为基础块，若是，执行步骤S5010，否则，执行步骤S5013；
步骤S5010、判断当前子分块是否进行了压缩，若是，执行步骤S5011，否则，执行步骤S5012；该步骤具体可以是判断是否有压缩收益。
步骤S5011、将当前子分块的最后一拍数据的掩码填充为全1，即将部分写改为完整写；
步骤S5012、完成最后一拍的数据写入；
步骤S5013、判断当前子分块是否为需要处理的最后一个子分块，若是，结束处理步骤；否则，开始下一个子分块的处理，开始执行步骤S501。
本实施例中，可以优化存储器的写入性能。
请参见图6，图6是本申请提供的一种数据写入装置的结构图，如图6所示，数据写入装置600包括：
第一判断模块601，用于判断第一数据块的起始存储地址是否对齐存储器总线位宽；
第二判断模块602，用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；
第一写模块603，用于若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
可选的，如图7所示，所述装置还包括：
修改模块604，用于将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
可选的，所述第一写模块603用于若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
可选的，所述第二判断模块602用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
可选的，如图8所示，所述装置还包括：
第三判断模块605，用于判断所述第一数据块的结束存储地址是否对齐存储器总线位宽；
第四判断模块606，用于若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩；
第二写模块607，用于若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
需要说明的是，上述装置可以是用于神经网络计算的芯片，如NPU或者硬件加速器。
本实施例提供的装置能够实现图1和图3所示的方法实施例中实现的各个过程，且可以达到相同有益效果，为避免重复，这里不再赘述。
根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。
如图9所示，是根据本申请实施例的数据写入方法的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图9所示，该电子设备包括：一个或多个处理器901、存储器902，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图9中以一个处理器901为例。
存储器902即为本申请所提供的非瞬时计算机可读存储介质。其中，所述存储器存储有可由至少一个处理器执行的指令，以使所述至少一个处理器执行本申请所提供的数据写入方法。本申请的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本申请所提供的数据写入方法。
存储器902作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本申请实施例中的数据写入方法对应的程序指令/模块(例如，附图6所示的601、第二判断模块602和第一写模块603)。处理器901通过运行存储在存储器902中的非瞬时软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例中的数据写入方法。
存储器902可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据数据写入方法的电子设备的使用所创建的数据等。此外，存储器902可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器902可选包括相对于处理器901远程设置的存储器，这些远程存储器可以通过网络连接至数据写入方法的电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
数据写入方法的电子设备还可以包括：输入装置903和输出装置904。处理器901、存储器902、输入装置903和输出装置904可以通过总线或者其他方式连接，图9中以通过总线连接为例。
输入装置903可接收输入的数字或字符信息，以及产生与数据写入方法的电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置904可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。
此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。
根据本申请实施例的技术方案，本申请中，由于将对所述第一数据块的第一拍由部分写调整为完整写，从而提高存储器的写入性能。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (12)

1.一种数据写入方法，其特征在于，包括：
判断第一数据块的起始存储地址是否对齐存储器总线位宽；
若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；
若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
2.如权利要求1所述的方法，其特征在于，所述对所述第一数据块的第一拍执行完整写之后，所述方法还包括：
将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
3.如权利要求1所述的方法，其特征在于，所述若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，包括：
若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
4.如权利要求1所述的方法，其特征在于，所述若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，包括：
若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
5.如权利要求1至3中任一项所述的方法，其特征在于，所述方法还包括：
判断所述第一数据块的结束存储地址是否对齐存储器总线位宽；
若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩；
若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
6.一种数据写入装置，其特征在于，包括：
第一判断模块，用于判断第一数据块的起始存储地址是否对齐存储器总线位宽；
第二判断模块，用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断第二数据块是否有进行压缩，其中，所述第二数据块为所述第一数据块前一数据块；
第一写模块，用于若所述第二数据块有进行压缩，则对所述第一数据块的第一拍执行完整写，其中，所述完整写的位宽等于所述存储器总线位宽。
7.如权利要求6所述的装置，其特征在于，所述装置还包括：
修改模块，用于将所述第一数据块的第一拍的掩码修改为表示完整写的掩码。
8.如权利要求6所述的装置，其特征在于，所述第一写模块用于若所述第二数据块有进行压缩，依据所述第二数据块的原始长度和所述第二数据块压缩后的压缩长度，判断所述第二数据块是否存在压缩收益，若是，则对所述第一数据块的第一拍执行完整写。
9.如权利要求6所述的装置，其特征在于，所述第二判断模块用于若所述第一数据块的起始存储地址未对齐存储器总线位宽，则判断所述第一数据块的存储地址与所述第二数据块的存储地址是否为连续的存储地址，若是，则判断第二数据块是否有进行压缩。
10.如权利要求6至9中任一项所述的装置，其特征在于，所述装置还包括：
第三判断模块，用于判断所述第一数据块的结束存储地址是否对齐存储器总线位宽；
第四判断模块，用于若所述第一数据块的结束存储地址未对齐存储器总线位宽，则判断所述第一数据块是否有进行压缩；
第二写模块，用于若所述第一数据块有进行压缩，则对所述第一数据块的最后一拍执行完整写。
11.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-5中任一项所述的方法。
12.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-5中任一项所述的方法。
CN201911420581.3A 2019-12-31 2019-12-31 一种数据写入方法、装置和电子设备 Active CN111176583B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201911420581.3A CN111176583B (zh) 2019-12-31 2019-12-31 一种数据写入方法、装置和电子设备
JP2020105245A JP6914402B2 (ja) 2019-12-31 2020-06-18 データ書き込み方法、装置および記憶媒体
EP20180976.1A EP3846039B1 (en) 2019-12-31 2020-06-19 Data writing method and apparatus, and electronic device
US16/907,461 US11199984B2 (en) 2019-12-31 2020-06-22 Data writing method and apparatus, and electronic device
KR1020200079057A KR102466551B1 (ko) 2019-12-31 2020-06-29 데이터 기록 방법, 장치 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911420581.3A CN111176583B (zh) 2019-12-31 2019-12-31 一种数据写入方法、装置和电子设备

Publications (2)

Publication Number Publication Date
CN111176583A CN111176583A (zh) 2020-05-19
CN111176583B true CN111176583B (zh) 2021-03-30

Family

ID=70657709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911420581.3A Active CN111176583B (zh) 2019-12-31 2019-12-31 一种数据写入方法、装置和电子设备

Country Status (5)

Country Link
US (1) US11199984B2 (zh)
EP (1) EP3846039B1 (zh)
JP (1) JP6914402B2 (zh)
KR (1) KR102466551B1 (zh)
CN (1) CN111176583B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117351B1 (en) * 2009-12-28 2012-02-14 Micron Technology, Inc. Serial parallel interface for data word architecture
CN103853675A (zh) * 2012-12-06 2014-06-11 深圳市海思半导体有限公司 一种访问内存的方法和设备
CN105183557A (zh) * 2015-08-26 2015-12-23 东南大学 一种基于硬件的可配置的数据压缩系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218820A (ja) * 1996-02-13 1997-08-19 Sanyo Electric Co Ltd 画像処理装置及び画像メモリのマッピング方法
US7162583B2 (en) 2003-12-29 2007-01-09 Intel Corporation Mechanism to store reordered data with compression
US9582431B2 (en) 2010-03-22 2017-02-28 Seagate Technology Llc Storage address space to NVM address, span, and length mapping/converting
TWI459197B (zh) * 2011-04-21 2014-11-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR101854200B1 (ko) 2011-04-27 2018-06-20 시게이트 테크놀로지 엘엘씨 데이터 라이트 방법 및 이를 적용한 저장 장치
US8843711B1 (en) * 2011-12-28 2014-09-23 Netapp, Inc. Partial write without read-modify
CN104753626B (zh) 2013-12-25 2019-05-24 华为技术有限公司 一种数据压缩方法、设备及系统
CN105320460A (zh) 2014-06-27 2016-02-10 中兴通讯股份有限公司 一种写性能优化方法、装置及存储系统
US20160026588A1 (en) * 2014-07-23 2016-01-28 Qualcomm Incorporated System and method for bus width conversion in a system on a chip
US20160224241A1 (en) * 2015-02-03 2016-08-04 Qualcomm Incorporated PROVIDING MEMORY BANDWIDTH COMPRESSION USING BACK-TO-BACK READ OPERATIONS BY COMPRESSED MEMORY CONTROLLERS (CMCs) IN A CENTRAL PROCESSING UNIT (CPU)-BASED SYSTEM
US9996473B2 (en) * 2015-11-13 2018-06-12 Samsung Electronics., Ltd Selective underlying exposure storage mapping
US10037245B2 (en) * 2016-03-29 2018-07-31 International Business Machines Corporation Raid system performance enhancement using compressed data and byte addressable storage devices
US10853257B1 (en) * 2016-06-24 2020-12-01 EMC IP Holding Company LLC Zero detection within sub-track compression domains
US20180060235A1 (en) * 2016-08-30 2018-03-01 Intel Corporation Non-volatile memory compression devices and associated methods and systems
US10402096B2 (en) * 2018-01-31 2019-09-03 EMC IP Holding Company LLC Unaligned IO cache for inline compression optimization
CN110018792B (zh) * 2019-04-10 2020-05-29 苏州浪潮智能科技有限公司 一种待落盘数据处理方法、装置、电子设备及存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117351B1 (en) * 2009-12-28 2012-02-14 Micron Technology, Inc. Serial parallel interface for data word architecture
CN103853675A (zh) * 2012-12-06 2014-06-11 深圳市海思半导体有限公司 一种访问内存的方法和设备
CN105183557A (zh) * 2015-08-26 2015-12-23 东南大学 一种基于硬件的可配置的数据压缩系统

Also Published As

Publication number Publication date
US20210200438A1 (en) 2021-07-01
JP2021111318A (ja) 2021-08-02
KR20210086430A (ko) 2021-07-08
US11199984B2 (en) 2021-12-14
EP3846039B1 (en) 2023-11-22
JP6914402B2 (ja) 2021-08-04
KR102466551B1 (ko) 2022-11-11
EP3846039A1 (en) 2021-07-07
CN111176583A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN110806923B (zh) 一种区块链任务的并行处理方法、装置、电子设备和介质
KR20210114853A (ko) 모델 파라미터를 업데이트하는 방법 및 장치
CN111831383A (zh) 窗口拼接方法、装置、设备以及存储介质
CN111325332A (zh) 卷积神经网络的处理方法和装置
CN111339187A (zh) 基于智能合约的数据处理方法、装置、设备和存储介质
KR102505002B1 (ko) 코드 재사용 처리 방법, 장치, 전자 기기, 컴퓨터 판독 가능 저장 매체 및 컴퓨터 프로그램
CN112634401B (zh) 一种平面轨迹绘制方法、装置、设备及存储介质
CN111736929B (zh) 用于创建任务实例的方法、装置、设备及可读存储介质
JP7083004B2 (ja) データ出力方法、データ取得方法、装置および電子機器
CN111176583B (zh) 一种数据写入方法、装置和电子设备
CN112560928B (zh) 负样本挖掘方法、装置、电子设备及存储介质
JP7217325B2 (ja) ネットワークオペレータ処理方法、装置、電子デバイス、記憶媒体及びプログラム
CN116243978A (zh) 分布式训练中的数据规约方法、装置、介质和训练系统
JP7138208B2 (ja) データ間引き方法、データ間引き装置、電子機器、記憶媒体及びコンピュータプログラム製品
CN111461340B (zh) 权重矩阵的更新方法、装置及电子设备
CN111340976B (zh) 调试自动驾驶车辆模块的方法、装置、电子设备
CN111882483A (zh) 视频渲染方法及装置
CN111126596B (zh) 神经网络训练中的信息处理方法、设备与存储介质
CN112925482B (zh) 数据处理方法、装置、系统、电子设备和计算机存储介质
CN115334159B (zh) 处理流式数据的方法、装置、设备和介质
CN111506420B (zh) 内存同步方法、装置、电子设备及存储介质
CN111859952B (zh) 文本纠错方法、装置、电子设备及存储介质
CN111291201B (zh) 一种多媒体内容分值处理方法、装置和电子设备
CN117453285A (zh) 指令处理电路、方法和追踪编码器
JP5669199B2 (ja) 画像描画装置、画像描画方法、及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210929

Address after: 100085 Baidu Building, 10 Shangdi Tenth Street, Haidian District, Beijing

Patentee after: Kunlun core (Beijing) Technology Co.,Ltd.

Address before: 2 / F, baidu building, 10 Shangdi 10th Street, Haidian District, Beijing 100085

Patentee before: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd.