CN111162037A - 芯片转移到晶圆的方法 - Google Patents

芯片转移到晶圆的方法 Download PDF

Info

Publication number
CN111162037A
CN111162037A CN201911417000.0A CN201911417000A CN111162037A CN 111162037 A CN111162037 A CN 111162037A CN 201911417000 A CN201911417000 A CN 201911417000A CN 111162037 A CN111162037 A CN 111162037A
Authority
CN
China
Prior art keywords
source
chips
target
chip
device wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911417000.0A
Other languages
English (en)
Other versions
CN111162037B (zh
Inventor
刘孟彬
李林超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201911417000.0A priority Critical patent/CN111162037B/zh
Publication of CN111162037A publication Critical patent/CN111162037A/zh
Application granted granted Critical
Publication of CN111162037B publication Critical patent/CN111162037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种芯片转移到晶圆的方法，包括：提供衬底，衬底包括一个或多个第一区域；在衬底上形成多个呈阵列排布的多个源芯片，每个第一区域内具有第一阵列排布的源芯片，第一阵列为A行×B列；提供目标器件晶圆，目标器件晶圆具有多个第一目标区域，第一目标区域的尺寸与第一区域的尺寸相同；通过第一转移操作将一个或多个第一区域上的全部源芯片，转移到目标器件晶圆的一个或多个第一目标区域。本发明能够实现大量的芯片同步转移和键合贴装，大大提高了生产效率，并降低成本。

Description

芯片转移到晶圆的方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种芯片转移到晶圆的方法。
背景技术
SIP(System In Package)将多个不同功能的有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成。相比于SoC，SiP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。
与传统的SIP相比，3D晶圆级封装是在晶圆上完成封装制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
现有技术中，将芯片键合到晶圆上一般都是通过直接贴装(Direct Attach)方式实现，这种方式只能够逐个拾取芯片转移到晶圆上进行贴装，效率比较低，生产成本高。
因此需要提出一种能够同时将大量芯片转移到晶圆上的方法。
发明内容
本发明的目的在于提供一种芯片转移到晶圆的方法，能够同时将大量芯片转移到晶圆上。
为了实现上述目的，本发明提供一种芯片转移到晶圆的方法，包括：
提供衬底，所述衬底包括一个或多个第一区域；
在所述衬底上形成多个呈阵列排布的源芯片，所述每个第一区域内具有第一阵列排布的源芯片，所述第一阵列为A行×B列；
提供目标器件晶圆，所述目标器件晶圆具有多个第一目标区域，所述第一目标区域的尺寸与第一区域的尺寸相同；
通过第一转移操作将所述一个或多个第一区域上的源芯片，全部转移到目标器件晶圆的一个或多个第一目标区域；
所述第一转移操作的步骤包括：
提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片阵列的上方；
使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第一区域中的多个源芯片位于所述目标器件晶圆的一个或多个第一目标区域上；
移除所述静电载具。
可选地，所述衬底包括一个或多个第二区域；所述每个第二区域内具有第二阵列排布的多个源芯片，所述第二阵列为C行×D列，且A与C不相等，B与D不相等；
所述目标器件晶圆具有多个第二目标区域，所述第二目标区域的尺寸与第二区域的尺寸相同；
通过第二转移操作将所述一个或多个第二区域上的源芯片，全部转移到目标器件晶圆的一个或多个第二目标区域，
S21：提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S22：使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第二区域中的多个源芯片位于所述目标器件晶圆的一个第二目标区域上；
S23：移除所述静电载具。
可选地，所述衬底还包括一个或多个第三区域；所述每个第三区域内具有第三阵列排布的多个源芯片，所述第三阵列为E行×F列，且E与A和C均不相等，F与B和D均不相等；
所述目标器件晶圆具有一个或多个第三目标区域，所述第三目标区域的尺寸与第三区域的尺寸相同；
通过第三转移操作将所述一个或多个第三区域上的源芯片，全部转移到目标器件晶圆的一个或多个第三目标区域上，
S31：提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S32：使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第三区域中的多个源芯片位于所述目标器件晶圆的一个或多个第三目标区域上；
S33：移除所述静电载具。
可选地，所述第一阵列的行间距、第二阵列的行间距和第三阵列的行间距相等或不相等；和/或，所述第一阵列的列间距、第二阵列的列间距和第三阵列的列间距相等或不相等。
可选地，所述第一区域中的源芯片为第一芯片，所述第二区域中的源芯片为第二芯片，所述第三区域中的源芯片为第三芯片，所述第一芯片、第二芯片和第三芯片为不同功能的芯片或者相同功能的芯片。
可选地，所述目标器件晶圆具有一个或多个第一器件容置区，所述一个第一器件容置区具有一个或多个第一目标区域；所述多个第一目标区域在所述第一器件容置区内呈阵列排布。
可选地，在所述衬底上形成多个呈阵列排布的源芯片的方法包括：
在所述衬底的上表面形成临时键合层；提供源器件晶圆，所述源器件晶圆具有器件区和包围所述器件区的切割区，所述器件区内具有多个整列排布的源芯片；
对所述器件晶圆的所述切割区进行第一处理，在所述源器件晶圆具有器件区的一面形成所述源芯片层；
将所述源芯片层与所述临时键合层键合；
对所述源器件晶圆进行第二处理，去除源芯片层以外的源器件晶圆，使源芯片层中的源芯片互相分离。
可选地，进行第一转移步骤之前，还包括：对所述临时键合层进行解键合处理。
可选地，第一处理包括：
采用机械切割工艺从所述源器件晶圆具有器件区的一面对所述切割区进行切割，切割的深度大于所述源芯片层的厚度且小于所述源器件晶圆的厚度。
可选地，第二处理包括：
对所述器件晶圆背向所述源芯片层的一面进行减薄处理，以去除源芯片层以外的源器件晶圆，使源芯片层中的源芯片互相分离。
可选地，所述减薄处理包括：
通过机械研磨或化学机械研磨对所述器件晶圆背向所述源芯片层的一面进行减薄处理。
可选地，对所述临时键合层进行解键合处理的方法包括：
通过激光对所述临时键合层进行加热，使所述临时键合胶的粘性降低。
可选地，在移除所述静电载具之前还包括：
通过热压键合工艺将吸附的多个源芯片同时与所述第一目标区域内的多个目标芯片一一键合。
综上所述，根据目标晶圆上目标区域的尺寸，在源芯片阵列中找到与目标区域尺寸相同的一个源芯片区域内，将一个源芯片区域内的多个源芯片同步转移到目标晶圆的指定的目标区域内，能够实现大量的源芯片同步转移到目标晶圆的目标区域，大大提高了芯片的转移效率，并降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图1C为现有的直接贴装方式的芯片到晶圆的转移过程示意图；
图2为本发明的一种芯片转移到晶圆的方法的步骤图；
图3A至图3K为本发明的一个实施例的一种芯片转移到晶圆的方法的相应步骤对应的结构示意图；
图4A至图4D为本发明的一个实施例的一种芯片转移到晶圆的方法中的源器件晶圆上的源芯片到目标器件晶圆上的转移过程示意图；
附图标记说明：
图1A～1C中：
1、源器件晶圆；2、目标器件晶圆；11、标记为11的源芯片；12标记为12的源芯片；21、标记为21的目标芯片；22、标记为22的目标芯片。
图3A～4D中：
100、源器件晶圆；101、第一芯片；102、第二芯片；103、第三芯片；
I、第一区域；II、第二区域；III、第三区域；S1、第一目标区域；S2、第二目标区域；S3、第三目标区域；200、第一目标器件晶圆；201、第一器件容置区；300、第二目标器件晶圆；301、第二器件容置区；400、第三目标器件晶圆；401、第三器件容置区；500、衬底；501、临时键合层；600、静电载具。
具体实施方式
参考图1A至图1C，现有的将芯片到晶圆的键合方法为直接贴装方式，例如将源器件晶圆1上的两个源芯片转移到目标器件晶圆2上的两个目标芯片上，只能够先将标记为11的源芯片转移到目标器件晶圆上标记为201的目标芯片上，然后在将标记为12的源芯片转移到目标器件晶圆上标记为22的目标芯片上。这种方式效率较低且成本较高。
为解决上述问题，本发明提供一种芯片转移到晶圆的方法，能够提高晶圆级封装过程中芯片转移的效率，并降低成本。
以下结合附图和具体实施例对本发明的芯片转移到晶圆的方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文的本发明实施例能够以不同于本文的或所示的其他顺序来操作。类似的，如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图2示出了本发明的一种芯片转移到晶圆的方法的步骤图。
本发明的一种芯片转移到晶圆的方法，包括：
提供衬底，衬底包括一个或多个第一区域；
在衬底上形成多个呈阵列排布的多个源芯片，每个第一区域内具有第一阵列排布的源芯片，第一阵列为A行×B列；
提供目标器件晶圆，目标器件晶圆具有多个第一目标区域，第一目标区域的尺寸与第一区域的尺寸相同；
通过第一转移操作将一个或多个第一区域上的全部源芯片，转移到目标器件晶圆的一个或多个第一目标区域；
第一转移步骤：
S1：提供静电载具，将静电载具移至源芯片层中源芯片组阵列的上方；
S2：使静电载具同时吸附释放的多个源芯片并转移到目标器件晶圆上，使静电载具吸附一个或多个第一区域中的多个源芯片位于目标器件晶圆的一个或多个第一目标区域上；
S3：移除静电载具。
图3A至图3K为本发明的一个实施例的一种芯片转移到晶圆的方法的相应步骤对应的结构示意图；
参考图3A和图4A，提供源器件晶圆100，源器件晶圆100具有器件区和包围器件区的切割区。器件区中形成有有源器件和无源器件，有源器件包括二极管和MOS管，无源器件包括电阻、电容和电感。
所述源器件晶圆100内具有多个源芯片，所述源芯片包括第一芯片101、第二芯片102和第三芯片103，所述第一芯片101、第二芯片102和第三芯片103为不同功能的芯片或者相同功能的芯片。
所述源器件晶圆100包括第一区、第二区和第三区；所述第一芯片位于第一区，所述第二芯片位于第二区，所述第三芯片位于第三区。
参考图3B，采用机械切割工艺从源器件晶圆100具有器件区的一面对切割区进行半切工艺(不切穿源器件晶元)，在切割区中形成切割道，切割道之间形成源芯片层，源芯片层的源芯片之间被切割道分隔。本实施例中的源芯片在器件晶元下表面的投影为正方形。
参考图3C，提供衬底500，在衬底500的上表面涂覆一层临时键合胶，形成临时键合层501。衬底500可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
所述衬底500包括：一个或多个第一区域I。
在一实施例中，所述衬底500还包括：一个或多个第一区域II
在另一实施例中，所述衬底500还包括：一个或多个第三区域III。
后续在所述衬底500第一区域I、第二区域II和第三区域III上形成源芯片。
参考图3D，将源器件晶圆100具有源芯片层的一面与临时键合胶形成的临时键合层501键合。
将源器件晶圆100和衬底500键合，使得所述第一区与第一区域I相对，第二区与第二区域II相对，第三区与第三区域III相对。
参考图3E，对源器件晶圆背向源芯片层的一面进行减薄处理，以去除源芯片层以外的源器件晶圆100，使源芯片层中的源芯片互相分离。其中背面减薄工艺可以采用研磨或刻蚀工艺，刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，其中较佳地使用干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀(RIE)等。本实施例中，采用机械研磨或化学机械研磨对器件晶圆背向源芯片层的一面进行减薄处理。
在本发明的其他实施例中，源芯片层也可以是将多个相同的独立的源芯片呈阵列式分布的键合在临时键合层501上形成。
继续参考图3E，减薄处理之后，在临时键合层501上形成多个呈阵列排布的源芯片层。
具体为，在所述衬底的每个所述第一区域I上形成有呈第一阵列排布的源芯片，所述第一阵列为A行×B列。
在一实施例中，还包括：在所述衬底的每个所述第二区域II上形成有呈第一阵列排布的源芯片，所述第一阵列为C行×D列，且A与C不相等，B与D不相等。
在另一实施中，还包括：在所述衬底的每个所述第三区域III上形成有呈第一阵列排布的源芯片，所述第一阵列为E行×F列，且E与A和C均不相等，F与B和D均不相等。
所述第一阵列的行间距、第二阵列的行间距和第三阵列的行间距相等或不相等；和/或，所述第一阵列的列间距、第二阵列的列间距和第三阵列的列间距相等或不相等。
所述第一区域I中的源芯片为第一芯片101，所述第二区域II中的源芯片为第二芯片102，所述第三区域III中的源芯片为第三芯片103，所述第一芯片101、第二芯片102和第三芯片103为不同功能的芯片或者相同功能的芯片。
进行第一转移步骤之前，还包括：对所述临时键合层01进行解键合处理。
对所述临时键合层501进行解键合处理的方法包括：
通过激光对所述临时键合层进行加热，使所述临时键合胶的粘性降低。
参考图3F，提供目标器件晶圆200，所述目标器件晶圆200具有多个第一目标区域S1，所述第一目标区域S1的尺寸与第一区域I的尺寸相同。
具体为，所述目标器件晶圆200具有一个或多个第一器件容置区201，所述一个第一器件容置区201具有一个或多个第一目标区域S1。所述多个第一目标区域S1在所述第一器件容置区201内呈阵列排布。
所述第一目标区域S1用于承载自第一区域I转移的源芯片。
通过第一转移操作将所述一个或多个第一区域I上的全部源芯片，转移到目标器件晶圆的一个或多个第一目标区域S1；具体请参考图3G至图3I。
参考图3G，提供静电载具600，将静电载具600移至源芯片层中源芯片阵列的上方。
所述静电载具600可以覆盖全部的源芯片层，也可以仅覆盖部分区域的源芯片层。
在一实施例中，所述静电载具600仅覆盖第一区域I上的源芯片层。
参考图3G和图4B，使静电载具600同时吸附释放的第一区域I上的多个第一芯片101并转移到第一目标器件晶圆200的第一目标区域S1上。
多个第一区域I时，可以同时进行吸附，释放时可以分次进行释放。
参考图3I，使静电载具600吸附的第一区域I上的多个第一芯片101与第一目标区域S1中的目标芯片一一相对并键合，完成批量的转移和键合。
本实施例中的键合的工艺为直接通过静电载具600进行热压键合，完成键合之后移除静电载具600。
通过第一转移操作将所述第一区域I上的全部的第一芯片101，转移到第一目标器件晶圆200的第一器件容置区201的一个或多个第一目标区域S1上。
本实施例中，当目标器件晶圆为多个时，例如还需经将源芯片转移到与上述第一个目标器件晶圆200相同的第二个目标器件晶圆300和第三目标器件晶圆400上，可以执行后续转移过程：
所述第二目标器件晶圆300包括：一个或多个第二器件容置区202，所述一个第二器件容置区202具有一个或多个第二目标区域S2。
所述第二目标区域S2用于承载自第二区域II转移的源芯片。
参考图3J、图3K和图4B，通过第二转移操作将所述一个第二区域II上的源芯片，全部转移到第二目标器件晶圆301的一个第二目标区域S2，
S21：提供静电载具600，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S22：使所述静电载具600同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个第二区域中的多个源芯片位于所述目标器件晶圆的一个第二目标区域上；
S23：移除所述静电载具600。
具体为，通过第二转移操作将所述第二区域II上的全部的第二芯片102，转移到第二目标器件晶圆300的第二器件容置区202的一个或多个第二目标区域S2上。
使静电载具600吸附的第二区域II上的多个第二芯片102与第二目标区域S2中的目标芯片一一相对并键合，完成批量的转移和键合。
所述第三目标器件晶圆200还具有一个或多个第三器件容置区203，所述一个第三器件容置区203具有一个或多个第三目标区域S3。
所述第三目标区域S3用于承载自第三区域III转移的源芯片。
类似的，如图4D所示，通过第三转移操作将所述一个或多个第三区域III上的全部源芯片，转移到第三目标器件晶圆400的一个或多个第三目标区域S3上。
S31：提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S32：使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第三区域中的多个源芯片位于所述目标器件晶圆的一个或多个第三目标区域上；
S33：移除所述静电载具。
具体为，通过第三转移操作将所述第三区域III上的全部的第三芯片103，转移到第三目标器件晶圆400的第三器件容置区203的一个或多个第三目标区域S3上。
使静电载具600吸附的第三区域III上的多个第三芯片103与第三目标区域S3中的目标芯片一一相对并键合，完成批量的转移和键合。
在本发明的其他实施例中，所述第一区域内的源芯片也可以不阵列分布，例如分散间隔分布。每次释放的源芯片阵列根据目标器件晶圆的目标区域内的目标芯片的阵列形状进行对应的释放，即每次释放转移的源芯片的阵列可以相同也可以不同。
综上，本发明的芯片转移到晶圆的方法能够实现大量的芯片同步转移和键合贴装，大大提高了生产效率，并降低成本。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种芯片转移到晶圆的方法，其特征在于，包括：
提供衬底，所述衬底包括一个或多个第一区域；
在所述衬底上形成多个呈阵列排布的源芯片，所述每个第一区域内具有第一阵列排布的源芯片，所述第一阵列为A行×B列；
提供目标器件晶圆，所述目标器件晶圆具有多个第一目标区域，所述第一目标区域的尺寸与第一区域的尺寸相同；
通过第一转移操作将所述一个或多个第一区域上的全部源芯片，转移到目标器件晶圆的一个或多个第一目标区域；
所述第一转移操作的步骤包括：
提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片阵列的上方；
使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个第一区域中的多个源芯片位于所述目标器件晶圆的一个第一目标区域上；
移除所述静电载具。
2.根据权利要求1所述的芯片转移到晶圆的方法，其特征在于，
所述衬底包括一个或多个第二区域；所述每个第二区域内具有第二阵列排布的多个源芯片，所述第二阵列为C行×D列，且A与C不相等，B与D不相等；
所述目标器件晶圆具有多个第二目标区域，所述第二目标区域的尺寸与第二区域的尺寸相同；
通过第二转移操作将所述一个或多个第二区域上的全部源芯片，转移到目标器件晶圆的一个或多个第二目标区域，
S21：提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S22：使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第二区域中的多个源芯片位于所述目标器件晶圆的一个或多个第二目标区域上；
S23：移除所述静电载具。
3.根据权利要求2所述的芯片转移到晶圆的方法，其特征在于，
所述衬底还包括一个或多个第三区域；所述每个第三区域内具有第三阵列排布的多个源芯片，所述第三阵列为E行×F列，且E与A和C均不相等，F与B和D均不相等；
所述目标器件晶圆具有一个或多个第三目标区域，所述第三目标区域的尺寸与第三区域的尺寸相同；
通过第三转移操作将所述一个或多个第三区域上的源芯片，全部转移到目标器件晶圆的一个或多个第三目标区域上，
S31：提供静电载具，将所述静电载具移至所述源芯片层中所述源芯片组阵列的上方；
S32：使所述静电载具同时吸附释放的多个源芯片并转移到所述目标器件晶圆上，使所述静电载具吸附一个或多个第三区域中的多个源芯片位于所述目标器件晶圆的一个或多个第三目标区域上；
S33：移除所述静电载具。
4.根据权利要求3所述的芯片转移到晶圆的方法，其特征在于，所述第一阵列的行间距、第二阵列的行间距和第三阵列的行间距相等或不相等；和/或，所述第一阵列的列间距、第二阵列的列间距和第三阵列的列间距相等或不相等。
5.根据权利要求3所述的芯片转移到晶圆的方法，其特征在于，所述第一区域中的源芯片为第一芯片，所述第二区域中的源芯片为第二芯片，所述第三区域中的源芯片为第三芯片，所述第一芯片、第二芯片和第三芯片为不同功能的芯片或者相同功能的芯片。
6.根据权利要求1所述的芯片转移到晶圆的方法，其特征在于，所述目标器件晶圆具有一个或多个第一器件容置区，所述一个第一器件容置区具有一个或多个第一目标区域；所述多个第一目标区域在所述第一器件容置区内呈阵列排布。
7.根据权利要求1所述的芯片转移到晶圆的方法，其特征在于，在所述衬底上形成多个呈阵列排布的源芯片的方法包括：
在所述衬底的上表面形成临时键合层；提供源器件晶圆，所述源器件晶圆具有器件区和包围所述器件区的切割区，所述器件区内具有多个整列排布的源芯片；
对所述器件晶圆的所述切割区进行第一处理，在所述源器件晶圆具有器件区的一面形成所述源芯片层；
将所述源芯片层与所述临时键合层键合；
对所述源器件晶圆进行第二处理，去除源芯片层以外的源器件晶圆，使源芯片层中的源芯片互相分离。
8.根据权利要求7所述的芯片转移到晶圆的方法，其特征在于，进行第一转移步骤之前，还包括：对所述临时键合层进行解键合处理。
9.根据权利要求7所述的芯片转移到晶圆的方法，其特征在于，第一处理包括：采用机械切割工艺从所述源器件晶圆具有器件区的一面对所述切割区进行切割，切割的深度大于所述源芯片层的厚度且小于所述源器件晶圆的厚度。
10.根据权利要求7所述的芯片转移到晶圆的方法，其特征在于，第二处理包括：对所述器件晶圆背向所述源芯片层的一面进行减薄处理，以去除源芯片层以外的源器件晶圆，使源芯片层中的源芯片互相分离。
11.根据权利要求10所述的芯片转移到晶圆的方法，其特征在于，所述减薄处理包括：通过机械研磨或化学机械研磨对所述器件晶圆背向所述源芯片层的一面进行减薄处理。
12.根据权利要求8所述的芯片转移到晶圆的方法，其特征在于，对所述临时键合层进行解键合处理的方法包括：
通过激光对所述临时键合层进行加热，使所述临时键合胶的粘性降低。
13.根据权利要求1所述的芯片转移到晶圆的方法，其特征在于，在移除所述静电载具之前还包括：
通过热压键合工艺将吸附的多个源芯片同时与所述第一目标区域内的多个目标芯片一一键合。
CN201911417000.0A 2019-12-31 2019-12-31 芯片转移到晶圆的方法 Active CN111162037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911417000.0A CN111162037B (zh) 2019-12-31 2019-12-31 芯片转移到晶圆的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911417000.0A CN111162037B (zh) 2019-12-31 2019-12-31 芯片转移到晶圆的方法

Publications (2)

Publication Number Publication Date
CN111162037A true CN111162037A (zh) 2020-05-15
CN111162037B CN111162037B (zh) 2023-09-26

Family

ID=70560215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911417000.0A Active CN111162037B (zh) 2019-12-31 2019-12-31 芯片转移到晶圆的方法

Country Status (1)

Country Link
CN (1) CN111162037B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881862A (zh) * 2023-02-16 2023-03-31 江西兆驰半导体有限公司 一种mini LED芯片减薄方法及mini LED

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969264A (zh) * 2011-09-01 2013-03-13 株式会社东芝 层叠型半导体装置的制作方法和制作装置
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
CN109449102A (zh) * 2018-11-09 2019-03-08 京东方科技集团股份有限公司 驱动基板的制作方法、驱动基板、显示面板及显示装置
CN109950183A (zh) * 2019-04-11 2019-06-28 深圳市丰泰工业科技有限公司 一次转移多个晶片的固晶工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969264A (zh) * 2011-09-01 2013-03-13 株式会社东芝 层叠型半导体装置的制作方法和制作装置
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
CN109449102A (zh) * 2018-11-09 2019-03-08 京东方科技集团股份有限公司 驱动基板的制作方法、驱动基板、显示面板及显示装置
CN109950183A (zh) * 2019-04-11 2019-06-28 深圳市丰泰工业科技有限公司 一次转移多个晶片的固晶工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881862A (zh) * 2023-02-16 2023-03-31 江西兆驰半导体有限公司 一种mini LED芯片减薄方法及mini LED

Also Published As

Publication number Publication date
CN111162037B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
CN108807265B (zh) Micro-LED巨量转移方法、显示装置及制作方法
CN108878620B (zh) 制造基于led的发射型显示装置的方法
US20210233888A1 (en) Die processing
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
KR100433781B1 (ko) 반도체장치의 제조방법
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US8697542B2 (en) Method for thin die-to-wafer bonding
US20060289967A1 (en) Through-wafer vias and surface metallization for coupling thereto
US9865567B1 (en) Heterogeneous integration of integrated circuit device and companion device
US11538709B2 (en) Method of transfer printing
US20140264770A1 (en) Method of forming through substrate vias (tsvs) and singulating and releasing die having the tsvs from a mechanical support substrate
CN109560019B (zh) 工件结合设备、控制结合波传播的方法以及工件结合系统
JP2017506429A (ja) 静電力による半導体ボンディング強化用のデバイス、システムおよび方法
CN111834296A (zh) 半导体器件和方法
CN111162037B (zh) 芯片转移到晶圆的方法
CN103420322B (zh) 晶片封装体及其形成方法
US7297613B1 (en) Method of fabricating and integrating high quality decoupling capacitors
US6933585B2 (en) Color image sensor on transparent substrate and method for making same
US20050032265A1 (en) Method for making a color image sensor with recessed contact apertures prior to thinning
US9202801B2 (en) Thin substrate and mold compound handling using an electrostatic-chucking carrier
US10304716B1 (en) Package structure and manufacturing method thereof
US20040262722A1 (en) Chip mounting method and mounted substrate manufacturing apparatus
CN114628240A (zh) 芯片晶圆的堆叠方法
US20210407959A1 (en) Die-to-wafer bonding utilizing micro-transfer printing
TW201729308A (zh) 晶圓級封裝結構的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant