CN111129679A - 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法 - Google Patents

慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法 Download PDF

Info

Publication number
CN111129679A
CN111129679A CN202010033685.5A CN202010033685A CN111129679A CN 111129679 A CN111129679 A CN 111129679A CN 202010033685 A CN202010033685 A CN 202010033685A CN 111129679 A CN111129679 A CN 111129679A
Authority
CN
China
Prior art keywords
slow wave
microstrip line
wave matching
matching circuit
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010033685.5A
Other languages
English (en)
Inventor
方勇
盛浩轩
郭勇
郭听听
钟晓玲
多滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Univeristy of Technology
Original Assignee
Chengdu Univeristy of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Univeristy of Technology filed Critical Chengdu Univeristy of Technology
Priority to CN202010033685.5A priority Critical patent/CN111129679A/zh
Publication of CN111129679A publication Critical patent/CN111129679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

本发明公开一种微波电路中的慢波匹配电路，包括：曲折线，其包括第一端和第二端；第一枝节，其设置于从曲折线的第一端向曲折线的第二端方向的一侧位置，其与曲折线的第一端电气连接；第二枝节，其设置于从曲折线的第一端向曲折线的第二端方向的另一侧位置，其与曲折线的第一端电气连接；第一、二枝节、曲折线共面。它采用曲折线和枝节的慢波匹配电路，实现小型化的匹配结构。本发明还公开金丝键合慢波匹配结构及其仿真设计、设计制作方法，其能根据需要匹配的阻抗和相位进行灵活的设计。

Description

慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法
技术领域
本发明涉及微波技术领域，特别涉及微波电路中的慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法。
背景技术
金丝键合广泛应用于微波毫米波系统集成封装中，采用高纯度的金丝将芯片和微带引线连接起来。由于采用的双金丝走线会产生感性互耦，引起微波传输电路发生感性失配，微波信号的传输效率就会降低。因此为了抵消电感效应使微波电路能够匹配传输，传统的解决方法是在微带线至金丝键合端之间加入高低阻抗线（一种由一段等效为电感的高阻抗微带线和一段等效为电容的低阻抗微带线串联组成的结构）微带匹配结构，减小金丝键合线引起的电感效应。但传统的匹配方式采用的高低阻抗线匹配结构长度较长，且没有高效地利用版面空余面积，致使相关微波通信设备的尺寸较大。
申请号为201910261574.7的中国发明专利（公布号为CN 109935949 A）中，利用了垂直通孔和高低阻抗线匹配金丝键合线，该结构尺寸因采用直线走线形式而导致匹配结构长度较长。
可见，传统的金丝键合匹配结构采用传统的高低阻抗线设计匹配电路，这种结构长度较长，致使相关微波通信设备的尺寸较大。
发明内容
本发明的目的在于提供一种微波电路中的慢波匹配电路、金丝键合慢波匹配结构及其设计、设计制作方法。本发明采用曲折线和枝节慢结构设计能显著减小慢波匹配电路的长度，实现慢波匹配电路、金丝键合慢波匹配结构小型化设计，解决了目前微波电路或器件面临的设计难题。
本发明用于实现上述目的的技术方案如下：
一种微波电路中的慢波匹配电路，包括：
曲折线，其包括第一端和第二端；
第一枝节，其设置于从曲折线的第一端向曲折线的第二端方向的一侧位置，其与曲折线的第一端电气连接；
第二枝节，其设置于从曲折线的第一端向曲折线的第二端方向的另一侧位置，其与曲折线的第一端电气连接；
其中，第一、二枝节、曲折线共面。
所述第一、二枝节以曲折线的轴线为轴呈轴对称布置。
一种微波电路中金丝键合慢波匹配结构，包括：
介质基板，其包括第一传输层及接地信号层；
所述微波电路中的慢波匹配电路，其设置于第一传输层；
第一微带线，其设置于第一传输层，其与曲折线的第一端电气连接；
第二微带线，其设置于第一传输层；
金丝键合线，其一端与第二微带线电气连接，其另一端与曲折线的第二端电气连接。
一种微波电路中金丝键合慢波匹配结构，包括：
介质基板，其包括第一传输层、接地信号层及设置于第一传输层和接地信号层之间的第二传输层；
所述微波电路中的慢波匹配电路，其设置于第二传输层，其还包括第一过孔、第二过孔；第一过孔位于第一、二传输层之间，其一端与曲折线的第一端电气连接；第二过孔位于第一、二传输层之间，其一端与曲折线的第二端电气连接；
第一微带线，其设置于第一传输层，其与第一过孔另一端电气连接；
第二微带线，其设置于第一传输层；
金丝键合线，其一端与第二微带线电气连接，其另一端与第二过孔的另一端电气连接。
一种微波电路中金丝键合慢波匹配结构的设计制作方法，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 682460DEST_PATH_IMAGE002
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 429836DEST_PATH_IMAGE004
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 843500DEST_PATH_IMAGE006
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure 195984DEST_PATH_IMAGE008
，其中，
Figure DEST_PATH_IMAGE009
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 200849DEST_PATH_IMAGE009
、
Figure 167012DEST_PATH_IMAGE010
设计慢波匹配电路；
步骤六，在介质基板的第一传输层设置所设计的慢波匹配电路，将金丝键合线的另一端与曲折线的第二端电气连接，将第一微带线与曲折线的第一端电气连接。
一种所述微波电路中金丝键合慢波匹配结构的设计制作方法，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure DEST_PATH_IMAGE011
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 118788DEST_PATH_IMAGE012
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure DEST_PATH_IMAGE013
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure 653674DEST_PATH_IMAGE008
，其中，
Figure 32703DEST_PATH_IMAGE009
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 957933DEST_PATH_IMAGE014
、
Figure DEST_PATH_IMAGE015
设计慢波匹配电路；
步骤六，所设计的慢波匹配电路包括第一、二过孔，在介质基板的第二传输层设置第一枝节、第二枝节、曲折线，在第一、二传输层之间设置第一、二过孔，将第一过孔的一端与曲折线的第一端电气连接，将第一过孔的另一端与第一微带线电气连接，将第二过孔的一端与曲折线的第二端电气连接，将第二过孔的另一端与金丝键合线的另一端连接。
所述步骤五中，基于
Figure 244558DEST_PATH_IMAGE016
、
Figure DEST_PATH_IMAGE017
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure 633951DEST_PATH_IMAGE019
=
Figure 100002_DEST_PATH_IMAGE020
=
Figure DEST_PATH_IMAGE022
，其中，
Figure 511778DEST_PATH_IMAGE023
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 924304DEST_PATH_IMAGE025
（4）
公式（4）中，
Figure 217882DEST_PATH_IMAGE027
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure DEST_PATH_IMAGE029
为
Figure 461782DEST_PATH_IMAGE030
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure DEST_PATH_IMAGE031
=
Figure DEST_PATH_IMAGE033
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure 513439DEST_PATH_IMAGE030
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE035
，其中，
Figure 475579DEST_PATH_IMAGE037
为
Figure 572848DEST_PATH_IMAGE038
的共轭复数。
所述步骤五中，基于
Figure 140095DEST_PATH_IMAGE038
、
Figure 297407DEST_PATH_IMAGE017
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure DEST_PATH_IMAGE039
=
Figure 215685DEST_PATH_IMAGE040
=
Figure DEST_PATH_IMAGE041
，其中，
Figure DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 975699DEST_PATH_IMAGE029
为
Figure DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节、第一、二过孔组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure DEST_PATH_IMAGE046
=
Figure 100002_DEST_PATH_IMAGE047
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE048
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE049
，其中，为
Figure 327614DEST_PATH_IMAGE016
的共轭复数。
一种所述微波电路中金丝键合慢波匹配结构的仿真设计方法，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 124668DEST_PATH_IMAGE011
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 264663DEST_PATH_IMAGE004
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 969314DEST_PATH_IMAGE013
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure 511153DEST_PATH_IMAGE008
，其中，
Figure 10268DEST_PATH_IMAGE009
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 106400DEST_PATH_IMAGE009
、
Figure 83583DEST_PATH_IMAGE010
设计慢波匹配电路；
步骤六，在介质基板的第一传输层设置所设计的慢波匹配电路，将金丝键合线的另一端与曲折线的第二端电气连接，将第一微带线与曲折线的第一端电气连接。
一种所述微波电路中金丝键合慢波匹配结构的仿真设计方法，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 745509DEST_PATH_IMAGE011
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 415524DEST_PATH_IMAGE012
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 530111DEST_PATH_IMAGE013
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure 779827DEST_PATH_IMAGE008
，其中，
Figure 296259DEST_PATH_IMAGE009
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 137176DEST_PATH_IMAGE014
、
Figure 739058DEST_PATH_IMAGE015
设计慢波匹配电路；
步骤六，所设计的慢波匹配电路包括第一、二过孔，在介质基板的第二传输层设置第一枝节、第二枝节、曲折线，在第一、二传输层之间设置第一、二过孔，将第一过孔的一端与曲折线的第一端电气连接，将第一过孔的另一端与第一微带线电气连接，将第二过孔的一端与曲折线的第二端电气连接，将第二过孔的另一端与金丝键合线的另一端连接。
所述步骤五中，基于
Figure 323623DEST_PATH_IMAGE016
、
Figure 694562DEST_PATH_IMAGE017
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure 709310DEST_PATH_IMAGE019
=
Figure 532909DEST_PATH_IMAGE020
=
Figure 921165DEST_PATH_IMAGE022
，其中，
Figure 146610DEST_PATH_IMAGE023
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 798172DEST_PATH_IMAGE025
（4）
公式（4）中，
Figure 374646DEST_PATH_IMAGE027
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 301014DEST_PATH_IMAGE029
为
Figure 380966DEST_PATH_IMAGE030
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure 469007DEST_PATH_IMAGE031
=
Figure 267199DEST_PATH_IMAGE033
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure 731678DEST_PATH_IMAGE030
的阻抗幅值和阻抗相位，使
Figure 931716DEST_PATH_IMAGE035
，其中，
Figure 190659DEST_PATH_IMAGE037
为
Figure 210567DEST_PATH_IMAGE038
的共轭复数。
所述步骤五中，基于
Figure 744317DEST_PATH_IMAGE038
、
Figure 267702DEST_PATH_IMAGE017
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure 963126DEST_PATH_IMAGE039
=
Figure 735910DEST_PATH_IMAGE040
=
Figure 807771DEST_PATH_IMAGE041
，其中，
Figure 185662DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 317567DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure 309138DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 184690DEST_PATH_IMAGE029
为
Figure 213826DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节、第一、二过孔组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure 251052DEST_PATH_IMAGE046
=
Figure 467269DEST_PATH_IMAGE047
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure 880933DEST_PATH_IMAGE048
的阻抗幅值和阻抗相位，使
Figure 764576DEST_PATH_IMAGE049
，其中，
Figure 100002_DEST_PATH_IMAGE050
为
Figure 503862DEST_PATH_IMAGE016
的共轭复数。
本发明的有益技术效果是：
本发明与传统的高低阻抗线匹配方式相比，一方面，本发明微波电路中的慢波匹配电路、金丝键合慢波匹配结构能根据需要匹配的阻抗和相位进行灵活的设计；另一方面，本发明微波电路中的慢波匹配电路、金丝键合慢波匹配结构采用曲折线和枝节的慢波匹配电路，能够高效的利用版面空间，实现小型化的匹配结构。本发明可以但不限于应用于微波芯片组件中微带与射频芯片之间的金丝键合匹配结构中，实现微波组件小型化的目的。
附图说明
图1为本发涉及的曲折线结构的微带线和传统的微带线的结构示意图。
图2为本发明的匹配电路原理示意图。
图3为本发明的一种微波电路中金丝键合慢波匹配结构的结构示意图。
图4为本发明的另一种微波电路中金丝键合慢波匹配结构的结构示意图。
图5为图4中第一传输层的俯视图。
图6为图4中第二传输层的俯视图。
图7为图4中接地信号层的仰视图。
图8为本发明的慢波匹配电路仿真设计原理示意图。
具体实施方式
下面给出的实例是对本发明的具体描述，有必要在此指出的是以下实施例只用于对本发明作进一步的说明，不能理解为对本发明保护范围的限制。
在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
为更清晰说明本发明，先对本发明慢波匹配电路涉及的相关内容进行说明。
慢波结构可以理解为电磁波在该传输结构中相速度远小于光速的一种传输线结构。在图1中，电磁波沿着微带线以恒定速率V进行传播，那么电磁波在曲折线结构微带线41中从A端到B端走的路径长度为5a1+6a2，相比电磁波在传统微带线42（传统的微带线为直线结构）中从A端到B端走的路径长度a3=5a1更长，因此，电磁波在相同频率和相速度下，电磁波在曲折线结构微带线41上传输花费的时间要多于在传统微带线42上传输花费的时间，根据公式（1）
Figure DEST_PATH_IMAGE052
（1）
相速度
Figure DEST_PATH_IMAGE054
是指电磁波等相位面传播的速度，在此指电磁波从A端到B端传输的速度。a3为A端到B端的距离，当a3恒定下，传播时间t增大，
Figure DEST_PATH_IMAGE056
会减小，因此达到了慢波的目的。根据公式（2）
Figure 100002_DEST_PATH_IMAGE058
（2）
在频率f不变时，
Figure DEST_PATH_IMAGE059
变小，信号传输波长
Figure DEST_PATH_IMAGE061
也会减小，根据公式（3）
Figure DEST_PATH_IMAGE063
(3)
A端到B端传输直线距离a3不变时，波长
Figure 100002_DEST_PATH_IMAGE064
减小，信号传输相位
Figure 100002_DEST_PATH_IMAGE066
增大，达到了在传输距离a3不变的情况下增大传输相位的目的。同样，可以理解为，在传输相位不变时，利用慢波结构可以在较小的传输直线距离下达到所需传输相位的要求。可见，慢波结构能通过调整加载的特殊电路结构尺寸，灵活地设计匹配到需要的特性阻抗幅值和阻抗相位上，可应用于设计匹配电路。基于前述，本发明的慢波匹配电路能够高效地利用版面空间，实现小型化的匹配结构。
图3示例性示出本发明众多实施例中的一种微波电路中金丝键合慢波匹配结构的实施例。该微波电路中金丝键合慢波匹配结构包括介质基板1、第一枝节2、第二枝节3、曲折线4、第一微带线5、第二微带线6、金丝键合线7。
介质基板1包括第一传输层11、接地信号层12。
图3呈现的实施例中，第一枝节2、第二枝节3、曲折线4构成微波电路中的慢波匹配电路。第一枝节2、第二枝节3、曲折线4均为片状结构。曲折线4包括第一端和第二端。第一枝节2置于从曲折线4的第一端向曲折线的第二端方向的一侧位置，其与曲折线4的第一端电气连接。第二枝节3设置于从曲折线4的第一端向曲折线的第二端方向的另一侧位置，其与曲折线4的第一端电气连接。第一、二枝节2、3、曲折线4共面。
较佳的，第一、二枝节2、3以曲折线4的轴线L1为轴呈轴对称布置。
第一微带线5设置于第一传输层11，其与曲折线4的第一端电气连接。
第二微带线6设置于第一传输层，其与金丝键合线7的一端电气连接。金丝键合线7的另一端与曲折线4的第二端电气连接。
图4-7示意性示出本发明的另一种微波电路中金丝键合慢波匹配结构的实施例。该实施例的微波电路中金丝键合慢波匹配结构与图3所呈现的微波电路中金丝键合慢波匹配结构不同之处在于：介质基板1还包括第二传输层13、第一过孔8、第二过孔9，第二传输层13设置于第一传输层11与接地信号层12之间；微波电路中的慢波匹配电路设置于第二传输层13，微波电路中的慢波匹配电路还包括第一过孔8、第二过孔9；第一过孔8位于第一、二传输层11、13之间，其一端与曲折线4的第一端电气连接，其另一端与第一微带线5电气连接；第二微带线6与金丝键合线7的一端电气连接；第二过孔9位于第一、二传输层11、13之间，其一端与曲折线4的第二端电气连接，其另一端与金丝键合线7的另一端连接；曲折线4的折线数量有所不同；第一、二枝节2、3以曲折线4的轴线L2为轴呈轴对称布置。除此之外，该实施例呈现的微波电路中金丝键合慢波匹配结构与图3所呈现的微波电路中金丝键合慢波匹配结构均相同。
需要说明的是，图3呈现的实施例中的慢波匹配电路置换图4呈现的实施例中的慢波匹配电路，或者图4呈现的实施例中的慢波匹配电路置换图3呈现的实施例中的慢波匹配电路，均能够实现本发明的目的。
上述介质基板1可以但不限于采用RO3003陶瓷填充聚四乙烯复合材料，介电常数为3，损耗正切值为0.0013，介质厚度为0.508mm。
本发明还描述一种图3所呈现的微波电路中金丝键合慢波匹配结构的设计制作方法，包括以下步骤：
步骤一，选定介质基板1，确定所选定的介质基板1的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure DEST_PATH_IMAGE067
,再结合所确定的板材参数确定第一微带线5、第二微带线6的特性阻抗均为50Ω，并在介质基板1的第一传输层11分别设置第一微带线5、第二微带线6，同时满足：从第一微带线5拟与慢波匹配电路电气连接的端口向第一微带线5看去的端口阻抗
Figure 100002_DEST_PATH_IMAGE068
为50Ω以及从第二微带线6拟与金丝键合线7电气连接的端口向第二微带线6看去的端口阻抗
Figure 318627DEST_PATH_IMAGE006
为50Ω；
步骤三，在介质基板1的第一传输层11将金丝键合线7的一端与第二微带线6电气连接；
步骤四，在金丝键合线7的另一端测量向第二微带线6方向看去的端口阻抗
Figure DEST_PATH_IMAGE069
，其中，
Figure 100002_DEST_PATH_IMAGE070
为金丝键合线7拟与慢波匹配电路电气连接的端口向第二微带线6看去的端口阻抗；
步骤五，基于
Figure 598299DEST_PATH_IMAGE009
、
Figure 805289DEST_PATH_IMAGE010
设计慢波匹配电路；
步骤六，在介质基板的第一传输层11设置所设计的慢波匹配电路，将金丝键合线7的另一端与曲折线4的第二端电气连接，将第一微带线5与曲折线4的第一端电气连接。
一并参见图2、3、8，步骤五中，基于
Figure DEST_PATH_IMAGE071
、
Figure 981056DEST_PATH_IMAGE020
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线5无反射匹配，则
Figure 437445DEST_PATH_IMAGE039
=
Figure 661753DEST_PATH_IMAGE040
=
Figure 519987DEST_PATH_IMAGE041
，其中，
Figure 335497DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线5电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 13603DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure 41601DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线7电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 754342DEST_PATH_IMAGE029
为
Figure 740753DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线4和第一、二枝节2、3组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线5电气连接的端口和慢波匹配电路与金丝键合线7电气连接的端口的阻抗不相等；通过调整曲折线4的尺寸使
Figure 171734DEST_PATH_IMAGE046
=
Figure 100002_DEST_PATH_IMAGE072
；通过调整曲折线4、第一枝节2和第二枝节3的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE073
的阻抗幅值和阻抗相位，使
Figure 808951DEST_PATH_IMAGE049
，其中，
Figure 376198DEST_PATH_IMAGE050
为
Figure 100002_DEST_PATH_IMAGE074
的共轭复数。
本发明还描述一种图4所呈现的微波电路中金丝键合慢波匹配结构的设计制作方法，包括以下步骤：
步骤一，选定介质基板1，确定所选定的介质基板1的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 533510DEST_PATH_IMAGE067
,再结合所确定的板材参数确定第一微带线5、第二微带线6的特性阻抗均为50Ω，并在介质基板1的第一传输层11分别设置第一微带线5、第二微带线6，同时满足：从第一微带线5拟与慢波匹配电路电气连接的端口向第一微带线5看去的端口阻抗
Figure 186209DEST_PATH_IMAGE068
为50Ω以及从第二微带线6拟与金丝键合线7电气连接的端口向第二微带线6看去的端口阻抗
Figure 87168DEST_PATH_IMAGE006
为50Ω；
步骤三，在介质基板1的第一传输层11将金丝键合线7的一端与第二微带线6电气连接；
步骤四，在金丝键合线7的另一端测量向第二微带线6方向看去的端口阻抗
Figure 774502DEST_PATH_IMAGE069
，其中，
Figure 571556DEST_PATH_IMAGE070
为金丝键合线7拟与慢波匹配电路电气连接的端口向第二微带线6看去的端口阻抗；
步骤五，基于
Figure 711551DEST_PATH_IMAGE009
、
Figure 150622DEST_PATH_IMAGE010
设计慢波匹配电路；
步骤六，所设计的慢波匹配电路包括第一、二过孔8、9，在介质基板的第二传输层13设置第一枝节2、第二枝节3、曲折线4，在第一、二传输层11、13之间设置第一、二过孔8、9，将第一过孔8的一端与曲折线4的第一端电气连接，将第一过孔8的另一端与第一微带线5电气连接，将第二过孔9的一端与曲折线4的第二端电气连接，将第二过孔9的另一端与金丝键合线7的另一端连接。
一并参见图2、4-8，步骤五中，基于
Figure 692462DEST_PATH_IMAGE038
、
Figure 660418DEST_PATH_IMAGE020
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线5无反射匹配，则
Figure 287709DEST_PATH_IMAGE039
=
Figure 530471DEST_PATH_IMAGE040
=
Figure 192397DEST_PATH_IMAGE041
，其中，
Figure 862412DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线5电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 180261DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure 226715DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线7电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 743147DEST_PATH_IMAGE029
为
Figure 586993DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线4和第一、二枝节2、3、第一、二过孔8、9组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线5电气连接的端口和慢波匹配电路与金丝键合线7电气连接的端口的阻抗不相等；通过调整曲折线4的尺寸使
Figure 923297DEST_PATH_IMAGE039
=
Figure 100002_DEST_PATH_IMAGE076
；通过调整曲折线4、第一枝节2和第二枝节3的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE077
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE079
，其中，
Figure 100002_DEST_PATH_IMAGE080
为
Figure 100002_DEST_PATH_IMAGE081
的共轭复数。
本发明还描述一种图3所呈现的微波电路中金丝键合慢波匹配结构的仿真设计方法，包括以下步骤：
步骤1，选定介质基板1，确定所选定的介质基板1的板材参数；
步骤2，根据工作频率需求确定输入信号频率
Figure 101337DEST_PATH_IMAGE011
,再结合所确定的板材参数确定第一微带线5、第二微带线6的特性阻抗均为50Ω，并在介质基板1的第一传输层11分别设置第一微带线5、第二微带线6，同时满足：从第一微带线5拟与慢波匹配电路电气连接的端口向第一微带线5看去的端口阻抗
Figure 472276DEST_PATH_IMAGE068
为50Ω以及从第二微带线6拟与金丝键合线7电气连接的端口向第二微带线6看去的端口阻抗
Figure 484094DEST_PATH_IMAGE006
为50Ω；
步骤3，在介质基板1的第一传输层11将金丝键合线7的一端与第二微带线6电气连接；
步骤4，在金丝键合线7的另一端测量向第二微带线6方向看去的端口阻抗
Figure 573273DEST_PATH_IMAGE008
，其中，
Figure 695950DEST_PATH_IMAGE009
为金丝键合线7拟与慢波匹配电路电气连接的端口向第二微带线6看去的端口阻抗；
步骤5，基于
Figure 100002_DEST_PATH_IMAGE083
、
Figure DEST_PATH_IMAGE084
设计慢波匹配电路；
步骤6，在介质基板的第一传输层11设置所设计的慢波匹配电路，将金丝键合线7的另一端与曲折线4的第二端电气连接，将第一微带线5与曲折线4的第一端电气连接。
一并参见图2、3、8，步骤5中，基于
Figure 718132DEST_PATH_IMAGE071
、
Figure 900852DEST_PATH_IMAGE040
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线5无反射匹配，则
Figure 211747DEST_PATH_IMAGE039
=
Figure 138115DEST_PATH_IMAGE040
=
Figure 483646DEST_PATH_IMAGE041
，其中，
Figure 834337DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线5电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 101370DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure 831429DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线7电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 31466DEST_PATH_IMAGE029
为
Figure 555988DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线4和第一、二枝节2、3组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线5电气连接的端口和慢波匹配电路与金丝键合线7电气连接的端口的阻抗不相等；通过调整曲折线4的尺寸使
Figure 841476DEST_PATH_IMAGE046
=
Figure 375226DEST_PATH_IMAGE047
；通过调整曲折线4、第一枝节2和第二枝节3的尺寸从而调整慢波匹配电路的
Figure 429769DEST_PATH_IMAGE048
的阻抗幅值和阻抗相位，使
Figure 594035DEST_PATH_IMAGE049
，其中，
Figure 366818DEST_PATH_IMAGE050
为
Figure 438680DEST_PATH_IMAGE074
的共轭复数。
本发明还描述一种图4所呈现的微波电路中金丝键合慢波匹配结构的仿真设计方法，包括以下步骤：
步骤1，选定介质基板1，确定所选定的介质基板1的板材参数；
步骤2，根据工作频率需求确定输入信号频率
Figure 347730DEST_PATH_IMAGE011
,再结合所确定的板材参数确定第一微带线5、第二微带线6的特性阻抗均为50Ω，并在介质基板1的第一传输层11分别设置第一微带线5、第二微带线6，同时满足：从第一微带线5拟与慢波匹配电路电气连接的端口向第一微带线5看去的端口阻抗
Figure 479634DEST_PATH_IMAGE068
为50Ω以及从第二微带线6拟与金丝键合线7电气连接的端口向第二微带线6看去的端口阻抗
Figure 942976DEST_PATH_IMAGE006
为50Ω；
步骤3，在介质基板1的第一传输层11将金丝键合线7的一端与第二微带线6电气连接；
步骤4，在金丝键合线7的另一端测量向第二微带线6方向看去的端口阻抗
Figure 818528DEST_PATH_IMAGE008
，其中，
Figure 582085DEST_PATH_IMAGE009
为金丝键合线7拟与慢波匹配电路电气连接的端口向第二微带线6看去的端口阻抗；
步骤5，基于
Figure 884890DEST_PATH_IMAGE009
、
Figure 835529DEST_PATH_IMAGE068
设计慢波匹配电路；
步骤6，所设计的慢波匹配电路包括第一、二过孔8、9，在介质基板的第二传输层13设置第一枝节2、第二枝节3、曲折线4，在第一、二传输层11、13之间设置第一、二过孔8、9，将第一过孔8的一端与曲折线4的第一端电气连接，将第一过孔8的另一端与第一微带线5电气连接，将第二过孔9的一端与曲折线4的第二端电气连接，将第二过孔9的另一端与金丝键合线7的另一端连接。
一并参见图2、4-8，步骤5中，基于
Figure 249193DEST_PATH_IMAGE038
、
Figure 132835DEST_PATH_IMAGE040
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线5无反射匹配，则
Figure 609471DEST_PATH_IMAGE039
=
Figure 47406DEST_PATH_IMAGE040
=
Figure 264761DEST_PATH_IMAGE041
，其中，
Figure 2910DEST_PATH_IMAGE042
为慢波匹配电路拟与第一微带线5电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 647518DEST_PATH_IMAGE043
（4）
公式（4）中，
Figure 572748DEST_PATH_IMAGE044
为慢波匹配电路拟与金丝键合线7电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 328215DEST_PATH_IMAGE029
为
Figure 186449DEST_PATH_IMAGE045
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线4和第一、二枝节2、3、第一、二过孔8、9组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线5电气连接的端口和慢波匹配电路与金丝键合线7电气连接的端口的阻抗不相等；通过调整曲折线4的尺寸使
Figure 205221DEST_PATH_IMAGE039
=
Figure 100002_DEST_PATH_IMAGE085
；通过调整曲折线4、第一枝节2和第二枝节3的尺寸从而调整慢波匹配电路的
Figure 680064DEST_PATH_IMAGE077
的阻抗幅值和阻抗相位，使
Figure 239222DEST_PATH_IMAGE079
，其中，
Figure 420804DEST_PATH_IMAGE080
为
Figure 407215DEST_PATH_IMAGE081
的共轭复数。
前述仿真设计可以采用HFSS仿真软件进行设计。
需要说明的是，上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何适合的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再进行描述。
上面参照实施例对本发明进行了详细描述，是说明性的而不是限制性的，在不脱离本发明总体构思下的变化和修改，均在本发明的保护范围之内。

Claims (12)

1.一种微波电路中的慢波匹配电路，其特征在于，包括：
曲折线，其包括第一端和第二端；
第一枝节，其设置于从曲折线的第一端向曲折线的第二端方向的一侧位置，其与曲折线的第一端电气连接；
第二枝节，其设置于从曲折线的第一端向曲折线的第二端方向的另一侧位置，其与曲折线的第一端电气连接；
其中，第一、二枝节、曲折线共面。
2.根据权利要求1所述微波电路中的慢波匹配电路，其特征在于，所述第一、二枝节以曲折线的轴线为轴呈轴对称布置。
3.一种微波电路中金丝键合慢波匹配结构，其特征在于，包括：
介质基板，其包括第一传输层及接地信号层；
权利要求1或2所述微波电路中的慢波匹配电路，其设置于第一传输层；
第一微带线，其设置于第一传输层，其与曲折线的第一端电气连接；
第二微带线，其设置于第一传输层；
金丝键合线，其一端与第二微带线电气连接，其另一端与曲折线的第二端电气连接。
4.一种微波电路中金丝键合慢波匹配结构，其特征在于，包括：
介质基板，其包括第一传输层、接地信号层及设置于第一传输层和接地信号层之间的第二传输层；
权利要求1或2所述微波电路中的慢波匹配电路，其设置于第二传输层，其还包括第一过孔、第二过孔；第一过孔位于第一、二传输层之间，其一端与曲折线的第一端电气连接；第二过孔位于第一、二传输层之间，其一端与曲折线的第二端电气连接；
第一微带线，其设置于第一传输层，其与第一过孔另一端电气连接；
第二微带线，其设置于第一传输层；
金丝键合线，其一端与第二微带线电气连接，其另一端与第二过孔的另一端电气连接。
5.一种权利要求3所述微波电路中金丝键合慢波匹配结构的设计制作方法，其特征在于，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 359757DEST_PATH_IMAGE002
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 251490DEST_PATH_IMAGE004
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 169767DEST_PATH_IMAGE006
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure 805148DEST_PATH_IMAGE008
，其中，
Figure 695744DEST_PATH_IMAGE010
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 23957DEST_PATH_IMAGE011
、
Figure 163951DEST_PATH_IMAGE013
设计慢波匹配电路；
步骤六，在介质基板的第一传输层设置所设计的慢波匹配电路，将金丝键合线的另一端与曲折线的第二端电气连接，将第一微带线与曲折线的第一端电气连接。
6.一种权利要求4所述微波电路中金丝键合慢波匹配结构的设计制作方法，其特征在于，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 868602DEST_PATH_IMAGE014
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 410442DEST_PATH_IMAGE016
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 909556DEST_PATH_IMAGE018
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure DEST_PATH_IMAGE020
，其中，
Figure 68005DEST_PATH_IMAGE022
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 310767DEST_PATH_IMAGE022
、
Figure 175955DEST_PATH_IMAGE024
设计慢波匹配电路；
步骤六，所设计的慢波匹配电路包括第一、二过孔，在介质基板的第二传输层设置第一枝节、第二枝节、曲折线，在第一、二传输层之间设置第一、二过孔，将第一过孔的一端与曲折线的第一端电气连接，将第一过孔的另一端与第一微带线电气连接，将第二过孔的一端与曲折线的第二端电气连接，将第二过孔的另一端与金丝键合线的另一端连接。
7.根据权利要求5所述微波电路中金丝键合慢波匹配结构的设计制作方法，其特征在于，所述步骤五中，基于
Figure 845971DEST_PATH_IMAGE026
、
Figure 960558DEST_PATH_IMAGE028
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure 741432DEST_PATH_IMAGE030
=
Figure 257864DEST_PATH_IMAGE031
=
Figure 101710DEST_PATH_IMAGE033
，其中，
Figure 703593DEST_PATH_IMAGE035
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 288158DEST_PATH_IMAGE037
（4）
公式（4）中，
Figure 127938DEST_PATH_IMAGE039
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure 139757DEST_PATH_IMAGE041
为
Figure 963356DEST_PATH_IMAGE043
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure 351612DEST_PATH_IMAGE045
=
Figure DEST_PATH_IMAGE047
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure 108216DEST_PATH_IMAGE048
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE050
，其中，
Figure 290935DEST_PATH_IMAGE052
为
Figure 867410DEST_PATH_IMAGE054
的共轭复数。
8.根据权利要求6所述微波电路中金丝键合慢波匹配结构的设计制作方法，其特征在于，所述步骤五中，基于
Figure 793778DEST_PATH_IMAGE054
、
Figure 873729DEST_PATH_IMAGE056
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure DEST_PATH_IMAGE058
=
Figure 24088DEST_PATH_IMAGE056
=
Figure DEST_PATH_IMAGE060
，其中，
Figure DEST_PATH_IMAGE062
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure DEST_PATH_IMAGE064
（4）
公式（4）中，
Figure DEST_PATH_IMAGE066
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure DEST_PATH_IMAGE068
为
Figure DEST_PATH_IMAGE070
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节、第一、二过孔组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure DEST_PATH_IMAGE072
=
Figure DEST_PATH_IMAGE074
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE076
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE078
，其中，
Figure DEST_PATH_IMAGE080
为
Figure DEST_PATH_IMAGE081
的共轭复数。
9.一种权利要求3所述微波电路中金丝键合慢波匹配结构的仿真设计方法，其特征在于，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 423995DEST_PATH_IMAGE014
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure 154053DEST_PATH_IMAGE004
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure 557353DEST_PATH_IMAGE018
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure DEST_PATH_IMAGE082
，其中，
Figure DEST_PATH_IMAGE083
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure DEST_PATH_IMAGE085
、
Figure 409771DEST_PATH_IMAGE024
设计慢波匹配电路；
步骤六，在介质基板的第一传输层设置所设计的慢波匹配电路，将金丝键合线的另一端与曲折线的第二端电气连接，将第一微带线与曲折线的第一端电气连接。
10.一种权利要求4所述微波电路中金丝键合慢波匹配结构的仿真设计方法，其特征在于，包括以下步骤：
步骤一，选定介质基板，确定所选定的介质基板的板材参数；
步骤二，根据工作频率需求确定输入信号频率
Figure 695259DEST_PATH_IMAGE014
,再结合所确定的板材参数确定第一微带线、第二微带线的特性阻抗均为50Ω，并在介质基板的第一传输层分别设置第一微带线、第二微带线，同时满足：从第一微带线拟与慢波匹配电路电气连接的端口向第一微带线看去的端口阻抗
Figure DEST_PATH_IMAGE086
为50Ω以及从第二微带线拟与金丝键合线电气连接的端口向第二微带线看去的端口阻抗
Figure DEST_PATH_IMAGE087
为50Ω；
步骤三，在介质基板的第一传输层将金丝键合线的一端与第二微带线电气连接；
步骤四，在金丝键合线的另一端测量向第二微带线方向看去的端口阻抗
Figure DEST_PATH_IMAGE088
，其中，
Figure DEST_PATH_IMAGE089
为金丝键合线拟与慢波匹配电路电气连接的端口向第二微带线看去的端口阻抗；
步骤五，基于
Figure 825413DEST_PATH_IMAGE022
、
Figure DEST_PATH_IMAGE090
设计慢波匹配电路；
步骤六，所设计的慢波匹配电路包括第一、二过孔，在介质基板的第二传输层设置第一枝节、第二枝节、曲折线，在第一、二传输层之间设置第一、二过孔，将第一过孔的一端与曲折线的第一端电气连接，将第一过孔的另一端与第一微带线电气连接，将第二过孔的一端与曲折线的第二端电气连接，将第二过孔的另一端与金丝键合线的另一端连接。
11.根据权利要求9所述微波电路中金丝键合慢波匹配结构的仿真设计方法，其特征在于，所述步骤五中，基于
Figure DEST_PATH_IMAGE091
、
Figure 411116DEST_PATH_IMAGE028
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure 372118DEST_PATH_IMAGE030
=
Figure 879323DEST_PATH_IMAGE028
=
Figure 420026DEST_PATH_IMAGE033
，其中，
Figure 594655DEST_PATH_IMAGE035
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure DEST_PATH_IMAGE093
（4）
公式（4）中，
Figure DEST_PATH_IMAGE095
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure DEST_PATH_IMAGE096
为
Figure DEST_PATH_IMAGE097
的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure DEST_PATH_IMAGE099
=
Figure DEST_PATH_IMAGE101
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE102
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE103
，其中，
Figure DEST_PATH_IMAGE104
为
Figure DEST_PATH_IMAGE105
的共轭复数。
12.根据权利要求10所述微波电路中金丝键合慢波匹配结构的仿真设计方法，其特征在于，所述步骤五中，基于
Figure 975827DEST_PATH_IMAGE054
、
Figure DEST_PATH_IMAGE106
设计慢波匹配电路的方法，包括以下步骤：
（1）慢波匹配电路与第一微带线无反射匹配，则
Figure DEST_PATH_IMAGE107
=
Figure 295294DEST_PATH_IMAGE106
=
Figure DEST_PATH_IMAGE108
，其中，
Figure 967584DEST_PATH_IMAGE062
为慢波匹配电路拟与第一微带线电气连接的端口向慢波匹配电路看去的端口阻抗；
（2）评价慢波匹配电路的匹配程度用反射系数Г表示，Г的计算公式为公式（4），
Figure 996720DEST_PATH_IMAGE064
（4）
公式（4）中，
Figure DEST_PATH_IMAGE109
为慢波匹配电路拟与金丝键合线电气连接的端口向慢波匹配电路看去的端口阻抗，
Figure DEST_PATH_IMAGE110
为的共轭复数；
（3）由于所设置的慢波匹配电路由曲折线和第一、二枝节、第一、二过孔组成，结构形式为非对称电路结构，因此，慢波匹配电路与第一微带线电气连接的端口和慢波匹配电路与金丝键合线电气连接的端口的阻抗不相等；通过调整曲折线的尺寸使
Figure DEST_PATH_IMAGE112
=
Figure DEST_PATH_IMAGE114
；通过调整曲折线、第一枝节和第二枝节的尺寸从而调整慢波匹配电路的
Figure DEST_PATH_IMAGE116
的阻抗幅值和阻抗相位，使
Figure DEST_PATH_IMAGE118
，其中，
Figure DEST_PATH_IMAGE120
为
Figure DEST_PATH_IMAGE122
的共轭复数。
CN202010033685.5A 2020-01-13 2020-01-13 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法 Pending CN111129679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010033685.5A CN111129679A (zh) 2020-01-13 2020-01-13 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010033685.5A CN111129679A (zh) 2020-01-13 2020-01-13 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法

Publications (1)

Publication Number Publication Date
CN111129679A true CN111129679A (zh) 2020-05-08

Family

ID=70490421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010033685.5A Pending CN111129679A (zh) 2020-01-13 2020-01-13 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法

Country Status (1)

Country Link
CN (1) CN111129679A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834720A (zh) * 2020-07-10 2020-10-27 北京邮电大学 一种基于多枝节匹配的金丝键合结构和多芯片微波电路
CN112786407A (zh) * 2020-12-29 2021-05-11 成都天成电科科技有限公司 Ka波段的慢波结构开关芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414756A (en) * 1965-12-28 1968-12-03 Sfd Lab Inc Impedance matched periodic microwave circuits and tubes using same
US3684913A (en) * 1970-09-03 1972-08-15 Varian Associates Coupled cavity slow wave circuit for microwave tubes
US3925738A (en) * 1974-11-08 1975-12-09 Us Army Rail or pedestal mounted meander line circuit for crossed-field amplifiers
CN104600403A (zh) * 2015-01-08 2015-05-06 电子科技大学 基于共面波导传输线的太赫兹三倍频器
CN107833815A (zh) * 2017-10-30 2018-03-23 电子科技大学 一种平面角度对数曲折的带状慢波系统
CN109193160A (zh) * 2018-08-09 2019-01-11 北京北斗星通导航技术股份有限公司深圳分公司 一种新型移相器
CN109904049A (zh) * 2019-03-22 2019-06-18 电子科技大学 一种对称脊加载共形微带曲折线慢波装置
CN210723306U (zh) * 2020-01-13 2020-06-09 成都理工大学 慢波匹配电路和金丝键合慢波匹配结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414756A (en) * 1965-12-28 1968-12-03 Sfd Lab Inc Impedance matched periodic microwave circuits and tubes using same
US3684913A (en) * 1970-09-03 1972-08-15 Varian Associates Coupled cavity slow wave circuit for microwave tubes
US3925738A (en) * 1974-11-08 1975-12-09 Us Army Rail or pedestal mounted meander line circuit for crossed-field amplifiers
CN104600403A (zh) * 2015-01-08 2015-05-06 电子科技大学 基于共面波导传输线的太赫兹三倍频器
CN107833815A (zh) * 2017-10-30 2018-03-23 电子科技大学 一种平面角度对数曲折的带状慢波系统
CN109193160A (zh) * 2018-08-09 2019-01-11 北京北斗星通导航技术股份有限公司深圳分公司 一种新型移相器
CN109904049A (zh) * 2019-03-22 2019-06-18 电子科技大学 一种对称脊加载共形微带曲折线慢波装置
CN210723306U (zh) * 2020-01-13 2020-06-09 成都理工大学 慢波匹配电路和金丝键合慢波匹配结构

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BO ZHOU等: "Bandwidth expansion and slow-wave effect achievement of bond wire interconnection on LTCC substrate", 《2011 IEEE ELECTRICAL DESIGN OF ADVANCED PACKAGING AND SYSTEMS SYMPOSIUM (EDAPS)》, 11 June 2012 (2012-06-11), pages 1 - 4 *
安森松: "移相器的小型化及超宽带技术的研究", 全国优秀硕士学位论文全文数据库》, 15 March 2017 (2017-03-15), pages 21 - 58 *
张大勇等: "微带型曲折线慢波结构的理论研究", 《中国电子学会真空电子学分会第十五届学术年会暨军用微波管研讨会》, 30 January 2017 (2017-01-30), pages 436 - 439 *
盛浩轩: "石墨烯与肖特基二极管对的倍频频谱对比分析", 《2019年全国微波毫米波会议论文集》, 19 May 2019 (2019-05-19), pages 218 - 220 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834720A (zh) * 2020-07-10 2020-10-27 北京邮电大学 一种基于多枝节匹配的金丝键合结构和多芯片微波电路
CN112786407A (zh) * 2020-12-29 2021-05-11 成都天成电科科技有限公司 Ka波段的慢波结构开关芯片
CN112786407B (zh) * 2020-12-29 2023-03-24 成都天成电科科技有限公司 Ka波段的慢波结构开关芯片

Similar Documents

Publication Publication Date Title
US5982256A (en) Wiring board equipped with a line for transmitting a high frequency signal
US4882553A (en) Microwave balun
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
EP0885469B1 (en) A high frequency balun provided in a multilayer substrate
JP5047362B2 (ja) 高周波モジュール
CN104112891B (zh) 信号传输电缆和柔性印刷电路板
US20080035362A1 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
WO2000046921A1 (en) Wideband impedance coupler
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
US10342125B2 (en) Multilayer substrate
US8188808B2 (en) Compact on-chip branchline coupler using slow wave transmission line
US8436450B2 (en) Differential internally matched wire-bond interface
CN111129679A (zh) 慢波匹配电路、金丝键合慢波匹配结构及其仿真设计方法
US20030095014A1 (en) Connection package for high-speed integrated circuit
CN210723306U (zh) 慢波匹配电路和金丝键合慢波匹配结构
US8829659B2 (en) Integrated circuit
US20050057321A1 (en) Distributed interconnect
CN104981087B (zh) 信号传输线结构及其应用的电子装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP2004120659A (ja) 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
EP2387295A1 (en) IC-Package with integrated impedance matching and harmonic suppression
EP1333527A2 (en) Apparatus and method of manufacture for time delay signals
JPH09172303A (ja) マイクロストリップ線路の結合構造
JP3395290B2 (ja) 高周波用回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Chen Chuan

Inventor after: Fang Yong

Inventor after: Sheng Haoxuan

Inventor after: Guo Yong

Inventor after: Guo Tingting

Inventor after: Zhong Xiaoling

Inventor after: Duo Bin

Inventor before: Fang Yong

Inventor before: Sheng Haoxuan

Inventor before: Guo Yong

Inventor before: Guo Tingting

Inventor before: Zhong Xiaoling

Inventor before: Duo Bin

CB03 Change of inventor or designer information