CN111125995B - 测试图案产生系统及方法 - Google Patents

Abstract

本揭露的实施例提供用于产生测试图案的系统和方法。在不同实施例中，系统和方法利用机器学习使其符合特定于半导体制程或特殊元件型态的设计规则。一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。

Description

测试图案产生系统及方法

技术领域

本揭露是关于一种产生测试图案的系统及方法。

背景技术

在电子电路设计制程中，一个或多个电子设计自动化(electronic designautomation；EDA)工具可被用于设计、优化，及确认半导体元件设计，诸如半导体晶片中的电路设计。在布置中，布置工具可根据由电路设计者所给定的电路设计产生布置布局(layout)。此给定的电路设计可包括，例如，电路设计信息如接线图(electricaldiagrams)、电路设计的高阶电子描述(high level electrical description)、整合设计网表(synthesized circuit netlist)，或类似者。布置布局包括半导体元件中不同电路元件的物理位置信息。在布置完成后，可执行时钟树整合(clock-tree synthesis)及绕线(routing)。在绕线时，导线或内连接可被形成以连接布置布局中的不同电路元件。

电子元件的布局(例如:在布置或绕线之后)可被检测是否一致于不同设计规则、设计说明书，或类似者。例如，电子元件设计可被检测是否违背不同设计规则检查(designrule check；DRC)。设计规则检查用于确认电子元件的物理布局是否满足一组设计规则。设计规则可能是规范特定的半导体制程，而在一些案例中则是规范经设计的特殊形态的电路。设计规则可提供布局中不同电路元件的尺寸和布置的几何限制，其可透过具有对应于半导体元件的不同特征的特殊几何形状的单元(cell)来表示，包括，例如，扩散层、多晶硅层、金属层，及/或层间的内连接。例如，设计规则可规范布局的单元的最大尺寸或最小尺寸(例如:最小宽度、最小面积等等)。此外，设计规则也可规范布局的单元之间的特定间距(例如:最小间距)。

设计规则检查可通过设计规则检查工具执行，其典型透过接收输入的布局(例如:代表要被检查的电子元件布局的电子布局文件)，其可为任何格式，例如GDSII标准格式(下用GDS代称)。设计规则检查工具亦透过接收输入的设计规则目录，其可规范要用于生产的半导体制程。根据这些输入，设计规则检查工具可产生设计规则违背的报告，或是设计规则检查错误报告，其可用于调整电子元件设计以修正设计规则检查错误。

设计规则检查工具所执行的特殊制程的设计规则的目录或组，可称为规则集(rule deck)或是设计规则检查集。在发展用于制成的设计规则检查集时，一组布局测试案例或是测试图案可用于校验设计规则检查集的功能性或是准确性。例如，测试图案可用于校验当设计规则检查工具执行设计规则以确认电子元件设计时，设计规则是否准确地侦测到计规则检查错误。规则检查工具所执行的计规则检查集和测试图案一般而言是人工产生。

发明内容

根据本揭露的部分实施例，一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。

根据本揭露的部分实施例，一种测试图案产生方法包含通过测试图案产生电路，接收杂讯影像，杂讯影像以随机杂讯表示；通过测试图案产生电路，根据接收到的杂讯影像产生图案影像；以及通过测试图案产生电路，根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。

根据本揭露的部分实施例，一种测试图案产生方法，包含训练测试图案产生机器电路的鉴别器，通过：提供由第一复数个布局片所代表的第一训练输入至鉴别器，其中用于电子元件的第一复数个布局片已知为不具有设计规则检查错误；以及提供第二复数个布局片所代表的第二训练输入至鉴别器，其中用于电子元件的第二复数个布局片已知为具有一个或多个设计规则检查错误；以及根据训练调整鉴别器的复数个参数，鉴别器配置于根据调整后的参数，将接收到的输入分类为代表有效布局片或是无效布局片。

附图说明

阅读以下详细叙述并搭配对应的附图，可了解本揭露的实施例的多个态样。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。

图1是根据本揭露的部分实施例的电子元件设计系统的方块图；

图2是根据本揭露的部分实施例的测试图案生成系统的方块图；

图3是根据本揭露的部分实施例的测试图案机器学习电路的鉴别器的预训练的流程图；

图4是根据本揭露的部分实施例的测试图案机器学习电路的产生器的预训练的流程图；

图5是根据本揭露的部分实施例的测试图案机器学习电路的鉴别器的训练的流程图；

图6是根据本揭露的部分实施例的测试图案机器学习电路的产生器的训练的流程图；

图7是根据本揭露的部分实施例的测试图案产生方法的流程图。

【符号说明】

10 电子元件设计系统

20 电子设计平台

22 合成工具

24 布置工具

26 绕线工具

28 校验工具

30 测试图案产生平台

32 测试图案产生工具

34 设计规则检查验证工具

100 测试图案产生系统

112 布局形状数据库

114 测试图案数据库

120 杂讯输入

132 测试图案产生电路

134 光栅化电路

136 设计规则检查电路

140 测试图案机器学习电路

142 产生器

144 鉴别器

150 训练数据

300 流程图

302 操作

304 操作

306 操作

308 操作

351 布局片

352 布局片

360 光栅化影像

400 流程图

402 操作

404 操作

406 操作

408 操作

410 操作

412 操作

450 杂讯向量

460 杂讯影像

462 产生影像

500 流程图

551 有效布局片

560 光栅化影像

570 杂讯向量

580 杂讯影像

582 产生影像

600 流程图

700 流程图

750 杂讯向量

760 杂讯影像

762 图案影像

770 布局片

775 操作

784 测试图案

具体实施方式

以下揭露提供众多不同的实施例或范例，用于实施本案提供的主要内容的不同特征。下文描述一特定范例的组件及配置以简化本揭露的实施例。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述“第一特征形成在第二特征的上方或之上”，于实施例中可包括第一特征与第二特征直接接触，且亦可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本揭露的实施例可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。

此处所提供实施例包括用于产生测试图案的系统及方法，其可用于微影或是其他半导体制造制程的早期评估，包括例如，用于测试电子元件平台的计规则检查特征。在部分实施例中，机器学习技术可用于产生测试图案，使得这些测试图案能合乎计规则检查规则，然此测试图案可能被禁止于特定的半导体制造制程或其他特殊的电子元件型态。

图1是根据本揭露的部分实施例的电子元件设计系统的方块图。电子元件设计系统10是操作于产生测试图案(此处亦可称为测试布局或是测试布局片)，此测试图案是用于微影或是其他半导体制造制程的早期评估。

电子元件设计系统10包括电子设计平台20和测试图案产生平台30。在部分实施例中，电子设计平台20或测试图案产生平台30可配置在硬体、韧体、软体，或是上述组合中。例如，在部分实施例中，电子设计平台20或测试图案产生平台30可作为指令，并至少部分配置于计算机可读储存介质中，并可通过一个或多个计算机处理器或处理电路读取或执行。计算机可读储存介质包括，例如，只读记忆体、随机存取记忆体、快闪记忆体、硬盘、光学储存元件、磁储存元件、电子抹除式可复写只读记忆体、有机储存媒体，或相似者。

电子设计平台20可包括多个电子元件设计工具，且至少部分作为软体元件，而在一个或多个计算机元件、处理器，或相似者执行时，其可用于设计或产生一个或多个电子元件布局，包括布置布局及电子元件电路的相关绕线，其可包括，例如，一个或多个集成电路。

在部分实施例中，电子设计平台20和测试图案产生平台30可包含于或配置于同一机构内，例如同一个计算机系统或元件。在其他实施例中，电子设计平台20和测试图案产生平台30可包含于或配置于分离的机构内，例如分离的和位于远程的计算机系统或元件。

电子设计平台20包括电子元件设计工具，其可用于，例如，设计用于电子元件内的模拟电路及/或数字电路的高阶程序描述。在部分实施例中，高阶程序描述可使用高阶程序语言执行，例如C、C++、LabVIEW、MATLAB、一般目的系统设计或模拟语言，例如SysML、SMDL及/或SSDL，或任何其他适合的高阶程序语言。在部分实施例中，电子设计平台20可包括不同额外的特征和功能包括，例如，一个或多个工具，其适合用于电子元件的模拟、分析及/或校验电路的高阶程序描述。

在部分实施例中，电子设计平台20包括合成(synthesis)工具22、布置工具24、绕线工具26，和校验工具28，各者至少部分可为软体，且其可被一个或多个计算机元件、处理器，或相似者读取或执行。

合成工具22将电子元件的一个或多个特性、参数，或属性转译为一个或多个逻辑操作、一个或多个演算操作、一个或多个控制操作，或相似者，其可被转译为根据模拟电路及/或数字电路的高阶程序描述。

布置工具24产生单元，其对应于或通过合成工具22执行一个或多个逻辑操作、一个或多个演算操作、一个或多个控制操作，或相似者。单元包括几何形状，其对应于半导体元件的多个特征包括，例如，扩散层、多晶硅层、金属层，及/或层间的内连接。

在部分实施例中，用于一些模拟电路或数字电路的几何形状可以被定义，其根据和技术库(technology library)相关的标准单元(standard cell)的预定义库(predefined library)的一个标准单元所定义的。标准单元代表一个或多个半导体元件及其内连接结构，其配置于提供逻辑功能，例如AND、OR、XOR、XNOR，或NOT，或是储存功能，例如正反器(flipflop)或是闩(latch)。标准单元的预定义库可以几何形状的形式定义，其对应于扩散层、多晶硅层、金属层，及/或层间的内连接。接着，布置工具24在印刷电路板及/或半导体基板上指派几何形状的位置。

电子设计平台20在产生的设计上执行时钟树合成(clock tree synthesis；CTS)，例如，通过布置工具24。在部分实施例中，在部分实施例中，布置工具24可执行时钟树合成。在其他实施例中，时钟树合成工具可包括在电子设计平台20内以对自布置工具24接收的设计进行时钟树合成。时钟树合成一般而言是指合成时钟树，以达到零或极小化偏差或是插入延迟(insertion delay)，且可包括在电子元件设计的时钟路径插入一个或多个缓冲(buffer)或反向器(inverter)。

绕线工具26产生由布置工具24所提供的单元或是几何图案之间的物理内连接。在部分实施例中，绕线工具26使用文字(textual)或是基于图案(image-based)的网表(netlist)来描述用于在模拟电路、数字电路、技术库、半用于生产电子元件的导体代工，或用于生产电子元件的半导体节点，以指派几何形状之间的内连接。

校验工具28可在电子元件布局上执行多个校验或检查，例如在布置或绕线之后。校验工具28校验电子元件设计，包括由布置工具24所提供的单元或几何形状的布局，以及绕线工具26所提供的单元或几何形状之间的内连接，以满足一个或多个规范、规则，或是那些相关于电子元件设计的类似者。校验工具28可执行物理校验，其中校验工具28校验电子元件是否可被物理制造，使得结果晶片将会符合设计规范，且不会产生影响晶片正常运作的物理缺陷。

在部分实施例中，校验工具28可执行设计规则检查(design rule check；DRC)以确认电子元件设计，包括几何形状、几何形状的位置，或由布置工具24或绕线工具26所指派的几何形状之间的内连接，使其满足设计规则。此设计规则检查可由用于生产电子元件的半导体代工厂或是半导体技术节点所定义。校验工具28可确认电子元件中是否存在一个或多个设计规则检查错误(DRC violation)，而在部分实施例中，校验工具28可产生在电子元件中一个或多个设计规则检查错误所产生的位置。

在部分实施例中，测试图案产生平台30配置于产生测试图案，其可用于验证由校验工具28所执行的设计规则(例如:设计规则集)。例如，测试图案产生平台30可产生测试图案，此测试图案预期将会根据设计规则检查而具有一个已知的结果。例如，产生的测试图案可具有一个已知或是预期会符合设计规则，且此设计规则由设计规则检查集所执行。测试图案可接着作为校验工具28的计规则检查特征的测试案例，以确认计规则检查是否适当的运作(例如:设计规则在计规则检查特征中是否被适当的编码或程序化)，或在其他案例中，用于确认设计规则是否需要被调整。

如接下来所要延伸讨论的，测试图案产生平台30产生测试图案的方式为通过执行一个或多个机器学习方法，例如，过去的数据被用于训练机器学习模型以产生布局的一部分所代表的测试图案(此处称之为布局片)，其中此测试图案为知或预期符合设计规则。这些用于训练机器学习模型的过去数据可包括，例如，用于电子元件设计并不具有设计规则检查错误的布局片，以及用于电子元件设计并具有一个或多个设计规则检查错误的布局片。在部分实施例中，过去数据可为已经验证过的电子元件设计的布局片，例如，经由校验工具28校验过的，其中校验工具28可指出电子元件内计规则检查错误的存在，以及计规则检查错误的位置。

测试图案产生平台30可包括多个工具，且至少部分作为软体元件，而在一个或多个计算机元件、处理器，或相似者执行时，其可用于产生测试图案。此测试图案可用于测试电子元件种类的多个不同类别，以及用于评估电子元件制造的多个不同微影或其他半导体制造制程，其包括，例如，测试电子设计平台20的设计规则检查特征。

在部分实施例中，测试图案产生平台30包括测试图案产生工具32和设计规则检查验证工具34，各者至少部分可为软体，且其可被一个或多个计算机元件、处理器，或相似者读取或执行。在部分实施例中，测试图案产生工具32或设计规则检查验证工具34为电路可操作的，已执行此处所描述关于测试图案产生工具32和设计规则检查验证工具34的任意程序。在部分实施例中，电子设计平台20和测试图案产生平台30可集成在相同平台内且在相同平台内执行。例如，此处所描述关于电子设计平台20和测试图案产生平台30的每个工具可至少部分被相同机构，例如计算机元件，给存取或是执行。

在部分实施例中，测试图案产生平台30自电子设计平台20接受训练输入。例如，测试图案产生平台30可在执行设计规则检查后(例如，通过校验工具28所执行)，由电子设计平台20接收训练输入，而训练输入为布局片的形式。测试图案产生平台30可执行机器学习方法以根据测试图案产生平台30的训练，学习产生符合任意特殊电子元件设计、设计类别，或微影或其他半导体制造制程的设计规范。例如，测试图案产生工具32可自电子设计平台20接收布局片形式的训练数据，而测试图案产生工具32可执行机器学习方法，根据另一个输入(在部分实施例中可为随机杂讯向量(random noise vector))，以产生符合设计规则并代表布局片的测试图案。此作法的实施可以不必实际提供设计规则至测试图案产生工具32。相反地，测试图案产生工具32可以仅根据测试图案产生工具32的训练而产生符合设计规则的测试图案。

如同接下来所要延伸讨论的，在部分实施例中，测试图案产生工具32可包括测试图案机器学习电路140，其可根据输入训练数据150(例如:已经预先通过设计规则检查工具检查的标签的布局片，此布局片已知不具设计规则检查错误或是具有一个或多个设计规则检查错误)进行训练并产生测试图案。设计规则检查验证工具34可通讯地耦接于一个设计规则检查工具，例如校验工具28内的设计规则检查工具，且可用于测试由测试图案产生工具32所产生的测试图案，以确认设计规则检查工具是否适当地运作以执行实际规定的设计规则，或确认设计规则是否应被调整。

图2是根据本揭露的部分实施例的测试图案生成系统的方块图。测试图案产生系统100可类似于，且可包括图1的测试图案产生平台30的一个或多个特征及功能。在部分实施例中，测试图案产生系统100可包含在测试图案产生平台30内或是通过测试图案产生平台30执行。例如，在部分实施例中，测试图案产生系统100可执行或被测试图案产生工具存取以产生测试图案，此侧视图案可用于确认设计规则，此设计规则是由电子元件平台20的校验工具28所执行。

图2中，测试图案产生系统100包括测试图案产生电路132。测试图案产生电路132可包括，或可被此处所描述的配置于执行多个功能或操作的计算机处理器所执行。例如，测试图案产生电路132可被计算机处理器执行，此计算机处理器可选择性地被已储存的计算机程序活化或重新装配，或可为执行此处特征或操作的特殊装配的计算机平台。

在部分实施例中，测试图案产生电路132包括记忆体，此记忆体储存用于执行此处描述的一个或多个特征或操作的指令，且测试图案产生电路132可操作地执行储存的指令，例如，以在记忆体中执行此处所描述的测试图案产生电路132的功能。记忆体可为或包括任何计算机可读储存介质包括，例如，只读记忆体、随机存取记忆体、快闪记忆体、硬盘、光学储存元件、磁储存元件、电子抹除式可复写只读记忆体、有机储存媒体，或相似者。

测试图案产生电路132可通讯地耦接至光栅化(rasterization)电路134，而光栅化电路134可接收杂讯输入120。在部分实施例中，杂讯输入120为随机杂讯向量，其可被任意适合的随机杂讯产生器产生，例如任何已知的杂讯产生器或是随机数产生器，其可操作于产生任意数值的向量，其可被描述为一个向量或是一个向量图形格式。在部分实施例中，杂讯输入120可自杂讯输入数据库提供，杂讯输入数据库可储存多个随机杂讯向量，这些随机杂讯向量可依序或是随机的被例如测试图案产生电路132接收以用于产生测试图案。

光栅化电路134可以通过光栅化杂讯输入120以产生杂讯输入的光栅(raster)图案(此处可称为杂讯影像)。光栅化一般而言是指把一个由向量图形格式表示的影像(例如:杂讯输入120，其可表示随机影像的形状)转换的工作，并将其转换为光栅影像，其可包括一系列的像素、点或线，当放在一起时，它们产生由形状所表示的图案。光栅化的图案(例如:杂讯影像)可接着通过测试图案产生电路132处理并用于产生测试图案。

测试图案产生电路132分析接收到的杂讯影像，并根据接收到的杂讯影像产生测试图案。例如，测试图案产生电路132可通过存取机器学习模型(其可为一个或多个被如测试图案机器学习电路140所储存或执行的神经网络(neural network))来产生测试图案，其中机器学习模型是根据用于电子元件设计的过去数据来训练的，其中过去数据为布局片的形式，布局片已知为不具有设计规则检查错误，以及已知为具有一个或多个设计规则检查错误。

在部分实施例中，测试图案产生电路132可通过执行一个或多个人工智能或机器学习技术来产生测试图案，在部分实施例中其至少部分可透过测试图案机器学习电路140来执行。此处所描述的关于测试图案产生电路132的部分或全部功能可自动地被测试图案产生电路132执行，例如，对从光栅化电路134接收的杂讯影像作出回应。在部分实施例中，测试图案机器学习电路140来执行可为测试图案产生电路132的一部分。

此处所描述的“人工智能”是泛指任何计算机智能系统及方法，其可学习(例如，根据训练数据)，并使用学习到的知识，应用在用于解决一个或多个问题的方案上。例如，测试图案机器学习电路140可执行人工智能技术，并根据接收到的输入，例如光栅化杂讯影像，以产生测试图案。机器学习一般而言系指人工智能的子领域或分类，泛指任何演算法、数学方法、统计学模型，或相似者，上述各者可通过计算机系统，例如处理电路，来执行。机器学习也可根据样本数据(或训练数据)来建立一个或多个模型来做出预测或是决定。

测试图案产生电路132或测试图案机器学习电路140可执行，例如，神经网络(neural network)、深度学习、卷积神经网络(convolutional neural network)、贝氏程序学习(Bayesian program learning)、支持向量机(support vector machines)，和模式识别(pattern recognition)技术，以透过如产生已知或预期符合特殊设计规则的测试图案来解决问题。此外，测试图案产生电路132或测试图案机器学习电路140可执行下述的计算机演算法及/或技术的其中一者或其组合:分类(classification)、回归(regression)、监督式学习(supervised learning)、非监督式学习(unsupervised learning)、特征学习(feature learning)、群集(clustering)、决策树(decision trees)，或相似者。

在部分实施例中，可以通过测试图案产生电路132或测试图案机器学习电路140利用卷积神经网络来发展、训练，或更新用于产生测试图案的模型。卷积神经网络是深度神经网络的一个类别，其可应用于分析视觉影像。根据本揭露的不同实施例，测试图案机器学习电路140可包括一个或多个卷积神经网络以分析视觉影像(杂讯影像的形式)，并根据接收到的杂讯影像来产生测试图案。

根据本揭露的一个或多个实施例，神经网络的范例可包括多个内连接的“神经元”(neurons)，其彼此之间可以交换信息。各连接都具有数值权重(numeric weights)，数值权重可以根据经验进行调整，使其适应于输入且具有能力学习。“神经元”可包含在多个层之内，其中每一层和另一层连接，例如输入层(input layer)、隐藏层(hidden layer)，和输出层(output layer)。神经网络可通过对输入层提供训练数据150(例如用于电子元件的布局片，其已知为不具有设计规则检查错误，以及已知为具有一个或多个设计规则检查错误)。透过训练，神经网络可产生或调整隐藏层，隐藏层代表了在输入层内所提供的训练数据标示在输出层内的已知输出信息(例如，输入层的分类，可为不具有设计规则检查错误(有效)或具有一个或多个设计规则检查错误(无效))的权重连结。输入层、隐藏层，和输出层是透过训练制程所形成，且可包括权重连结关系。输入层、隐藏层，和输出层的神经元之间的关系可以机器学习模型的形式被储存在或可存取于测试图案机器学习电路140。

测试图案机器学习电路140包括产生器142和鉴别器(discriminator)144，各者可包括一个或多个神经网络，例如卷积神经网络。产生器142和鉴别器144可透过训练制程联合优化(co-optimized)，而鉴别器144可被用于训练产生器142以产生有效的测试图案(例如，不具有设计规则检查错误)。测试图案机器学习电路140的训练将在图3至图6作进一步的讨论。在部分实施例中，产生器142和鉴别器144可为或形成生成对抗网络(generativeadversarial network；GAN)。例如，生成对抗网络可利用两个神经网络(例如，产生器142神经网络和鉴别器144神经网络)，然后生成神经网络(例如，产生器142)可产生候选者(例如，候选测试图案)，而鉴别器144评估它们，例如，标签测试图案为错误(例如:无效)或是正确(例如:有效)。透过此制程，测试图案可被发展为不具设计规则检查错误，此方法则比传统技术来说更实际。

一旦测试图案机器学习电路140的神经网络(例如:产生器142和鉴别器144)受到充分的训练，产生器142的神经网络则可被提供输入层内的非训练数据(例如:通过光栅化电路134光栅化后的杂讯输入120)。利用测试图案产生知识(例如，可被储存在机器学习模型，且可包括例如神经网络的神经元之间的连结信息)，神经网络可在输出层内产生图案影像。

图案影像可以通过测试图案产生电路132产生，例如，通过存取一个或多个测试图案机器学习电路140的神经网络以根据光栅化的杂讯输入120产生图案影像。测试图案产生电路132可以将图案影像转换成对应的布局片。布局片可以根据图案影像产生，例如，通过通过存取一个或多个布局形状数据库(layout shape database)112，布局形状数据库112可储存多个形状，这些形状在部分实施例中可代表半导体元件中的不同特征所对应的特定几何形状的单元。这些半导体元件包括，例如，扩散层、多晶硅层、金属层，及/或层间的内连接。在部分实施例中，布局形状数据库112可包括GDS文件，其可为代表布局或布局组件的几何形状的电子文件，例如，GDSII数据库文件格式。

通过将产生的影像转换为对应的布局片，布局片可被设计规则检查电路136进行分析。例如，设计规则检查电路136，在一些案例中，可能无法在影像(例如产生的图案影像)中检查设计规则检查错误，这是因为设计规则检查电路136可能被配置于操作代表布局片的特定格式，例如GDS格式的布局片。另一方面，设计规则检查电路136可能用于操作检查任意布局片内的设计规则检查错误，包括先前于图1所讨论的通过电子设计平台20所产生的布局片，以及根据产生图案影像并透过测试图案产生电路132所产生的布局片(例如:测试布局或测试图案)。设计规则检查电路136可实质上相同于前述讨论的校验工具28的设计规则检查工具。在部分实施例中，设计规则检查电路136可相同于前述图1所讨论的电子设计平台20的校验工具28的设计规则检查工具。

如果产生的布局片被确认为不具有设计规则检查错误，例如，通过设计规则检查电路136，则布局片可被视为有效的测试图案(例如，产生的测试图案不具有设计规则检查错误)，而测试图案可被储存在测试图案数据库114中。

在一些案例中，设计规则检查电路136可以辨识产生的布局片中的一个或多个设计规则检查错误。而在部分实施例中，设计规则检查电路136或测试图案产生电路132可被配置于修正布局片中被辨识到的设计规则检查错误。例如，设计规则检查电路136或测试图案产生电路132可配置于应用一个或多个设计规则以在布局片中调整几何形状的排列。例如，设计规则检查电路136或测试图案产生电路132可配置于调整一个或多个几何形状之间的间隙、减少一个或多个几何形状的宽度，或类似者，使得产生的布局片中的几何形状的排列符合特殊设计规则的规范。调整后的布局片可以在一次经由设计规则检查电路136检查以确认其是否具有设计规则检查错误，在一些案例中，调整后的布局片可在测试图案数据库114中被储存为有效的测试图案。

在部分实施例中，若设计规则检查电路136确认布局片具有一个或多个设计规则检查错误，则产生的布局片可以透过测试图案产生系统100的回应而被抛弃。

储存在测试图案数据库114的测试图案可被用于半导体制造制程或微影的评估。例如，测试图案产生平台30的设计规则检查验证工具34可存取测试图案数据库114内储存的测试图案，其可用于测试测试图案以确认设计规则检查工具是否适当地运作以执行实际规定的设计规则，或确认设计规则是否应被调整。如此一来，测试图案可以用于测试电子元件型态的不同类别，且可用于电子元件制程中的半导体制造制程或微影的评估，例如包括，测试电子元件平台20内的设计规则检查特征。

图3是根据本揭露的部分实施例的测试图案机器学习电路140的鉴别器144的训练的流程图300。图3的训练可以称为鉴别器144的预训练(pre-training)，此训练可利用于鉴别器144的初始训练，而鉴别器144可以根据鉴别器144和产生器142的联合优化训练来进行进一步的训练，于图5和图6将会有更详细的说明。

如先前在图2中所讨论的，在部分实施例中，鉴别器144可为或包括多个卷积神经网络。卷积神经网络可以用于图案分类。例如，包括相关领域所熟知的任意影像分类演算法。鉴别器144可被训练以分类接收到的图案(或影像)，将其以有效数据或无效数据的方式分类。

在操作302中，多个布局片被提供于训练鉴别器144。布局片可被提供做为训练数据150，如先前在图2中所讨论的。例如，操作302的布局片可包括用于电子元件设计的不具有设计规则检查错误的有效布局片351，以及用于电子元件设计的具有一个或多个设计规则检查错误的无效布局片352。无效布局片352可包括被视为设计规则检查错误的热点(hotspot)或其他电路缺陷。布局片351、352可以先被预分类，而标签的布局片可用于训练鉴别器144。例如，有效布局片351可被标签为“有效”而无效布局片352可被标签为“无效”，使得鉴别器144可以通过训练学习分类接收的输入为有效或无效。

在操作304中，有效布局片351和无效布局片352经光栅化以产生光栅化影像360。光栅化影像360可以通过例如光栅化电路134产生，如先前所讨论的。例如，光栅化电路134可接收有效布局片351和无效布局片352，布局片为向量图案格式(例如GDS文件或类似者)，并将其转换为光栅化影像，或是一系列像素、点或线，当放在一起时，它们产生由形状所表示的图案。

在操作306中，光栅化影像360被输入至鉴别器144以训练鉴别器144。在部分实施例中，鉴别器144包括多个神经网络，例如卷积神经网络，各个网络可以根据布局片(例如：有效布局片351和无效布局片352)进行训练，布局片代表了元件型态的特殊分类的布局，例如中央处理单元(CPUs)、图形处理器(GPUs)、现场可程序化逻辑门阵列(fieldprogrammable gate arrays)、特殊应用集成电路(application-specific integratedcircuits)、系统单晶片(systems on a chip；SOCs)、记忆体元件、人工智能元件，或其他电子元件型态的分类。

通过训练鉴别器144，鉴别器144可调整神经网络的参数，例如调整应用在隐藏层的权重(weight)或偏差(bias)，隐藏层将输入层内所提供的训练数据标示在输出层内的已知输出信息(例如，输入层的分类，可为不具有设计规则检查错误(有效)或具有一个或多个设计规则检查错误(无效))。

在操作308中，鉴别器144根据每个输入训练数据产生输出分类，例如，自接收的光栅影像360。鉴别器144所产生的分类输出可为，输入训练数据的分类为正确(有效)，或是输入训练数据的分类为错误(无效)。由于输入训练数据是被标签过的数据，其中输入数据已经被预分类为有效布局片351和无效布局片352，所以鉴别器144所产生的输出分类应和训练数据的输入标签吻合，鉴别器144可更新或者调整其神经网络的权重或偏差，以根据接收到的光栅化影像360的处理结果输出正确的分类。

一旦鉴别器144被训练，它可有效地用于辨识一个图案影像(例如:通过光栅化影像360所训练)代表有效布局片(例如:不具有设计规则检查错误的布局片)或是无效布局片(例如:具有设计规则检查错误的布局片)。

图4是根据本揭露的部分实施例的测试图案机器学习电路140的产生器142的训练的流程图400。图4的训练可以称为产生器142的预训练(pre-training)，此训练可利用于产生器142的初始训练制程，而产生器142可以根据鉴别器144和产生器142的联合优化训练来进行进一步的训练，于图5和图6将会有更详细的说明。

如先前在图2中所讨论的，在部分实施例中，产生器142可为或包括多个神经网络。神经网络包括一个或多个反卷积层(deconvolution layers)或反卷积层(r transposedconvolution layers)。产生器142可被训练以根据杂讯输入产生影像(例如先前于图2所讨论的图案影像)。

在操作402中，复数个杂讯向量450被提供于训练产生器142。杂讯向量450可为训练数据150的形式，如前方于图2所讨论的。在部分实施例中，杂讯向量450可实质上相同于图2所讨论的杂讯输入120，只是杂讯向量450是用于训练产生器142，而图2的杂讯输入120是用于产生要被转换为测试图案的图案影像。杂讯向量450可为通过任意适合的随机杂讯产生器所产生的任意随机杂讯向量，例如任意已知随机杂讯产生器或产生随机值向量的随机数产生器，其可被描述为向量或是向量图案格式。

在操作404中，杂讯向量450被转换为杂讯影像460，以用于训练产生器142。杂讯影像460可以透过例如光栅化电路134产生。

在操作406中，杂讯影像460被输入至产生器142以进行训练。在操作408中，产生器142根据接收到的杂讯影像460输出产生影像462。在部分实施例中，产生器142通过透过多个卷积神经网络的层，或类似者，处理接收到的杂讯影像460产生产生影像462，其可应用多个权重或偏差于接收到的杂讯影像460，并可输出结果的产生影像462。

产生影像462在操作410中被提供至鉴别器144，鉴别器144(其可被预训练，如图3所讨论的)可输出产生影像462的类别，例如代表有效或无效的布局片。此外，鉴别器144可在操作412中输出误差层(loss layer)。误差信息可通过例如一个或多个误差层提供，其可为鉴别器144的卷积神经网络的层。误差信息可以指出产生影像462有多接近或靠近被分类为「有效」，此称为误差(loss)(例如，有效布局片的分类和产生影像462的分类之间的偏差)。也就是，操作412中鉴别器144所产生的误差信息可以指出产生影像462有多接近足以通过鉴别器检查所代表的有效布局片。

输出的误差信息可做为回馈提供至产生器142，其可根据先前产生影像462的误差来预训练产生器142。例如，产生器142可调整其神经网络的参数，例如根据接收到的误差信息来调整隐藏层内的权重和偏差。例如，产生器142可调整权重和偏差以产生最小化误差的产生影像462，或使其通过鉴别器144的鉴别器检查。此制程可以反复地执行直到产生器142可以持续地输出被鉴别器144视为有效的产生影像462。

图5是根据本揭露的部分实施例的测试图案机器学习电路140的鉴别器144的训练的流程图500。图6是根据本揭露的部分实施例的测试图案机器学习电路140的产生器142的训练的流程图600。图5和图6的方法可重复或交替执行以联合优化鉴别器144和产生器142的训练。

参照图5，鉴别器144根据光栅化影像560进行训练，其中光栅化影像560为根据有效布局片551所产生的。鉴别器144亦根据产生影像462进行训练，其中产生影像462是由产生器142所产生的。在鉴别器144的训练期间，如图5所示，产生器142的神经网络的权重和偏差被修正，而鉴别器144的神经网络的权重和偏差则根据图5的训练而被更新或调整。

图5的有效布局片551可以实质上相同于图3所讨论的有效布局片351。例如，有效布局片551可为代表那些不具有设计规则检查错误的布局的布局片。在部分实施例中，有效布局片551可被预分类和标签(例如:标签为有效)，使得鉴别器144可以持续更新其神经网络的权重和偏差以学习将接收到的输入分类为有效。

光栅化影像560可以实质上相同于图3所讨论的光栅化图案360。例如，光栅化影像560可以根据接收到的有效布局片551而透过光栅化电路134所产生。鉴别器144根据光栅化影像560产生输出D(x)。输出D(x)代表，例如，光栅化影像560的分类值(classificationvalue)。

如图所示，随机杂讯向量570被转换为杂讯影像580，且作为输入被提供至产生器142。随机杂讯向量570可以实质上相同于图4所讨论的杂讯向量450。类似的，杂讯影像580可以实质上相同于图4所讨论的杂讯影像460。

产生器142根据接收到的杂讯影像580输出产生影像582。此制程可相同于先前于图4所讨论的产生器142根据杂讯影像460产生的产生影像462。然而，在图5中，产生器142的权重和偏差被调整。由于产生器142可能经过预训练，如图4所讨论，产生器142所输出的产生影像582应代表有效布局，或是接近有效布局。产生影像582可以被用为进一步训练鉴别器144的训练数据。

产生器142所输出的产生影像582被提供至鉴别器144，而鉴别器144根据产生影像582产生输出D(G)。输出D(G)代表，例如，产生影像582的分类值(classification value)。

鉴别器144输出误差信息，此误差信息代表根据光栅化影像560由鉴别器144所产生的输出(例如:D(x))的误差(或代表其多靠近「有效」)以及根据产生影像582由鉴别器144所产生的输出(例如:D(G))的误差。误差信息做为回馈被提供回鉴别器144，以进一步训练鉴别器144。

在部分实施例中，鉴别器144可被训练以调整其初始权重和偏差，以最大化下述目标函数(objective function)，其中E代表一期望值(expectation value)

E[log(D(x))]+E[log(1-D(G))]

参照图6，由于鉴别器144的神经网络的权重和偏差经过修正，产生器142进一步地进行训练。图6的产生器142的训练方法可相同于图4的产生器142的训练方法。然而，由于产生器142可能已经经过预训练，而在图6中其可进一步地被训练。特别来说，图6中产生器142的训练包括提供光栅化杂讯影像至产生器142，此光栅化杂讯影像可为经由光栅化电路134进行光栅化的杂讯影像。产生器142输出产生影像，并被鉴别器144接收并分类。误差信息，其代表产生影像有多接近被分类为“有效”，做为回馈被提供回鉴别器144，以进一步训练鉴别器144。

在部分实施例中，鉴别器144可被训练以调整其初始权重和偏差，以最大化下述目标函数(objective function)，其中E代表一期望值(expectation value)

E[log(D(G))]

图5和图6所述的方法可以交替执行数次以联合优化鉴别器144和产生器142。意即，鉴别器144可以透过调整产生器142的权重和偏差来进行进一步的训练，如图5所示，而接着产生器142可以透过调整鉴别器144的权重和偏差来进行进一步的训练。训练鉴别器144，接着产生器142的顺序可以反复任意次数以改善鉴别器144和产生器142的训练。

图7是根据本揭露的部分实施例的测试图案产生方法的流程图700。举例来说，一旦产生器142经过充分的训练以稳定产生代表有效布局的产生影像(例如:图案影像)，则测试图案产生方法可被执行。

如图7所示，杂讯影像760根据接收到的随机杂讯向量750被产生。随机杂讯向量750可以通过如图2所讨论的杂讯输入120所提供。杂讯影像760可由如先前所讨论的光栅化电路134所产生。杂讯影像760可被测试图案产生电路132或测试图案机器学习电路140处理。如图3至图6所讨论的，产生器142可以被训练。产生器142可接着根据接收到的杂讯影像760产生产生图案影像762。由于产生器142经过充分的训练以稳定产生代表有效布局的产生影像，图案影像762应代表不具有设计规则检查错误的有效布局片。图案影像762可实质上相同于图4所讨论的产生影像462，只是图案影像762是产生器142输出，且产生器142是在充分训练以稳定产生代表有效布局片的产生影像之后。

如先前图2所讨论的，产生图案影像762被转换为对应的布局片770。例如，产生图案影像762可以通过测试图案产生电路132转换，测试图案产生电路132可以存取布局形状数据库112并将产生图案影像762的图案转换为储存在布局形状数据库112内且被格式化为GDS格式的布局或是布局组件的几何形状。

产生的布局片770可接着被设计规则检查电路136分析，而产生的布局片770内的设计规则检查错误将在操作775中被修正。如果产生的布局片770被确认为不具有设计规则检查错误，例如由设计规则检查电路136确认，则布局片770可被视为有效的测试图案784(例如:不具有设计规则检查错误的产生测试图案)，而测试图案784可被储存在设测试图案数据库114中。

在一些案例中，设计规则检查电路136可以在操作775中辨识产生的布局片770内的一个或多个设计规则检查错误，而设计规则检查电路136或是测试图案产生电路132可配置于修正在布局片770内辨识到的设计规则检查错误。例如，设计规则检查电路136或测试图案产生电路132可配置于应用一个或多个设计规则以调整产生的布局片770内的几何图案的排列，例如透过调整几何图案之间的间隙。或减少或增加一个或多个几何图案的宽度。布局片770一旦被调整以修正设计规则检查错误，可通过设计规则检查电路136再次校验以确认其不具有设计规则检查错误，在这些案例中，修正后的布局片770可作为有效的测试图案784并储存在测试图案数据库114中。

在部分实施例中，产生的布局片770经设计规则检查电路136确认具有一个或多个设计规则检查错误，则产生的布局片770可以透过测试图案产生系统100的回应而被抛弃。

本揭露的实施例提供多个优点。例如，在部分实施例中，测试图案可以在不具有特定于半导体制程或特殊元件型态的设计规则的先前知识的状况下产生。取而代之的，使用此处所描述的机器学习方法，测试图案可以仅根据过去数据而通过受过训练的机器训练模型而产生，这些过去数据包括用于电子元件设计并不具有设计规则检查错误的布局片，以及用于电子元件设计并具有一个或多个设计规则检查错误的布局片。机器学习模型可以根据这些训练输入而更新或学习产生测试图案。

本揭露的实施例进一步改善了设计执行的制备时间，由于测试图案可以在不需要使用者根据参考数据以人工生产的方式产生，这些参考数据例如特定于半导体制程或特殊元件型态的设计规则。

此处所提供的实施例包括用于产生测试图案的系统及方法，其可用于早期的评估微影或其他半导体制程，例如通过测试电子元件平台的设计规则检查特征。在一些实施例中，机器学习技术用于产生测试图案，使其符合特定于半导体制程或特殊元件型态的设计规则。

根据本揭露的部分实施例，一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。

根据本揭露的部分实施例，还包含光栅化电路，其在使用时包括以下步骤：接收杂讯向量；以及产生杂讯影像，杂讯影像为杂讯向量的光栅化影像。

根据本揭露的部分实施例，其中测试图案产生电路包含测试图案机器学习电路，包含产生器和鉴别器，产生器和鉴别器各包含分别受过训练的卷积神经网络，产生器配置于根据杂讯影像产生图案影像，鉴别器配置于分类图案影像为代表有效布局片或是无效布局片。

根据本揭露的部分实施例，还包含布局形状数据库，储存信息，信息代表复数个电子元件布局的特征的几何形状，其中测试图案产生电路配置于产生测试图案，通过将图案影像内的一个或多个形状转换为储存在布局形状数据库的一个或多个几何形状。

根据本揭露的部分实施例，还包含设计规则检查电路，配置于分析测试图案并确认测试图案是否具有一个或多个测试规则检查错误。

根据本揭露的部分实施例，还包含测试图案数据库，其中，测试图案产生电路配置于，因应设计规则检查电路确认测试图案不具有测试规则检查错误的情况下，将测试图案提供至测试图案数据库。

根据本揭露的部分实施例，一种测试图案产生方法包含通过测试图案产生电路，接收杂讯影像，杂讯影像以随机杂讯表示；通过测试图案产生电路，根据接收到的杂讯影像产生图案影像；以及通过测试图案产生电路，根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。

根据本揭露的部分实施例，还包含通过光栅化电路，接收随机杂讯向量；以及通过光栅化电路，产生杂讯影像，杂讯影像为杂讯向量的光栅化影像。

根据本揭露的部分实施例，其中产生测试图案包含通过将产生的图案影像内的一个或多个形状转换为储存在布局形状数据库的一个或多个几何形状。

根据本揭露的部分实施例，还包含通过设计规则检查电路，确认测试图案是否具有一个或多个测试规则检查错误。

根据本揭露的部分实施例，还包含因应确认测试图案不具有测试规则检查错误的情况下，将测试图案储存至测试图案数据库。

根据本揭露的部分实施例，还包含通过测试图案产生电路，调整通过测试图案表示的一个或多个几何形状之间的至少间隙，或是测试图案表示的一个或多个几何形状的宽度。

根据本揭露的部分实施例，一种测试图案产生方法，包含训练测试图案产生机器电路的鉴别器，通过：提供由第一复数个布局片所代表的第一训练输入至鉴别器，其中用于电子元件的第一复数个布局片已知为不具有设计规则检查错误；以及提供第二复数个布局片所代表的第二训练输入至鉴别器，其中用于电子元件的第二复数个布局片已知为具有一个或多个设计规则检查错误；以及根据训练调整鉴别器的复数个参数，鉴别器配置于根据调整后的参数，将接收到的输入分类为代表有效布局片或是无效布局片。

根据本揭露的部分实施例，其中调整鉴别器的参数包含调整卷积神经网络的权重或是偏差的至少一者。

根据本揭露的部分实施例，还包含通过光栅化电路，接收第一复数个布局片；通过光栅化电路，根据第一复数个布局片产生第一训练输入，第一训练输入为第一复数个布局片的复数个光栅化影像；通过光栅化电路，接收第二复数个布局片；以及通过光栅化电路，根据第二复数个布局片产生第二训练输入，第二训练输入为第二复数个布局片的复数个光栅化影像。

根据本揭露的部分实施例，还包含训练测试图案机器学习电路的产生器，通过：将复数个随机杂讯影像作为训练输入提供至产生器；通过产生器，根据随机杂讯影像产生复数个第一图案影像；通过鉴别器，根据产生器产生的第一图案影像产生误差信息，误差信息代表鉴别器对第一图案影像的复数个分类和有效布局片分类的复数个偏差；根据误差信息调整该产生器的参数。

根据本揭露的部分实施例，其中调整产生器的参数包含调整卷积神经网络的权重或是偏差的至少一者。

根据本揭露的部分实施例，还包含通过光栅化电路，接收复数个随机杂讯向量；通过光栅化电路，根据随机杂讯向量产生随机杂讯影像，随机杂讯影像为随机杂讯向量的复数个光栅化影像。

根据本揭露的部分实施例，还包含在产生器的参数被修正后，根据产生器所产生的复数个第二图案影像，进一步训练鉴别器；以及根据进一步训练，调整鉴别器的参数。

根据本揭露的部分实施例，还包含交替执行多次训练鉴别器和进一步训练鉴别器。

上文概述了若干实施例的特征，以便本领域熟悉此项技艺者可更好地理解本揭示案的实施例的态样。本领域熟悉此项技艺者应当了解到他们可容易地使用本揭示案的实施例作为基础来设计或者修改其他制程及结构，以实行相同目的及/或实现相同优势的。本领域熟悉此项技艺者亦应当了解到，此类等效构造不脱离本揭示案的实施例的精神及范畴，以及在不脱离本揭示案的实施例的精神及范畴的情况下，其可对本文进行各种改变、取代及变更。

Claims (18)

1.一种测试图案产生系统，其特征在于，包含：

一测试图案产生电路，该测试图案产生电路包含：

一测试图案机器学习电路，包含一产生器和一鉴别器，该产生器和该鉴别器各包含一分别受过训练的卷积神经网络，该产生器配置于根据一杂讯影像产生一图案影像，该鉴别器配置于分类该图案影像为代表一有效布局片或是一无效布局片，该测试图案产生电路在使用时包括以下步骤：

接收该杂讯影像；

根据该杂讯影像产生该图案影像；以及

根据该图案影像产生一测试图案，该测试图案由一电子元件设计布局的复数个几何形状所表示，其中该电子元件设计布局不具有设计规则检查错误。

2.根据权利要求1所述的系统，其特征在于，还包含一光栅化电路，其在使用时包括以下步骤：

接收一杂讯向量；以及

产生该杂讯影像，该杂讯影像为该杂讯向量的一光栅化影像。

3.根据权利要求1所述的系统，其特征在于，还包含：

一布局形状数据库，配置于储存信息，信息代表复数个电子元件布局的特征的几何形状，

其中该测试图案产生电路配置于产生该测试图案，通过将图案影像内的一个或多个形状转换为储存在该布局形状数据库的一个或多个几何形状。

4.根据权利要求1所述的系统，其特征在于，还包含：

一设计规则检查电路，配置于分析该测试图案并确认该测试图案是否具有一个或多个测试规则检查错误。

5.根据权利要求4所述的系统，其特征在于，还包含：

一测试图案数据库，其中，该测试图案产生电路配置于，因应该设计规则检查电路确认该测试图案不具有该测试规则检查错误的情况下，将该测试图案提供至该测试图案数据库。

6.一种测试图案产生方法，其特征在于，包含：

通过一测试图案产生电路，接收一杂讯影像，该杂讯影像以一随机杂讯表示，该测试图案产生电路包含：

一测试图案机器学习电路，包含一产生器和一鉴别器，该产生器和该鉴别器各包含一分别受过训练的卷积神经网络，该产生器配置于根据该杂讯影像产生一图案影像，该鉴别器配置于分类该图案影像为代表一有效布局片或是一无效布局片；

通过该测试图案产生电路，根据接收到的该杂讯影像产生该图案影像；以及

通过该测试图案产生电路，根据该图案影像产生一测试图案，该测试图案由一电子元件设计布局的复数个几何形状所表示，其中该电子元件设计布局不具有设计规则检查错误。

7.根据权利要求6所述的方法，其特征在于，还包含：

通过一光栅化电路，接收一随机杂讯向量；以及

通过该光栅化电路，产生一杂讯影像，该杂讯影像为该随机杂讯向量的一光栅化影像。

8.根据权利要求6所述的方法，其特征在于，其中产生该测试图案包含通过将产生的该图案影像内的一个或多个形状转换为储存在一布局形状数据库的一个或多个几何形状。

9.根据权利要求6所述的方法，其特征在于，还包含：

通过一设计规则检查电路，确认该测试图案是否具有一个或多个测试规则检查错误。

10.根据权利要求9所述的方法，其特征在于，还包含：

因应确认该测试图案不具有测试规则检查错误的情况下，将该测试图案储存至一测试图案数据库。

11.根据权利要求9所述的方法，其特征在于，还包含通过该测试图案产生电路，调整通过该测试图案表示的一个或多个几何形状之间的至少一间隙，或是该测试图案表示的一个或多个几何形状的一宽度。

12.一种测试图案产生方法，其特征在于，包含：

训练一测试图案机器学习电路的一鉴别器，通过：

提供由第一复数个布局片所代表的一第一训练输入至该鉴别器，其中用于电子元件的该些第一复数个布局片已知为不具有设计规则检查错误；

提供第二复数个布局片所代表的一第二训练输入至该鉴别器，其中用于电子元件的该些第二复数个布局片已知为具有一个或多个设计规则检查错误；以及

根据该第一训练和该第二训练调整该鉴别器的复数个参数，该鉴别器配置于根据调整后的该些参数，将一接收到的输入分类为代表一有效布局片或是一无效布局片；以及

训练该测试图案机器学习电路的一产生器，通过：

将复数个随机杂讯影像作为一训练输入提供至该产生器；

通过该产生器，根据该些随机杂讯影像产生复数个第一图案影像；

通过该鉴别器，根据该产生器产生的该些第一图案影像产生一误差信息，该误差信息代表该鉴别器对该些第一图案影像的复数个分类和一有效布局片分类的复数个偏差；以及

根据该误差信息调整该产生器的参数。

13.根据权利要求12所述的方法，其特征在于，调整该鉴别器的该些参数包含调整一卷积神经网络的一权重或是一偏差的至少一者。

14.根据权利要求12所述的方法，其特征在于，还包含：

通过一光栅化电路，接收该些第一复数个布局片；

通过该光栅化电路，根据该些第一复数个布局片产生该第一训练输入，该第一训练输入为该些第一复数个布局片的复数个光栅化影像；

通过该光栅化电路，接收该些第二复数个布局片；以及

通过该光栅化电路，根据该些第二复数个布局片产生该第二训练输入，该第二训练输入为该些第二复数个布局片的复数个光栅化影像。

15.根据权利要求12所述的方法，其特征在于，其中调整该产生器的参数包含调整一卷积神经网络的一权重或是一偏差的至少一者。

16.根据权利要求12所述的方法，其特征在于，还包含：

通过一光栅化电路，接收复数个随机杂讯向量；以及

通过该光栅化电路，根据该些随机杂讯向量产生该些随机杂讯影像，该些随机杂讯影像为该些随机杂讯向量的复数个光栅化影像。

17.根据权利要求12所述的方法，其特征在于，还包含：

在该产生器的该些参数被修正后，根据该产生器所产生的复数个第二图案影像，进一步训练该鉴别器；以及

根据该进一步训练，调整该鉴别器的该些参数。

18.根据权利要求17所述的方法，其特征在于，还包含交替执行多次该训练该鉴别器和进一步训练该鉴别器。