CN111104166A - 寄存器的写入方法和写入装置 - Google Patents

Abstract

本发明公开了一种寄存器的写入方法和写入装置，其中，写入方法包括：控制器接收基带传输总线发送的数据；将接收的数据写入缓存器；当传输完成时，判断数据是否有效；如果是，则将缓存器中缓存的数据写入寄存器。该方法在传输结束时，判断数据是否有效，如果数据有效，则进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

Description

寄存器的写入方法和写入装置

技术领域

本发明涉及寄存器技术领域，尤其涉及一种寄存器的写入方法和写入装置。

背景技术

在利用基带传输与系统进行通信的芯片中，存在一类这样的信息(指令或数据)传输，该类信息传输具有如下特征：传输该信息的总线具有表示信息开始和结束的指示信号，或信息中包含指示传输结束的编码，信息传输结束才能知晓信息是否有效；该信息有效时，期望向芯片的寄存器写入特定值改变芯片的工作状态，但信息结束后不再有与接收数据同步的系统时钟的信号完成写入寄存器操作。

为此，相关技术中主要通过开启芯片内部时钟源实现写入操作，利用芯片内部时钟源将接收到的有效信息携带的数据写入寄存器中。然而，该技术不仅增加了设计的复杂度，难以实现，而且还可能具有如下不足：

1、内部时钟源如果一直开启，导致功耗较大；且写入信号需要做同步处理，考虑同步信号的时钟周期数开销，导致写入速度较慢。

2、内部时钟源在指令结束后建立，写入动作要等到内部时钟源稳定才能进行，写入动作更慢。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的一个目的在于提出一种寄存器的写入方法，通过该方法进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

本发明的另一个目的在于提出一种寄存器的写入装置。

为达上述目的，本发明第一方面实施例提出了一种寄存器的写入方法，包括：控制器接收基带传输总线发送的数据；将接收的数据写入缓存器；当传输完成时，判断所述数据是否有效；如果是，则将所述缓存器中缓存的数据写入所述寄存器。

根据本发明实施例的寄存器的写入方法，首先接收基带传输总线发送的数据，然后将接收的数据写入缓存器，最后在传输完成时，判断数据是否有效，如果数据有效，则将缓存器中缓存的数据写入寄存器。由此，在传输结束且判断出数据有效时，进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

另外，根据本发明上述实施例的寄存器的写入方法还可以具有如下附加的技术特征：

根据本发明的一个实施例，在所述判断所述数据是否有效之前，还包括：在传输过程中，根据所述基带传输总线的指示信号或者携带所述数据的信息的表征传输结束的编码，判断出所述传输完成。

根据本发明的一个实施例，判断所述数据是否有效，包括：控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据中是否包含预定的编码；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据是否可以在当前工作状态下被处理；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断所述数据中是否包含预定的编码，并判断所述数据是否可以在当前工作状态下被处理。

根据本发明的一个实施例，所述如果数据有效，则将所述缓存器中缓存的数据写入所述寄存器，包括：如果所述数据有效，则向所述寄存器发送刷新操作指示信号；将所述缓存器中缓存的数据写入所述寄存器。

根据本发明的一个实施例，所述将接收的数据写入缓存器，包括：直接将数据写入所述缓存器；或者，将数据重新编码后写入所述缓存器；或者，将所述数据进行译码后的译码结果写入所述缓存器。

为达上述目的，本发明第二方面实施例提出了一种寄存器的写入装置，包括：控制器和缓存器，其中，所述控制器接收基带传输总线发送的数据，并将接收的数据写入缓存器，以及当传输完成时，判断所述数据是否有效，并在所述数据有效时，将所述缓存器中缓存的数据写入所述寄存器。

根据本发明实施例的寄存器的写入装置，控制器接收基带传输总线发送的数据，并将接收的数据写入缓存器，在传输完成时，判断数据是否有效，如果数据有效，则将缓存器中缓存的数据写入寄存器。由此，在传输结束且判断出数据有效时，进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

另外，根据本发明上述实施例的寄存器的写入装置还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述控制器在判断所述数据是否有效之前，还用于：在传输过程中，根据所述基带传输总线的表征传输结束的指示信号或者携带所述数据的信息的表征传输结束的编码，判断出所述传输完成。

根据本发明的一个实施例，所述控制器用于：利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据中是否包含预定的编码；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据是否可以在当前工作状态下被处理；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断所述数据中是否包含预定的编码，并判断所述数据是否可以在当前工作状态下被处理。

根据本发明的一个实施例，所述控制器用于：如果所述数据有效，则向所述寄存器发送刷新操作指示信号，并将所述缓存器中缓存的数据写入所述寄存器。

根据本发明的一个实施例，所述控制器用于：直接将数据写入所述缓存器；或者，将数据重新编码后写入所述缓存器；或者，将所述数据进行译码后的译码结果写入所述缓存器。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本发明实施例的寄存器的写入方法的流程图；

图2是本发明一个实施例的图1中步骤S4的流程图；

图3是本发明实施例的寄存器的写入装置的结构框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述本发明实施例的寄存器的写入方法和写入装置。

图1是本发明实施例的寄存器的写入方法的流程图。

如图1所示，该寄存器的写入方法包括如下步骤：

S1，控制器接收基带传输总线发送的数据。

具体地，用户可通过基带传输总线发起与控制器之间的通信，进而通过基带传输总线发送携带数据的信息至控制器。相应的，控制器识别到信息传输开始，进而在传输的过程中接收通过此基带传输总线发送的数据。

S2，将接收的数据写入缓存器。

具体地，控制器可将接收到的数据直接写入缓存器，还可以将数据进行处理后写入缓存器。可以理解的是，在控制器识别到数据后，可以边从基带传输总线接收数据，边将接收到的数据写入缓存器，或边接收数据边对收到的数据进行编码或译码并同时将编码或译码的结果写入缓存器，直至数据接收完成。S3，当传输完成时，判断数据是否有效。

在一个实施例中，控制器负责检测传输是否完成。可以理解的是，在传输过程中，控制器根据基带传输总线的表征传输结束的指示信号或者携带数据的信息的表征传输结束的编码，判断出传输完成。需要说明的是，在传输结束时，不再有时钟信号传输到控制器，步骤S3中判断数据是否有效和步骤S4都是在没有外部时钟输入的情况下完成的。可以理解的是，步骤S3中在传输结束时，控制器可在不借助外部时钟信号的情况下，根据其检测到的信息是否符合协议规范的长度和序列特征，信息携带的数据是否包含预定的编码，以及控制器自身的工作状态，判断数据是否有效；由于在传输结束时，不再有时钟信号传输到控制器，判断数据是否有效是在没有外部时钟信号输入的情况下完成的，进而步骤S4中将数据写入寄存器的操作也无需借助外部时钟信号。

可以理解的是，信息的传输类型有两种，一种是传输该类信息的基带传输总线具有表征传输结束和开始的指示信号，且信息包含控制位、数据位，可能包含用于保护信息传输的可靠性编码；另一种是传输该类信息的基带传输总线没有表征传输开始和结束的指示信号，信息的开头和结尾具有用于表征传输开始和结束的预定编码，且信息中包含控制位和数据位，可能包含用于保护信息传输的可靠性编码。

因此，在基带传输总线具有表征传输结束和开始的指示信号时，如果控制器检测到基带传输总线的表征传输结束的指示信号，则判断信息传输完成；在信息的开头和结尾具有表征传输开始和结束的编码时，如果控制器检测到表征结束的编码，则判断信息传输完成。携带数据的信息的传输完成时，即触发控制器对数据有效性的判断。其中，控制器可根据其计数器、序列检测器、控制器内部状态判断数据是否有效。

可以理解的是，如果数据无效，则控制器继续识别下一次传输的开始，并在检测到下一次传输开始后，通过基带传输总线接收用户发送的数据。

S4，如果是，则将缓存器中缓存的数据写入寄存器。

在一个实施例中，如图2所示，如果数据有效，则将缓存器中缓存的数据写入寄存器，可包括如下步骤：

S41，如果数据有效，则向寄存器发送刷新操作指示信号。

S42，将缓存器中缓存的数据写入寄存器。

具体地，当且仅当数据有效时，控制器首先产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器，然后缓存器中缓存的数据被写入寄存器，进而完成寄存器的配置。该实施例的缓存器和寄存器可以包括D触发器或锁存器。

可以理解的是，芯片中的寄存器可改变芯片的工作状态，其在芯片中的配置及其重要，因此，只能将有效的数据(或指令)写入寄存器，而无效的数据(或指令)禁止写入寄存器。例如，通过基带传输总线串行传输一条32bit的指令时，且32bit包含指令编码和数据；在该指令发送过程中，还会发送与该信息同步的时钟信号用于接收该指令；在控制器收到第32bit时，如果指示信号没有指示指令结束，则无法判断该指令是否有效，因为该指令可能存在第33bit；待到指示指令结束时，如果该写指令刚好32bit，指令被判定为有效，即符合写入寄存器的条件，但此时没有与数据同步的时钟信号，完成寄存器写入操作。

因此，现有方案中借助于芯片内部的时钟源实现寄存器的写入，导致功耗较大、写入速度较慢，且提高了设计的复杂度。而本发明在判断数据有效后，无需借助外部时钟信号进行数据的写入，相较于现有方案能够加快写入速度，节约功耗，且简单、易实现。

本发明实施例的寄存器的写入方法，在传输结束且判断出数据有效时，进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

在本发明的一个实施例中，判断数据是否有效，可包括：控制器利用其计数器和序列检测器判断是否检测到通过基带传输总线接收的信息符合协议规范的长度和序列特征；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断数据中是否包含预定的编码；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断数据是否可以在当前工作状态下被处理；或者，控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断数据中是否包含预定的编码，并判断数据是否可以在当前工作状态下被处理。

具体地，在控制器的计数器和序列检测器检测到通过基带传输总线接收的信息符合协议规范的长度和序列特征时；或者，在控制器的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，并判断出数据中包含预定的编码时；或者，在控制器的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，并判断出数据可以在当前工作状态下被处理时；或者，在控制器的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，判断出数据中包含预定的编码，并判断出数据可以在当前工作状态下被处理时，说明数据有效，则产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器，然后将缓存器中缓存的数据写入寄存器，进而完成寄存器的配置。

需要说明的是，在另一个实施例中，在控制器判断出计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，或者，数据中包含预定的编码，或者，数据可以在当前工作状态下被处理，说明数据有效，则产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器，然后将缓存器中缓存的数据写入寄存器，进而完成寄存器的配置。

在本发明的一个实施例中，将接收的数据写入缓存器，可包括：直接将数据写入缓存器；或者，将数据重新编码后写入缓存器；或者，将数据(或指令)进行译码后的译码结果写入缓存器。

具体地，控制器在接收到数据后，可通过序列检测、计数器、译码、编码等技术，获取要写入寄存器的数据、重新编码或进行译码，并将以上处理结果写入缓存器。也就是说，控制器可将数据直接写入缓存器，还可以将数据处理后写入缓存器，处理可包括重新编码或者译码，因此，写入缓存器中的数据包括直接控制器从基带传输总线接收到的数据、重新编码后的数据或译码结果。

需要说明的是，控制器对接收到的数据的处理并不限于上述的重新编码和译码，还可以根据实际情况进行其他的处理，进而得到其他数据，并将其他数据写入缓存器，此处不做限制。

综上所述，本发明实施例的寄存器的写入方法，首先接收基带传输总线发送的数据，然后将接收的数据写入缓存器，最后在数据接收完成时，判断数据是否有效，如果数据有效，则将缓存器中缓存的数据写入寄存器。由此，在数据接收结束且判断出数据有效时，进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现，有助于更好地提升芯片的性能。

基于相同的发明构思，本发明实施例提出了一种寄存器的写入装置，图3是本发明实施例的寄存器的写入装置的结构框图。

如图3所示，该寄存器的写入装置100包括：控制器10和缓存器20。其中，控制器10接收基带传输总线发送的数据，并将接收的数据写入缓存器20，以及当传输完成时，判断数据是否有效，并在数据有效时，将缓存器20中缓存的数据写入寄存器1。

具体地，用户可通过基带传输总线发起与控制器10的通信，进而通过基带传输总线发送携带数据的信息至控制器10，相应的，控制器10识别到信息传输的开始，进而在传输的过程中接收通过此基带传输总线发送的数据。控制器10可将接收到的数据直接写入缓存器20，还可以将数据进行处理后写入缓存器20。

可以理解的是，在控制器10识别到数据后，可以边从基带传输总线接收数据，边将接收到的数据写入缓存器20，或边接收数据边对收到的数据进行编码或译码并同时将编码或译码的结果写入缓存器20，直至数据接收完成。该实施例的缓存器20和寄存器1可以包括D触发器或锁存器。

在本发明的一个实施例中，控制器10用于如果数据有效，则向寄存器1发送刷新操作指示信号，并将缓存器20中缓存的数据写入寄存器1。

具体地，当且仅当数据有效时，控制器10首先产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器1，然后缓存器20中缓存的数据被写入寄存器1，进而完成寄存器1的配置。

可以理解的是，芯片中的寄存器1可改变芯片的工作状态，其在芯片中的配置及其重要，因此，只能将有效的数据写入寄存器1，而无效的数据禁止写入寄存器1。例如，通过基带传输总线串行传输一条32bit的指令时，且32bit包含指令编码和数据；在该指令发送过程中，还会发送与该信息同步的时钟信号用于接收该指令；在控制器收到第32bit时，如果指示信号没有指示指令结束，则无法判断该指令是否有效，因为该指令可能存在第33bit；待到指示指令结束时，如果该写指令刚好32bit，指令被判定为有效，即符合写入寄存器的条件，但此时没有与数据同步的时钟信号，完成寄存器写入操作。

因此，现有方案中借助于芯片内部的时钟源实现寄存器的写入，导致功耗较大、写入速度较慢，且提高了设计的复杂度。而本发明在判断数据有效后，无需借助时钟信号进行数据的写入，相较于现有方案能够加快写入速度，节约功耗，且简单、易实现。

在本发明的一个实施例中，控制器10在判断数据是否有效之前，还用于：在传输过程中，根据基带传输总线的表征传输结束的指示信号或者携带数据的信息的表征传输结束的编码，判断出传输完成。需要说明的是，在传输结束时，控制器10可根据其检测到的信息是否符合协议规范的长度和序列特征，信息携带的数据是否包含预定的编码，以及控制器10自身的工作状态，判断数据是否有效。并且由于在传输结束时，不再有时钟信号传输到控制器10，判断数据是否有效是在没有外部时钟信号输入的情况下完成的，进而将数据写入寄存器1的操作也无需借助外部时钟信号。

可以理解的是，信息的传输类型有两种，一种是传输该类信息的基带传输总线具有表征传输结束和开始的指示信号，且信息包含控制位、数据位，可能包含用于保护信息传输的可靠性编码；另一种是传输该类信息的基带传输总线没有表征传输开始和结束的指示信号，信息的开头和结尾具有用于表征传输开始和结束的预定编码，且信息中包含控制位和数据位，可能包含用于保护信息传输的可靠性编码。

因此，在基带传输总线具有表征传输结束和开始的指示信号时，如果控制器10检测到基带传输总线的表征传输结束的指示信号，则判断信息传输完成；在信息的开头和结尾具有表征传输开始和结束的编码时，如果控制器10检测到表征传输结束的编码，则判断信息传输完成。携带数据的信息传输完成时，即触发控制器10对数据有效性的判断。其中，控制器10可根据其计数器、序列检测器、控制器10的内部状态判断数据是否有效。

可以理解的是，如果数据无效，则控制器10继续识别下一次传输的开始，并在检测到下一次传输开始后，通过基带传输总线接收用户发送的数据。

本发明实施例的寄存器的写入装置，在传输结束且判断出数据有效时，进行数据从缓存器到寄存器的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现。

在本发明的一个实施例中，控制器10可用于：利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断数据中是否包含预定的编码；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断数据是否可以在当前工作状态下被处理；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断数据中是否包含预定的编码，并判断数据是否可以在当前工作状态下被处理。

具体地，在控制器10的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征时；或者，在控制器10的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，并判断出数据中包含预定的编码时；或者，在控制器10的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，并判断出数据可以在当前工作状态下被处理时；或者，在控制器10的计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，判断出数据中包含预定的编码，并判断出数据可以在当前工作状态下被处理时，说明数据有效，则产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器1，然后将缓存器20中缓存的数据写入寄存器1，进而完成寄存器1的配置。

需要说明的是，在另一个实施例中，在控制器10判断出计数器和序列检测器检测到通过基带传输总线传输的信息符合协议规范的长度和序列特征，或者，数据中包含预定的编码，或者，数据可以在当前工作状态下被处理，说明数据有效，则产生刷新操作指示信号，并将该刷新操作指示信号发送至寄存器1，然后将缓存器中缓存的数据写入寄存器1，进而完成寄存器1的配置。

在本发明的一个实施例中，控制器10用于直接将数据写入缓存器20；或者，将数据重新编码后写入缓存器20；或者，将数据(或指令)进行译码后的译码结果写入缓存器20。

具体地，控制器10在接收到数据后，可通过序列检测、计数器、译码、编码等技术，获取要写入寄存器的数据、重新编码或进行译码，并将以上处理结果写入缓存器20。也就是说，控制器10可将数据直接写入缓存器20，还可以将数据处理后写入缓存器20，处理可包括重新编码或者译码，因此，写入缓存器20中的数据包括控制器10直接从基带传输总线接收到的数据、重新编码后的数据或译码结果。

需要说明的是，控制器10对接收到的数据的处理并不限于上述的重新编码和译码，还可以根据实际情况进行其他的处理，进而得到其他数据，并将其他数据写入缓存器20，此处不做限制。

综上所述，本发明实施例的寄存器的写入装置，在传输结束且判断出数据有效时，进行数据的写入，无需借助时钟源产生的时钟信号，能够加快写入速度，节约功耗，且简单、易实现，有助于更好地提升芯片的性能。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种寄存器的写入方法，其特征在于，包括：

控制器接收基带传输总线发送的数据；

将接收的数据写入缓存器；

当传输完成时，判断所述数据是否有效；

如果是，则将所述缓存器中缓存的数据写入所述寄存器。

2.根据权利要求1所述的寄存器的写入方法，其特征在于，在所述判断所述数据是否有效之前，还包括：在传输过程中，根据所述基带传输总线的表征传输结束的指示信号或者携带所述数据的信息的表征传输结束的编码，判断出所述传输完成。

3.根据权利要求1或2所述的寄存器的写入方法，其特征在于，判断所述数据是否有效，包括：

控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征；或者，

控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据中是否包含预定的编码；或者，

控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据是否可以在当前工作状态下被处理；或者，

控制器利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断所述数据中是否包含预定的编码，并判断所述数据是否可以在当前工作状态下被处理。

4.根据权利要求1所述的寄存器的写入方法，其特征在于，所述如果数据有效，则将所述缓存器中缓存的数据写入所述寄存器，包括：

如果所述数据有效，则向所述寄存器发送刷新操作指示信号；

将所述缓存器中缓存的数据写入所述寄存器。

5.根据权利要求1所述的寄存器的写入方法，其特征在于，所述将接收的数据写入缓存器，包括：

直接将数据写入所述缓存器；或者，

将数据重新编码后写入所述缓存器；或者，

将所述数据进行译码后的译码结果写入所述缓存器。

6.一种寄存器的写入装置，其特征在于，包括：控制器和缓存器，其中，

所述控制器接收基带传输总线发送的数据，并将接收的数据写入缓存器，以及当传输完成时，判断所述数据是否有效，并在所述数据有效时，将所述缓存器中缓存的数据写入所述寄存器。

7.根据权利要求6所述的寄存器的写入装置，其特征在于，所述控制器在判断所述数据是否有效之前，还用于：在传输过程中，根据所述基带传输总线的表征传输结束的指示信号或者携带所述数据的信息的表征传输结束的编码，判断出所述传输完成。

8.根据权利要求6或7所述的寄存器的写入装置，其特征在于，所述控制器用于：

利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据中是否包含预定的编码；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，并判断所述数据是否可以在当前工作状态下被处理；或者，利用其计数器和序列检测器判断其检测到的通过基带传输总线传输的信息是否符合协议规范的长度和序列特征，判断所述数据中是否包含预定的编码，并判断所述数据是否可以在当前工作状态下被处理。

9.根据权利要求6所述的寄存器的写入装置，其特征在于，所述控制器用于：如果所述数据有效，则向所述寄存器发送刷新操作指示信号，并将所述缓存器中缓存的数据写入所述寄存器。

10.根据权利要求6所述的寄存器的写入装置，其特征在于，所述控制器用于：直接将数据写入所述缓存器；或者，将数据重新编码后写入所述缓存器；或者，将所述数据进行译码后的译码结果写入所述缓存器。

Images