JP5341198B2 - 通信インタフェースにおけるビット反転 - Google Patents
通信インタフェースにおけるビット反転 Download PDFInfo
- Publication number
- JP5341198B2 JP5341198B2 JP2011534472A JP2011534472A JP5341198B2 JP 5341198 B2 JP5341198 B2 JP 5341198B2 JP 2011534472 A JP2011534472 A JP 2011534472A JP 2011534472 A JP2011534472 A JP 2011534472A JP 5341198 B2 JP5341198 B2 JP 5341198B2
- Authority
- JP
- Japan
- Prior art keywords
- communication packet
- bit inversion
- bit
- communication
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
Description
一般に、消費電力は、デフォルトの電圧レベルを別の状態に強制することの発生を低減することによって低減される。
例えば、選択的なビット反転は、揮発性メモリにデータを記憶する際の消費電力を低減するために使用され得る。
選択的なビット反転は、通信インタフェースを介してデータを送信する際の消費電力を低減するためにも使用され得る。
例えば、ピン及び対応するロジックは、ビット反転が発生した場合に信号を送るために電子コンポーネントに追加され得る。
あいにく、このようなピンを追加することは、ビット反転技術を採用するためのコストを望ましくなく増大させる。
以下の説明及び特許請求の範囲の全体にわたって、特定のシステムコンポーネントを参照するために、一定の用語が使用される。
当業者には理解されるように、(コンピュータ)企業は、1つのコンポーネントを異なる名前で参照することがある。
この文書は、名称は異なるが機能は異ならないコンポーネントを区別するように意図していない。
以下の解説及び特許請求の範囲において、「含む(including)」及び「備える(comprising)」という用語は、オープンエンド形式で使用され、したがって、「〜を含むが、これらに限定されるものではない」ことを意味するように解釈されるべきである。
また、「結合する("couple"又は"couples")」という用語は、間接接続、直接接続、光接続、又は無線電気接続のいずれをも意味するように意図されている。
したがって、第1のデバイスが第2のデバイスに結合する場合、その接続は、直接電気接続、他のデバイス及び接続を介した間接電気接続、光電気接続、又は無線電気接続を通じたものとなり得る。
「システム(system)」という用語は、2つ以上のコンポーネントのコレクションを参照し、1つの電子デバイス又は複数の電子デバイス、又はそのサブシステムを参照するために用いられ得る。
さらに、「ソフトウェア(software)」という用語は、ソフトウェアを記憶するために使用される媒体に関わらず、プロセッサ上で実行され得る任意の実行可能コードを含む。
したがって、不揮発性メモリに記憶され、「内蔵されたファームウェア」として参照されることがあるコードは、ソフトウェアの定義の中に含まれる。
以下の議論は、本発明のさまざまな実施形態を対象としている。
これらの実施形態の1つ又は複数が好ましいものとなり得るが、開示される実施形態は、特許請求の範囲を含む開示の範囲を限定するものとして解釈されるべきでもなければ、別の方法で使用されるべきでもない。
加えて、当業者は、以下の説明が広い用途を有し、いずれの実施形態の議論もその実施形態の単なる例示にすぎないように意図されており、特許請求の範囲を含む開示の範囲がその実施形態に限定されることを暗示するように意図されていないことを理解するであろう。
少なくともいくつかの実施形態では通信パケットは、その通信パケットの反転したビット及び/又は少なくとも1つの次の通信パケットの反転したビットと関連するビット反転インジケータを含む。
その通信パケットを受信するコンポーネントは、(通信パケットの所定の位置の)ビット反転インジケータをチェックし、反転したビットを、適宜、処理するように構成される。
システム100Aにおいて、第1のコンポーネント120は通信インタフェース130を介して第2のコンポーネント140と結合している。
例えば、いくつかの実施形態では、第1のコンポーネント120はプロセッサであり、第2のコンポーネント140はダイナミックランダムアクセスメモリ(DRAM)である。
他の実施形態では、第1のコンポーネント120は送信器(又は送受信器)であり、第2のコンポーネント140は受信器(又は送受信器)である。
第1のコンポーネント及び第2のコンポーネントのグループの他の例は、メモリデバイスと組にされたメモリコントローラと、I/Oデバイスと組にされた入出力(I/O)バスコントローラと、エンドデバイスと組にされたリンクイニシエータと、リンクイニシエータと組にされたリンクレスポンダ(responder)とを含むが、これらに限定されない。
通信パケットロジック124は、第1のコンポーネント120から第2のコンポーネント140に送信される通信パケットを準備する。
例示として、第1のコンポーネント120がプロセッサに対応し、第2のコンポーネント140がDRAMに対応する場合、通信パケットは書き込みパケットに対応し得る。
別の例として、第1のコンポーネント120が送信器に対応し、第2のコンポーネント140が受信器に対応する場合、通信パケットは、マネージメント又はデータインクワイアリ(inquiry:問い合わせ)、スヌープ(snoop:詮索)、又は、ディレクトリ更新に対応し得る。
例えば、ビット反転の適切性は、ビット反転が消費電力を低減するか、信号インティグリティ(integrity:整合性)を強化するか、セキュリティを増大させるか、及び/又はエラー確率を低減するかに基づき得る。
ビット反転が適切でない場合、通信パケットは、ビットの反転なしに、及び、ビット反転インジケータなしに、第1のコンポーネント120から第2のコンポーネント140に送信される。
代替として、通信パケットは、ビット反転が使用されていないことを示すビット反転インジケータとともに送信されてもよい。
現在知られ、又は後に発達し使用され得る多くのアルゴリズムがあるが、実施形態は、任意の特定のビット反転アルゴリズムに限定されない。
ビット反転ロジック128はまた、対応するビット反転インジケータを通信パケット内に含ませる。
例えば、いくつかの実施形態では、反転したビットを有する各通信パケットは、自身のビット反転インジケータを含み得る。
追加として又は代替として、通信パケットは、少なくとも1つの次の通信パケットについてのビット反転インジケータを含み得る。
実施形態によれば、パケット解釈ロジック142は、ビット反転インジケータの存在及び/又は値について、受信された通信パケットをチェックする。
ビット反転インジケータの存在を検出すると、パケット解釈ロジック142は、使用されているビット反転アルゴリズムに基づいて、対応する反転したビットを解釈し、及び/又は、復元するために機能する。
代替として、所定のビット反転インジケータ値を検出すると、パケット解釈ロジック142は、使用されているビット反転アルゴリズムに基づいて、対応する反転したビットを解釈し、及び/又は、復元するために機能する。
図1Bにおいて、通信パケットロジック124は、パイプライン126を備える。
言い換えれば、通信パケットを準備し送信するプロセスは、いくつかの処理段階を伴う。
パイプライン126にアクセスすることによって、ビット反転ロジック128は、いくつかのサイクルが過ぎる間は送信されない通信パケット(又は通信パケットに関する情報)を受信する。
したがって、ビット反転ロジック128は、パイプラインの通信パケットをペンディングすることについて、ビット反転が適切であるかを判断し得る。
例として、パイプライン126が10個の段階を有する場合、ビット反転ロジック128は、パイプラインの通信パケットの閾値(この例において最も可能性のある量である10)までについて、ビット反転が適切であるかを判断し得る。
ビット反転ロジック128はまた、対応するビット反転インジケータを通信パケット内に含ませる。
上述したように、各通信パケットは、自身のビット反転インジケータ及び/又は少なくとも1つの次の通信パケットを有し得る。
示されるように、通信パケット200Aは、反転していないビットを有する第1のセクション202と、反転しているビット(斜めの縞によって示される)を有する第2のセクション204とを備える。
第1のセクション202は、第2のセクション204に関連するビット反転インジケータ206を備える。
言い換えれば、ビット反転インジケータ206は、第2のセクション204が反転したビットを有することを示すために使用される。
例えば、コマンド領域は、書き込み操作、管理操作、スヌープ操作、ディレクトリ更新操作及び他のコマンドを指示する。
このような実施形態では、第2のセクション204は、コマンド領域、データ領域、及び/又はアドレス領域の一部に対応する。
一般に、第2のセクション204は、ビット反転インジケータ206に付随する任意のセクションであって、第2のコンポーネント140が、ビット反転インジケータ206を解釈し、反転していないビットではなく反転しているビットを処理するように自身を構成するための十分な時間を許容する任意のセクションであり得る。
図3Aにおいて、通信パケットグループ300Aは、通信パケット200Aを備え、この通信パケット200Aの後に、少なくとも1つの次の通信パケット200Bが続く。
示されるように、少なくとも1つの次の通信パケット200Bは、通信パケット200Aのビット反転インジケータ206によって示された反転したビットを有している。
実施形態において、次の通信パケット200Bは、反転していないビットを有する第1のセクション202Bと、反転したビットを有する第2のセクション204Bとを備える。
しかしながら、別の次の通信パケットの実施形態は異なり得る。
例えば、いくつかの次の通信パケットは、反転したビットを有さなくてもよく、又は全て反転したビットを有してもよい。
同様に、反転したビットの配置も異なり得る(例えば、第1のセクション202Bは反転したビットを有してもよく、第2のセクション204Bは反転していないビットを有してもよい)。
例えば、多くの通信プロトコルは、現在、コマンド領域のビットの全てを使用せず、及び/又は、頻繁に使用されない特殊用途のビットを定義しない。
このようなビットは、(個別に又は一緒に)ビット反転インジケータ206として使用され得る。
これらの実施形態では、第1のセクション202内のビット反転インジケータ206の位置は、使用されていない使用可能なビットに対応する。
コマンド領域の使用可能なビットの数と所望の詳細の量(amount of detail desired)とに応じて、ビット反転の信号伝達は、単純であったり複雑であったりし得る。
ビット反転の信号伝達の単純な例は、単一のビットを採用してもよい。
ビットがアサートされる場合、同じ通信パケット又は次の通信パケットの所定のセクションは、反転したビットを有しているものと(例えば第2のコンポーネント140によって)解釈される。
ビット反転の信号伝達の複雑な例は、4個のビット(ビット0−3)を採用してもよい。
例として、ビット0はビット反転の存在(又は不存在)を示し、ビット1−3は3つの通信パケットのどれが所定のセクション(例えばデータ領域)で反転したビットを有するか(例えば現在の通信パケット及び2つの次の通信パケット)を示す。
別の例として、ビット0はビット反転の存在を示し、ビット1−3は通信パケットのどの所定の領域(例えば、コマンド領域、アドレス領域、又はデータ領域の部分)が反転されるかを示す。
他の実施形態は、使用されているビットの数を限定せず、又はビット反転インジケータの配置を限定しないことも可能である。
示されるように、通信パケットグループ300Bは、通信パケット200Cを備え、この通信パケット200Cの後に、少なくとも1つの次の通信パケット200Bが続く。
図3Bにおいて、通信パケット200Cはビット反転インジケータ206を備えるが、反転したビットを有していない。
一方、少なくとも1つの次の通信パケット200Bは、通信パケット200Cのビット反転インジケータ206によって示された反転したビットを有する。
前述したように、次の通信パケット200Bの実施形態は様々である。
示されるように、次の通信パケット200Bは反転していないビットを備える第1のセクション202Bと反転したビットを備える第2のセクション204Bとを有し得る。
ビット反転の信号伝達もまた様々であり得、図3Aを用いて前述したように、コマンド領域の使用可能なビットに基づき得る。
図4は、実施形態による方法400を示す。
示されるように、方法400は、ブロック402で開始し、通信インタフェースを介した送信のために通信パケットのビットを選択的に反転すること(ブロック404)によって継続する。
ブロック406において、関連するビット反転識別子が、通信パケット及び前の通信パケットの少なくとも1つに提供され、方法400は、ブロック408で終了する。
例として、関連するビット反転識別子を提供すること(ブロック406)は、ビット反転識別子を伴う通信パケットコマンド領域を準備することを含み得る。
ビット反転の信号伝達のために必要とされる時間長が所定の閾値よりも長い場合、方法400は、前の通信パケット内の関連するビット反転識別子を提供することを伴う。
方法400はまた、パイプライン内の情報を分析すること、及び、この情報に基づいて通信パケットのビットを反転するかを判断することも含み得る。
ある場合では、方法400は、パイプラインの情報を分析すること、及び、この情報に基づいて複数の通信パケット内のビットを反転することを決定することを伴う。
このような場合では、ビット反転識別子は、複数の通信パケットと関連する。
図5は、実施形態によるコンピュータシステム500を示す。
コンピュータシステム500はプロセッサ502を含む。
プロセッサ502は、例えば、マイクロプロセッサ、マイクロコントローラ、中央演算処理装置(CPU)、主演算処理装置(MPU)、デジタルシグナルプロセッサ(DSP)、高度な縮小命令セットコンピュータ(RISC:Reduced Instruction Set Computer)マシン、(ARM:Advanced RISC Machines)プロセッサ等のような、様々なプロセッサの少なくとも1つであり得ることが理解されるべきである。
プロセッサ502は、プロセッサ502のメインメモリ内(例えばランダムアクセスメモリ(RAM)508内)、及び/又はプロセッサ502のオンボードメモリ内に存在し得る符号化された命令を実行する。
RAM508は、ダイナミックRAM(DRAM)、シンクロナスDRAM(SDRAM)及び/又は任意の他のタイプのRAMデバイスに相当し得る。
プロセッサ502はまた、必要に応じ、補助ストレージ504及び読み出し専用メモリ(ROM)と通信する。
例として、I/Oインタフェース510は、キーボード、タッチパッド、ボタン、キーパッド、スイッチ、ダイヤル、マウス、トラックボール、カードリーダ、液晶ディスプレイ、プリンタ、タッチスクリーンディスプレイ、発光ダイオード、又は他のデバイスのようなデバイスと、インタフェースをとるために使用され得る。
一方、ネットワークインタフェース512は、メディアアクセス制御(MAC:medium access controller)レイヤ機能及び物理(PHY)レイヤ機能をサポートし得る。
ネットワークインタフェース512は、有線通信及び/又は無線通信をサポートする。
補助ストレージ504は、プログラムを記憶するために使用され得る。このプログラムは、このようなプログラムが実行のために選択される場合にRAM508にロードされる。
ROM506は、プログラムの実行の間に読みだされる命令及び恐らくはデータを記憶するために使用される。
ROM506は、典型的には、より大きな補助ストレージ504のメモリ容量と比較して小さいメモリ容量を有する不揮発性メモリデバイスである。
RAM508は、揮発性データを記憶するために、及び、恐らくは命令を記憶するために使用される。
ROM506及びRAM508両方へのアクセスは、典型的には補助ストレージ504へのアクセスよりも速い。
例えば、図1の第1のコンポーネント120はプロセッサ502の典型であり得、図1の第2のコンポーネント140はRAM508の典型であり得る。
代替的な実施形態では、図1の第1のコンポーネント120及び第2のコンポーネント140は、送信器、受信器、送受信器、又は、ネットワークインタフェース512の他の物理(PHY)レイヤコンポーネントの典型であり得る。
上記開示が完全に理解されると、多数の変形及び変更が当業者には明らかになるであろう。
添付の特許請求の範囲は、このようなすべての変形及び変更を包含するように解釈されることが意図されている。
Claims (13)
- 第1のコンポーネントと、
第2のコンポーネントと、
前記第1のコンポーネントと前記第2のコンポーネントとの間の通信インタフェースと を備え、
第1のコンポーネントから第2のコンポーネントへ送信される通信パケットは、ビット反転識別子を有 し、
前記ビット反転識別子は、ビット反転の信号伝達のための期間が所定の閾値よりも短い場合に、前記通信パケット内に提供され、ビット反転の信号伝達のための期間が所定の閾値よりも長い場合に、パイプライン内の前記通信パケットの前の通信パケット内に提供される
システム。 - 前記ビット反転識別子は、前記通信パケットの第1のセクションに位置し、前記通信パケットの第2のセクションについてビット反転を指示する
請求項1に記載のシステム。 - 前記第1のセクションはコマンド領域の第1の部分を有し、前記第2のセクションは前記コマンド領域の第2の部分を有する
請求項2に記載のシステム。 - 前記第1のセクションはコマンド領域を有し、前記第2のセクションはアドレス領域及びデータ領域の少なくとも1つを有する
請求項2に記載のシステム。 - 前記ビット反転識別子は、少なくとも1つの次の通信パケットについてビット反転を指示する
請求項1に記載のシステム。 - 前記ビット反転識別子は、前記通信パケットの少なくとも一部及び少なくとも1つの次の通信パケットについてビット反転を指示する
請求項1に記載のシステム。 - 前記第2のコンポーネントはダイナミックランダムアクセスメモリ(DRAM)を有し、前記通信パケットは書き込みパケットを有する
請求項1に記載のシステム。 - 送信元コンポーネントから通信パケットを受信するように適合された受信コンポーネント
を備え、
ビット反転識別子を伴う少なくとも1つの通信パケットが、前記送信元コンポーネントから前記受信コンポーネントへ送信され、
前記受信コンポーネントは、前記ビット反転識別子に基づいて、反転したビットを有するとして所定の通信パケットセクションを解釈するように選択的に構成され、
前記ビット反転識別子は、ビット反転の信号伝達のための期間が所定の閾値よりも短い場合に、前記通信パケット内に提供され、ビット反転の信号伝達のための期間が所定の閾値よりも長い場合に、パイプライン内の前記通信パケットの前の通信パケット内に提供される
装置。 - 前記所定の通信パケットセクションは、前記ビット反転識別子を伴う前記通信パケットの一部である
請求項8に記載の装置。 - 通信インタフェースを介する送信のために通信パケットのビットを選択的に反転することと、
ビット反転の信号伝達のための期間が所定の閾値よりも長いか短いかを判断することと、
ビット反転の信号伝達のための期間が所定の閾値よりも短い場合に、前記通信パケット内の関連するビット反転識別子を提供することと、
ビット反転の信号伝達のための期間が所定の閾値よりも長い場合に、パイプライン内の前記通信パケットの前の通信パケット内の関連するビット反転識別子を提供することと
を含む方法。 - 前記関連するビット反転識別子を提供することは、
前記ビット反転識別子を有する通信パケットコマンドを準備すること
を含む
請求項10に記載の方法。 - パイプラインの情報を分析することと、
前記情報に基づいて前記通信パケットのビットを反転するかを判断すること
をさらに含む請求項10に記載の方法。 - パイプラインの情報を分析することと、
前記情報に基づいて複数の通信パケット内のビットを反転することを決定すること
をさらに含み、
前記ビット反転識別子は、前記複数の通信パケットと関連する
請求項10に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2008/081853 WO2010050957A1 (en) | 2008-10-30 | 2008-10-30 | Bit inversion for communication interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012507927A JP2012507927A (ja) | 2012-03-29 |
JP5341198B2 true JP5341198B2 (ja) | 2013-11-13 |
Family
ID=42129112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011534472A Expired - Fee Related JP5341198B2 (ja) | 2008-10-30 | 2008-10-30 | 通信インタフェースにおけるビット反転 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20110200059A1 (ja) |
EP (1) | EP2351304A4 (ja) |
JP (1) | JP5341198B2 (ja) |
KR (1) | KR101520141B1 (ja) |
CN (1) | CN102204199A (ja) |
WO (1) | WO2010050957A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013066363A1 (en) * | 2011-11-01 | 2013-05-10 | Intel Corporation | Methods and arrangements for traffic indication mapping in wireless networks |
US9019896B2 (en) * | 2012-04-23 | 2015-04-28 | Qualcomm Incorporated | Systems and methods for low overhead paging |
KR102238176B1 (ko) | 2014-04-16 | 2021-04-12 | 삼성전자주식회사 | 단일 와이어 프로토콜 통신에서의 데이터 통신 방법 및 그에 따른 단일 와이어 프로토콜 통신 시스템 |
CN108337724A (zh) * | 2018-03-15 | 2018-07-27 | 浙江工业大学 | 一种用于无源反射通信中降低发送能耗的方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6342548A (ja) * | 1986-08-08 | 1988-02-23 | Fuji Electric Co Ltd | 光伝送装置 |
JPH03242026A (ja) * | 1990-02-20 | 1991-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 符号列の直流抑圧方式 |
JPH04111259A (ja) * | 1990-08-31 | 1992-04-13 | Sony Corp | 情報伝送装置 |
US5617417A (en) * | 1994-09-07 | 1997-04-01 | Stratacom, Inc. | Asynchronous transfer mode communication in inverse multiplexing over multiple communication links |
JPH0983581A (ja) * | 1995-09-20 | 1997-03-28 | Toshiba Corp | データ伝送処理装置 |
US7107451B2 (en) * | 1996-07-02 | 2006-09-12 | Wistaria Trading, Inc. | Optimization methods for the insertion, protection, and detection of digital watermarks in digital data |
JP3334121B2 (ja) * | 1996-08-30 | 2002-10-15 | オムロン株式会社 | 送受信装置 |
US6535217B1 (en) * | 1999-01-20 | 2003-03-18 | Ati International Srl | Integrated circuit for graphics processing including configurable display interface and method therefore |
US20020191603A1 (en) * | 2000-11-22 | 2002-12-19 | Yeshik Shin | Method and system for dynamic segmentation of communications packets |
JP2003249919A (ja) * | 2001-12-17 | 2003-09-05 | Fujitsu Ltd | 双方向通信方法 |
US6898648B2 (en) * | 2002-02-21 | 2005-05-24 | Micron Technology, Inc. | Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing |
JP2005033519A (ja) * | 2003-07-14 | 2005-02-03 | Aica Kogyo Co Ltd | 信号伝送方式 |
US7116600B2 (en) * | 2004-02-19 | 2006-10-03 | Micron Technology, Inc. | Memory device having terminals for transferring multiple types of data |
US20070075838A1 (en) * | 2005-10-04 | 2007-04-05 | Symbol Technologies, Inc. | Method and apparatus for avoiding radio frequency identification (RFID) tag response collisions |
KR100845141B1 (ko) * | 2007-01-17 | 2008-07-10 | 삼성전자주식회사 | 싱글 레이트 인터페이스 장치, 듀얼 레이트 인터페이스장치 및 듀얼 레이트 인터페이싱 방법 |
-
2008
- 2008-10-30 WO PCT/US2008/081853 patent/WO2010050957A1/en active Application Filing
- 2008-10-30 JP JP2011534472A patent/JP5341198B2/ja not_active Expired - Fee Related
- 2008-10-30 KR KR1020117009958A patent/KR101520141B1/ko not_active IP Right Cessation
- 2008-10-30 US US13/126,032 patent/US20110200059A1/en not_active Abandoned
- 2008-10-30 EP EP08877873A patent/EP2351304A4/en not_active Withdrawn
- 2008-10-30 CN CN2008801317897A patent/CN102204199A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20110089129A (ko) | 2011-08-04 |
KR101520141B1 (ko) | 2015-05-21 |
CN102204199A (zh) | 2011-09-28 |
WO2010050957A1 (en) | 2010-05-06 |
EP2351304A4 (en) | 2012-12-05 |
JP2012507927A (ja) | 2012-03-29 |
US20110200059A1 (en) | 2011-08-18 |
EP2351304A1 (en) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356149B2 (en) | Memory migration | |
US7069373B2 (en) | USB endpoint controller flexible memory management | |
US7406560B2 (en) | Using multiple non-volatile memory devices to store data in a computer system | |
US7185148B2 (en) | Read access and storage circuitry read allocation applicable to a cache | |
CN105677580A (zh) | 访问缓存的方法和装置 | |
TW200842593A (en) | Content-terminated DMA | |
US20150143045A1 (en) | Cache control apparatus and method | |
US20170004101A1 (en) | Data copying method, direct memory access controller, and computer system | |
JP2003132037A (ja) | 分割サーバにおけるドメイン間低オーバヘッドメッセージ受渡しのためのシステム及び方法 | |
WO2016127600A1 (zh) | 异常处理方法及装置 | |
JP5341198B2 (ja) | 通信インタフェースにおけるビット反転 | |
CN104317716B (zh) | 分布式节点间的数据传输方法及分布式节点设备 | |
US20110246667A1 (en) | Processing unit, chip, computing device and method for accelerating data transmission | |
US9697127B2 (en) | Semiconductor device for controlling prefetch operation | |
US10949095B2 (en) | Method, network adapters and computer program product using network adapter memory to service data requests | |
US10289578B2 (en) | Per-DRAM and per-buffer addressability shadow registers and write-back functionality | |
WO2016141719A1 (zh) | 一种信道检测方法及装置 | |
CN116089124A (zh) | 一种仿真系统通信方法、装置、介质 | |
KR100532417B1 (ko) | 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법 | |
US8938588B2 (en) | Ensuring forward progress of token-required cache operations in a shared cache | |
CN110990313B (zh) | 一种i3c总线处理时钟拉伸的方法、设备以及存储介质 | |
KR20220067992A (ko) | 선택적 및 병렬적 에러 정정을 수행하는 메모리 컨트롤러, 이를 포함하는 시스템 및 메모리 장치의 동작 방법 | |
CN111984579A (zh) | 针对差异数据粒度的数据传输方法和设备 | |
CN105659216A (zh) | 多核处理器系统的缓存目录处理方法和目录控制器 | |
US9946656B2 (en) | Completion packet return based on eviction or flush |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |