CN111095800A - 用于确定本地振荡器信号的相位连续性的方法和电路以及本地振荡器信号生成电路 - Google Patents

用于确定本地振荡器信号的相位连续性的方法和电路以及本地振荡器信号生成电路 Download PDF

Info

Publication number
CN111095800A
CN111095800A CN201780094292.1A CN201780094292A CN111095800A CN 111095800 A CN111095800 A CN 111095800A CN 201780094292 A CN201780094292 A CN 201780094292A CN 111095800 A CN111095800 A CN 111095800A
Authority
CN
China
Prior art keywords
signal
circuit
phase
local oscillator
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094292.1A
Other languages
English (en)
Inventor
S·泰尔蒂尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN111095800A publication Critical patent/CN111095800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种用于确定使用分频器生成的本地振荡器信号的相位连续性的方法。该方法包括确定本地振荡器信号的至少一个样本。该方法还包括使用至少一个样本来确定关于相位连续性的信息。

Description

用于确定本地振荡器信号的相位连续性的方法和电路以及本 地振荡器信号生成电路
技术领域
本公开涉及确定本机振荡器(LO)信号的虚拟相位连续性。具体地，示例涉及用于确定LO信号的相位连续性的方法和电路以及LO信号生成电路。
背景技术
射频(RF)收发器集成了多个(数字)锁相环((D)PLL)，以生成用于发送和接收RF信号的片上LO信号。对LO信号的一项要求是虚拟相位连续性，即LO信号的相位应在发送链和/或接收链(例如包括DPLL)的掉电/上电周期内保持虚拟地连续。
通常，高频振荡信号通过分频器进行分频，以获得所需频率的LO信号。分频器通常以很高的频率设计，因此可能没有静态复位。因此，当分频器上电时，输出LO信号的相位是随机的。例如，如果分频器将频率二分频，则输入的高频振荡信号的相位是已知的，但分频器输出的LO信号的相位是未知的，并且可能具有180°的相位不确定性。该LO信号的相位不确定性可能是实现虚拟相位连续性的主要障碍。
因此，可能希望进行LO相位连续性检测。
附图说明
下面将仅通过示例的方式并参考附图来描述装置和/或方法的一些示例，其中，
图1示出了使用用于确定LO信号的相位连续性的电路的示例的LO信号生成电路的示例；
图2示出了时序图的示例；
图3示出了用于确定LO信号的相位连续性的电路的另一示例；
图4示出了时序图的另一示例；
图5示出了时序图的又一示例；
图6示出了采样电路的一个示例；
图7示出了时序图的另一示例；
图8示出了时序图的又一示例；
图9示出了包括用于确定LO信号的相位连续性的电路的移动通信设备的示例；和
图10示出了用于确定LO信号的相位连续性的方法的示例的流程图。
具体实施方式
现在将参考示出了一些示例的附图来更全面地描述各种示例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被放大。
因此，尽管其他示例能够进行各种修改和替代形式，但是其一些特定示例在附图中示出并且后续将详细描述。然而，该详细说明不将其他示例限于所描述的特定形式。其他示例可以涵盖落入本公开范围内的所有修改、等同形式和替代形式。在整个附图的描述中，相同的附图标记指代相同或相似的元件，当被设置用于相同或相似的功能时，相同或相似的元件彼此比较时，它们可以被相同或以修改的形式实现。
将理解的是，当一个元件被称为“连接”或“耦接”到另一元件时，这些元件可以直接连接或耦接或经由一个或多个中间元件连接或耦接。如果两个元件A和B使用“或”组合，则应理解为公开所有可能的组合，即仅A、仅B以及A和B。相同组合的替代措词是“A和B中的至少一个”。2个以上元件的组合也是如此。
本文中用于描述特定示例的术语不旨在限制其他示例。每当使用诸如“一种”、“一个”和“该”的单数形式并且仅使用单个元件没有被明确地或隐含地定义为强制的时，其他示例也可以使用多个元件来实现相同的功能。同样，当后续将功能描述为使用多个元件来实现时，其他示例可以使用单个元件或处理实体来实现相同的功能。还将理解，术语“包括”和/或“包含”在使用时指定所述特征、整数、步骤、操作、过程、动作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元件、部件和/或其任何组的存在或增加。
除非另有定义，否则本文中所有术语(包括技术和科学术语)均以实例所属领域的普通含义使用。
图1示出了用于生成LO信号的LO信号生成电路190。LO信号生成电路190包括被配置为生成的PLL信号171(即，振荡信号)的PLL 170(例如，DPLL)。例如，PLL 170可以基于来自参考源(例如，石英表，未示出)的参考振荡信号172来生成PLL信号171。此外，LO信号生成电路190包括分频器180，该分频器180被配置为接收PLL信号171并分频PLL信号171的频率，以便生成本地振荡器信号101。
例如，LO信号生成电路190可以用于移动通信设备或需要LO信号的任何其他电子电路中。在操作期间，LO信号生成电路190可以(重复地)掉电和上电。在许多应用中，期望(要求)本地振荡器信号101的相位在掉电/上电周期期间是虚拟连续的。也就是说，在分频器180上电之后，在分频器180上电之后的预定(固定)时间经过之后，本地振荡器信号101的相位应该是被限定的(已知的)，而不是随机的。
如上所述，PLL 170可以基于已知的参考振荡信号172来生成PLL信号171。因此，在LO信号生成电路190上电之后的一段时间经过之后，PLL信号171被锁定到参考振荡信号172。这将在图2中变得更加明显。
图2示出了表示LO信号生成电路190中信号的时间进程的时序图。最上层的信号进程210示出了PLL 170的状态，即，信号进程210示出了PLL 170是开启还是关闭(低信号与关闭状态有关，而高信号与开启状态有关)。PLL 170与参考源的参考振荡信号172同步地上电。上电后经过固定的时间后，PLL 170的受控振荡器(例如，数字控制振荡器DCO或电压控制振荡器VCO)被锁相到参考源的参考振荡信号172。这在图2中通过表示PLL信号171的时间进程的信号进程220来说明。在PLL 170上电之后的固定的已知时间t1之后，PLL信号171被锁定。例如，这可以通过始终以相同的值初始化PLL 170中的多级噪声整形器来实现。替代地，这可以通过将运行的多级噪声整形器连接到PLL 170内的多模分频器来实现。因此，PLL信号171具有特定的已知相位。
相反，由于分频器以很高的频率设计，所以分频器180没有静态复位。因此，LO信号101的相位是随机的。在图2的时序图中，出于说明的目的，假设分频器180将PLL信号171的频率二分频。然而，应注意，分频器180可以可替代地将PLL信号171的频率以任何其他整数进行分频(例如，三、四、八或十六)。由此产生的相位不确定性在图2中由代表LO信号101可能相位位置的信号进程230和240表示。从信号进程230和240可以明显看出，LO信号101的频率是PLL信号171的频率的一半。然而，信号进程230和240相对于彼此相移180°。应当注意，对于将输入振荡信号的频率以n进行分频的分频器，所得LO信号的相位可以相移m*360°/n，其中m和n为整数并且m小于n。
由于相位不确定性，在LO信号生成电路190的掉电/上电周期之后是否存在LO信号101的相位跳跃(例如180°)是未知的。即，在掉电/上电周期期间是否存在虚拟相位连续性是未知的(由于在LO信号生成电路190的掉电期间没有LO信号产生，所以是虚拟的)。
为了确定LO信号101的相位连续性，LO信号生成电路190还包括用于确定使用分频器生成的LO信号的相位连续性的电路100。例如，电路100可以耦接到PLL 170的输出和分频器180的输出。电路100包括采样电路110，被配置为确定LO信号101的至少一个样本。因此，采样电路110可以耦接到分频器180的输出。
例如，采样电路110可以在PLL 170接通之后的预定时间处对LO信号101进行采样。预定时间可以大于PLL 170用于将PLL信号171的锁相到参考振荡信号172所需的时间。例如，可以相对于PLL信号171定义PLL 170接通之后的预定时间。采样电路110可以例如在PLL信号171的信号沿(上升沿或下降沿)出现之后以固定的预定时间间隔对LO信号101进行采样。在这方面，固定的预定时间间隔比PLL信号171的整个周期时间短。
此外，电路100包括评估电路120，评估电路120被配置为使用至少一个样本来确定关于相位连续性的信息。即，评估电路120基于LO信号101的至少一个样本来确定LO信号101的相位连续性。
因此，电路100允许基于LO信号101的一个或多个样本来确定相位连续性。掉电/上电周期前后，LO信号101和参考振荡信号172之间没有相位关系需要测量。因此，可以避免使用用于相位测量的占用大量面积的电路(例如，时间-数字转换器，TDC)，因此，可以提高LO信号生成电路190的面积效率。此外，由于可以在不干扰分频器的情况下对电路100进行集成，因此不需要对传统的分频器进行重新设计。
例如，评估电路120可以将至少一个样本与关于参考样本的信息一起使用。参考样本可以与PLL 170和分频器180的先前上电有关。也就是说，可以以与关于当前上电的LO信号101的至少一个样本相同的方式来确定参考样本。如果LO信号101是相位连续的，则至少一个样本等于参考样本，因为没有相移发生，因此，LO信号101在两次上电后的相同位置被采样(将参考图4给出更详细的解释)。因此，如果至少一个样本等于参考样本，则评估电路120可以确定LO信号101是相位连续的。
评估电路120可以将已确定的样本保存为关于另一参考样本的信息，该另一参考样本信息用于后续的相位连续性确定(即，用于在后续的掉电/上电周期之后确定相位连续性)。
此外，电路100可以包括用于如果LO信号101不是相位连续的，则校正LO信号101的相位的附加电路130。例如，如果LO信号101不是相位连续的，则电路130可以控制PLL 170对PLL信号171进行相移或者控制分频器180对LO信号101进行相移。如果分频器180将PLL信号171的频率二分频，则电路130可以例如控制分频器180以将LO信号101的相位移相180°，以便产生校正后的LO信号。
在一些示例中，可以将LO信号101的其他样本用于确定LO信号101的相位连续性。例如，采样电路可以在确定(至少一个)第一样本之后的PLL信号171的整个周期后，确定LO信号101的另一样本。因此，评估电路可以使用该另一样本来进一步确定关于相位连续性的信息。用于确定LO信号101的相位连续性的样本的数量可以基于PLL信号171的频率与LO信号101的频率的比率。即，用于确定LO信号101的相位连续性的样本的数量可以基于由分频器180用于分频的整数n。例如，如果分频器180将PLL信号171的频率以n进行分频，则n-1个样本可以用于确定LO信号101的相位连续性。
图3示出了用于确定使用分频器生成的LO信号的相位连续性的电路的更详细示例，图4示出了时序图。
如图3所示，PLL(未示出)的DCO 370将PLL信号(振荡信号)371提供给分频器380。分频器380将PLL信号371的频率以整数n进行分频，以便产生期望频率的LO信号301。
如图4左图所示，通过信号进程410，在第一掉电/上电周期期间，PLL与参考时钟同步接通(即与输入到PLL的参考振荡信号同步)。如上所述，在固定时间t1之后，PLL(即DCO370)被锁相到参考振荡信号(请参见代表PLL信号371的信号进程420的左侧部分)，而LO信号301具有某一未知相位。
一旦PLL(即DCO 370)被锁相，则在PLL接通的固定时间之后，触发信号331与PLL信号371的信号沿同步生成。例如，触发信号331可以被同步到PLL信号371的下降沿，如代表触发信号331的信号进程430的左侧部分所示。可替代地，触发信号331可以被同步到PLL信号371的下降沿。使用PLL信号371的不同的沿进行同步仅改变了LO信号301的获得的样本的值，而不改变相位连续性检测(因为每个掉电/上电周期都使用相同的沿)。PLL信号371和触发信号331以相对于PLL 370被接通的时间点的固定但具有任意时间偏移而生成，以避免相位模糊。
如图3所示，触发电路330接收一起的触发信号331和PLL信号371。触发电路330基于触发信号331和PLL信号371产生采样信号332。采样信号332可以是PLL信号371的延迟副本。采样信号332被采样电路310使用以对LO信号301进行采样。在图4中通过信号进程440示出了采样信号332的时间进程。从信号进程440可以明显看出，采样信号332的初始信号沿441在PLL信号371的信号沿421之后的固定的预定时间间隔处出现。如图4中通过信号进程450所示，采样电路310在采样信号332的信号沿441的出现位置处采样LO信号331。因此，采样电路310在第一掉电/上电周期中在PLL接通之后的预定时间t2处对LO信号301进行采样。特别地，在PLL信号371的信号沿出现之后，采样电路310以固定的预定时间间隔对LO信号301进行采样。在图4的示例中，LO信号301在采样时的值为1。所得样本311用作参考样本。
同样，在后续的第二掉电/上电周期中，PLL与参考时钟同步接通(参见信号进程410的右侧)。在相同的固定时间t1之后，PLL再次锁定到参考振荡信号(参见代表PLL信号371的信号进程420的右侧部分)。在距离第二次接通PLL的固定时间之后，再次与PLL信号371的信号沿同步地生成触发信号331。而且，在PLL信号371的信号沿421’之后的固定的预定时间间隔处再次出现采样信号332。因此，采样电路310在后续的掉电/上电周期中的第二次接通PLL之后的预定时间t2处再次对LO信号301采样。然而，由于分频器380不具有静态重置，所以LO信号301的相位是随机的。例如，LO信号301的相位可以被相移180°以进行二分频，如图4的右部分中的信号进程450和460所示。即，所得样本311’可以是0或1。
评估电路320基于样本311和311’检测相位连续性。即，评估电路320将样本311’与关于参考样本311的信息一起使用以用于确定LO信号301的相位连续性。如果样本311’等于样本311，则评估电路320确定LO信号301是相位连续的。如果样本311’不等于样本311，则评估电路320确定LO信号301不是相位连续的。
如果LO信号301不是相位连续的，则可以确定所需的相位校正并将其用于校正LO信号301的相位。例如，可以基于样本311和样本311’(即当前样本和参考样本)确定LO信号301的相位校正。例如，电路300可以包括用于确定校正的LO信号的电路(未示出)。
在前面的描述中，假设分频器380将PLL信号371的频率二分频。然而，分频器380可以将PLL信号371的频率以任何整数进行分频。在图5中示出了用于三分频的时序图。由于分频器380将PLL信号371的频率三分频，因此LO信号301的相位可以与在第一掉电/上电周期之后的LO信号301的相位位置相比，在第二掉电/上电周期之后相移120°或240°。这在图5中由信号进程530、540和550示出，信号进程530、540和550示出了相移0°、120°和240°的LO信号301的时间进程。
除了上述用于二分频的采样之外，采样电路310在确定了第一采样之后，在PLL信号371的整个周期时间之后(在PLL接通之后)还确定了LO信号301的另一(第二)样本。图5中的信号进程510再次示出了PLL信号371的时间进程。信号进程520示出了采样信号332的时间进程。从信号进程520显而易见的是，采样信号332的初始上升信号沿521在PLL信号371的信号沿511之后的固定预定时间间隔处发生。由于采样信号332是延迟的PLL信号371的副本，因此采样信号332的下一个上升沿522恰好在PLL信号371的一个完整周期之后发生。如信号进程530、540和550所示，采样电路310在采样信号332的上升信号沿521和522出现时对LO信号301进行采样。取决于LO信号301的相位，LO信号301的所得样本具有不同的值。例如，对于0°相移，LO信号301的样本可以具有值1和0，对于120°相移可以具有值0和1，而对于240°相移可以具有值0和0。
评估电路320使用两个样本，即在接通PLL之后的LO信号301的第一和第二(另一)样本来确定关于相位连续性的信息。通过将这两个值与先前的掉电/上电周期获得的参考值进行比较，可以确定LO信号301的相位连续性。
在下文中，结合图6描述了根据所提出的技术的结合了触发电路和采样电路的功能的电路600的示例性实施方式。电路600包括具有N(高速)个触发器电路610-1、610-2、...、610-N的移位寄存器。触发器电路的数量N可以基于分频器用于分频PLL信号的整数n。例如，N可以等于n-1。N个触发器电路610-1、610-2、...、610-N保持从输入到电路600的LO信号601取得的连续样本。N个触发器电路610-1、610-2，...、610-N由采样信号602计时。如上所述，采样信号602是输入到电路600的PLL信号603的延迟的副本。采样信号602是由延迟PLL信号603使用延迟线620的生成的。
基于启用信号631来控制延迟线620。启用信号631由接收PLL信号603和触发信号604的启用电路630产生。启用电路630将触发信号604与PLL信号603同步。例如，启用电路630可以使触发信号604与PLL信号603的(上升/下降)沿同步。此外，启用电路630被配置为确定要获取的样本的数量。因此，启用电路630可以被配置为对PLL信号603的某种类型(例如，下降或上升)的沿进行计数，并且将启用信号631设置为禁用状态，该禁用状态在达到预定数量之后禁用延迟线620(例如在计数了N个信号沿之后)。
同步电路640使PLL信号603和指示与输入到PLL的参考振荡信号同步的PLL状态的信号605同步。
触发器电路610-1、610-2、...、610-N的输出被提供给第二组N个触发器电路650-1、...、650-N，该第二组N个触发器电路基于同步电路640的输出信号被计时。同步电路640与触发器电路610-1、610-2、610-N以及第二组触发器电路650-1、650-N一起可以被理解为根据所提出的技术的采样电路660。触发器电路610-1、610-2、610-N的输出通过同步电路640的输出信号被同步到参考时钟域(即，输入到PLL的参考振荡信号)。
这在对于n＝4的分频的图7的时序图中示例性地示出。这里，使用N＝n-1＝3个触发器电路以用于对LO信号进行采样。
信号进程710再次示出，在掉电/上电周期期间，PLL与参考时钟同步地接通(即，与输入到PLL的参考振荡信号同步)。
在接通PLL之后的固定时间段之后(在此期间PLL锁定到参考振荡信号)，触发信号与PLL信号的信号沿同步生成。例如，触发信号可以同步到PLL信号的下降沿，如信号进程720和730所示，其中信号进程720代表触发信号，信号进程730代表PLL信号。因此，在触发信号为高电平时，响应于PLL信号的第一下降沿，由信号进程740表示的启用信号变为高电平(指示用于延迟PLL信号的延迟线的有效状态)。因此，当启用信号为高电平时，启用电路开始对PLL信号的上升沿进行计数，如进程750所示。当计数达到其预定的最大值N＝n-1＝4-1＝3个PLL信号的信号沿时，计数将被设置回零。当计数设置回零时，启用信号回到低电平。
因此，当启用电路从1到3计数时，延迟线仅延迟PLL信号的脉冲。因此，采样信号包括N＝3个脉冲(请参见信号进程760)，以便由触发器电路对LO信号的N＝3个样本进行采样(参见信号进程770)。进程780、790和795示出了三次采样的LO信号的采样数据。从进程780、790和795可以明显看出，在启用电路对PLL信号的N＝3个信号沿进行计数之后，这三个触发器电路会保持采样数据。进程799示出第二组触发器电路的相应输出。从进程710和799可以明显看出，第二组触发器电路的输出与参考时钟同步(因为接通PLL与参考时钟同步)。
图8示出了图6所示的启用电路630的变型的示例性时序。在图8的示例中，启用电路630表现出相对于触发信号604与PLL信号603的同步的两个(或其倍数)PLL信号的全时钟周期的同步不确定性。在图8中，假定分频器执行二分频以从PLL信号生成LO信号。
在图8的左侧部分中，示出了用于第一掉电/上电周期的信号进程，而在图8的右侧部分中，示出了针对第二(后续)掉电/上电周期的相应信号进程。
对于这两个周期，如信号进程810所示，在PLL上电之后的固定时t1经过后，PLL被锁相。对于第一周期，在接通PLL的固定时间后(参见信号进程820的左侧部分)，再次与PLL信号的信号沿同步地产生触发信号。对于第二掉电/上电周期，由于图6所示的启用电路630相对于触发信号604与PLL信号603的同步表现出两个(或其倍数)PLL信号的完整时钟周期的同步不确定性，因此触发信号的脉冲的位置可以根据两个PLL时钟周期变化。因此，用于控制触发器电路的采样信号中的脉冲也可能会根据两个PLL时钟周期变化，如信号进程830的右侧部分所示。也就是说，触发器电路的采样时间可以根据两个PLL时钟周期变化。
然而，从表示带有和不带有相移的LO信号的信号进程840和850中可以明显看出，根据两个PLL时钟周期变化触发器电路的采样时间不会改变二分频的采样结果，从而可以正确确定LO信号的相位变化。
通常，对于以n进行分频，可以在启用电路630(即同步级)中允许PLL信号的n个完整时钟周期的不确定性，以进行正确的LO信号相变检测。这种针对时钟不确定性的鲁棒性可以放松同步级的设计。
从前面的描述中，很明显，由于所提出的技术避免了像TDC这样的浪费面积的组件，因此可以以节省面积的方式来实现所提出的技术。可替代地，可以使用一些触发器电路和用于采样和同步的门来实现所提出的技术。此外，所提出的技术可以容易地按比例缩放到具有最小面积影响的任意数量的分频器。
如前所述，在一些示例中，可以在每次上电时使用分频器输入来对分频器的输出进行采样。从PLL接通的时间开始，以固定的偏移量进行采样，该偏移量与参考时钟同步。可以通过比较两个连续上电之间的样本值来检测由分频器输出的LO信号的相位变化。对于n分频，可以使用n-1个样本。
一般而言，本公开的一些示例涉及用于确定使用分频器生成的LO信号的相位连续性的装置。该装置包括用于确定LO信号的至少一个样本的装置，以及用于使用至少一个样本来确定关于相位连续性的信息的装置。如上所述，用于确定LO信号的至少一个样本的装置可以被配置为在PLL被接通之后的预定时间对LO信号进行采样，该PLL生成输入到分频器中的PLL信号。
在图9中示出了根据所提出的架构的一个或多个方面或上述一个或多个示例的使用用于确定LO信号的相位连续性的电路的实施方式的示例，图9示意性地示出了根据本文描述的移动通信设备900的示例(例如，移动电话、智能电话、平板计算机或膝上型计算机)，该移动通信设备900包括用于确定LO信号的相位连续性的电路。
移动通信设备900包括发射器910和接收器920中的至少一个。例如，收发器930可以包括发射器910和接收器920。移动通信设备900的至少一个天线元件940可以耦接到发射器910、接收器920或收发器930。
发射器910包括混频器电路950。混频器电路950包括根据上述一个或多个示例的LO信号生成电路951，以及用于基于基带信号和LO信号发生器电路951(由LO信号发生器电路951生成)的LO信号生成RF信号的混频器952。如上所述，LO信号生成电路951包括电路953，用于根据本文描述的示例来确定LO信号的相位连续性。功率放大器960可以进一步耦接到混频器电路950的输出，以便在借助于至少一个天线元件940将产生的RF信号辐射到环境之前放大产生的RF信号。
类似地，接收器920包括另一混频器电路970。混频器电路970包括根据上述一个或多个示例的LO信号生成电路972，以及混频器971，该混频器971用于基于RF信号和LO信号发生器电路972的LO信号生成基带信号。如上所述，根据本文描述的示例，LO信号生成电路972包括用于确定LO信号的相位连续性的电路973。低噪声放大器980可以进一步耦接到混频器电路970的输入，以便在RF信号被混频器电路970下变频之前，通过至少一个天线元件940放大从环境接收的RF信号。
为此，可以提供一种具有发射器/接收器/收发器的移动通信设备，该发射器/接收器/收发器具有改善的(减少的)功耗和芯片面积消耗。
借助于图10中的流程图示出了用于确定使用分频器生成的LO信号的相位连续性的方法1000的示例。方法1000包括确定本地振荡器信号的至少一个样本1002。此外，方法1000包括使用至少一个样本来确定关于相位连续性的信息1004。
结合所提出的技术或上述一个或多个示例(例如，图1-9)提及了该方法的更多细节和方面。该方法可以包括与所提出的技术的一个或多个方面或上述一个或多个示例相对应的一个或多个附加的可选特征。
使用根据所提出的技术或上述示例中的一个或多个的电路、发射器或接收器的无线通信电路可以被配置为根据第三代合作伙伴计划(3GPP)标准化的移动通信网络或系统之一进行操作。移动或无线通信系统可以对应于例如长期演进(LTE)、高级LTE(LTE-A)、高速分组接入(HSPA)、通用移动电信系统(UMTS)或UMTS陆地无线接入网(UTRAN)、演进的UTRAN(e-UTRAN)、全球移动通信系统(GSM)或GSM演进的增强数据速率(EDGE)网络、GSM/EDGE无线接入网(GERAN)。可替代地，无线通信电路可以被配置为根据具有不同标准的移动通信网络进行操作，例如，微波访问全球互连(WIMAX)网络IEEE 802.16或无线局域网(WLAN)IEEE 802.11、通常地正交频分多址(OFDMA)网络、时分多址(TDMA)网络、码分多址(CDMA)网络、宽带CDMA(WCDMA)网络、频分多址(FDMA)网络、空分多址(SDMA)网络等。
本文描述的示例可以总结如下：
示例1是一种用于确定使用分频器生成的本地振荡器信号的相位连续性的方法，该方法包括：确定本地振荡器信号的至少一个样本；以及使用至少一个样本来确定关于相位连续性的信息。
在示例2中，在示例1的方法中确定本地振荡器信号的至少一个样本的步骤包括在锁相环被接通后的预定时间对本地振荡器信号进行采样，锁相环生成输入到分频器的锁相环信号。
在示例3中，在示例2的方法中确定本地振荡器信号的至少一个样本的步骤包括在锁相环信号的信号沿之后的固定的预定时间间隔处对本地振荡器信号进行采样。
在示例4中，示例3的方法中的固定的预定时间间隔比锁相环信号的整个周期时间短。
在示例5中，在示例1的方法中确定关于相位连续性的信息的步骤包括将至少一个样本与关于参考样本的信息一起使用。
在示例6中，在示例5的方法中确定关于相位连续性的信息的步骤包括：如果至少一个样本等于参考样本，则确定本地振荡器信号是相位连续的。
在示例7中，在示例5或示例6的方法中确定本地振荡器信号是否是相位连续的步骤包括：将已确定的样本保存为关于另一参考样本的信息，该另一参考样本用于后续的相位连续性确定。
在示例8中，示例1至7中的任一个的方法还包括：如果本地振荡器信号不是相位连续的，则校正本地振荡器信号的相位。
在示例9中，示例1至8中任一项的方法还包括：在确定至少一个样本之后，在锁相环信号的整个周期时间之后确定本地振荡器信号的另一样本；以及使用另一样本确定有关相位连续性的信息。
示例10是一种用于确定使用分频器生成的本地振荡器信号的相位连续性的电路，该电路包括：采样电路，被配置为确定本地振荡器信号的至少一个样本；评估电路，被配置为使用至少一个样本来确定关于相位连续性的信息。
在示例11中，示例10的电路中的采样电路被配置为在锁相环被接通之后的预定时间处对本地振荡器信号进行采样，该锁相环生成输入到该分频器的锁相环信号。
在示例12中，示例11的电路中的采样电路被配置为在锁相环信号的信号沿之后的固定的预定时间间隔处对本地振荡器信号进行采样。
在示例13中，示例12的电路中的固定的预定时间间隔比锁相环信号的整个周期时间短。
在示例14中，示例10的电路中的评估电路配置为将至少一个样本与关于参考样本的信息一起使用。
在示例15中，示例14的电路中的评估电路配置为，如果至少一个样本等于参考样本，则确定本地振荡器信号是相位连续的。
在示例16中，示例14或示例15的电路中的评估电路被配置为将已确定的样本保存为关于用于后续的相位连续性确定的另一参考样本的信息。
在示例17中，示例10至示例16中的任何一个的电路还包括被配置为如果本地振荡器信号不是相位连续的则校正本地振荡器信号的相位的电路。
在示例18中，示例10至示例17中的任一个的电路中的采样电路还被配置为在确定至少一个样本之后，在所述锁相环信号的整个周期时间之后确定本地振荡器信号的另一样本，并且其中评估电路还被配置为使用另一样本来确定关于相位连续性的信息。
示例19是本地振荡器信号生成电路，包括：锁相环，被配置为生成锁相环信号；分频器，被配置为接收锁相环信号并且将锁相环信号的频率进行分频以生成本地振荡器信号；以及根据示例10至18中的任一个的用于确定相位连续性的电路。
在示例20中，示例19的本地振荡器信号生成电路中的用于确定相位连续性的电路耦接到锁相环的输出和耦接至分频器的输出。
在示例21中，示例20的本地振荡器信号生成电路中的采样电路耦接至分频器的输出。
示例22是用于发射器的混频器电路，其包括：根据示例19至21中的任一个的本地振荡器信号发生器电路；以及混频器，被配置为基于基带信号和本地振荡器信号发生器电路的本地振荡器信号来生成射频信号。
示例23是一种发射器，包括根据示例22的混频器电路。
在示例24中，示例23的发射器还包括耦接到混频器电路的输出的功率放大器。
示例25是用于接收器的混频器电路，包括：根据示例19至21中的任一个的本地振荡器信号发生器电路；以及混频器，被配置为基于射频信号和本地振荡器信号发生器电路的本地振荡器信号来生成基带信号。
示例26是一种接收器，包括根据示例25的混频器电路。
在示例27中，示例26的接收器还包括耦接至混频器电路的输入的低噪声放大器。
示例28是一个收发器，包括根据示例23和24中的任何一个的发射器或根据示例26和27中的任何一个的接收器。
示例29是一种移动通信设备，包括根据示例23和24中的任何一个的发射器，根据示例26和27中的任何一个的接收器或根据示例28的收发器。
在示例30中，示例29的移动通信设备还包括至少一个天线元件，其耦接到发射器、接收器或收发机。
示例31是一种用于确定使用分频器生成的本地振荡器信号的相位连续性的模块，该模块包括：用于确定本地振荡器信号的至少一个样本的模块；以及用于使用至少一个样本来确定关于相位连续性的信息的模块。
在示例32中，示例31的模块中的用于确定本地振荡器信号的至少一个样本的模块被配置为在锁相环被接通之后的预定时间处对本地振荡器信号进行采样，锁相环产生输入到分频器中的锁相环信号。
与一个或多个前文详细描述的示例和附图一起提及和描述的方面和特征也可以与一个或多个其他示例组合，以便替换其他示例的相似特征，或将特征附加引入到其他示例。
示例可以进一步是或涉及具有当计算机程序在计算机或处理器上执行时用于执行一种或多种上述方法的程序代码的计算机程序。各种上述方法的步骤、操作或过程可以由编程的计算机或处理器执行。示例还可以覆盖诸如数字数据存储介质之类的程序存储设备，数字数据存储介质是机器、处理器或计算机可读的，并且对指令的机器可执行、处理器可执行程序或计算机可执行程序进行编码。指令执行或促使执行上述方法的一些或全部动作。程序存储设备可以包括或者可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储介质。另外的示例还可以涵盖被编程为执行上述方法的动作的计算机、处理器或控制单元、或者被编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
描述和附图仅示出了本公开的原理。此外，本文中列举的所有示例原则上明确地仅旨在用于教学目的，以帮助读者理解本公开的原理以及发明人为进一步发展本领域提出的概念。本文中引用本公开的原理、方面和示例以及其特定示例的所有陈述旨在涵盖其等同形式。
执行特定功能的被表示为“用于...的模块”的功能框可以指被配置为执行特定功能的电路。因此，“用于某物的模块”可以被实现为“被配置为或适合于某物的装置”，诸如被配置为或适合于各自任务的设备或电路。
包括标记为“模块”、“用于提供信号的模块”、“用于产生信号的模块”等的任何功能框的附图中所示的各种元件的功能可以以专用硬件的形式实现，诸如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等，以及可以以能够与适当的软件相关联地执行软件的硬件的形式实现。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器或多个单独的处理器提供，其中一些或全部处理器可以共享。但是，术语“处理器”或“控制器”目前为止不仅限于专门能够执行软件的硬件，还可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。也可以包括其他常规的和/或定制的硬件。
框图可以例如示出实现本公开原理的高级电路图。类似地，流程图、状态转换图、伪代码等可以表示各种过程、操作或步骤，其例如可以基本上在计算机可读介质中表示，并因此由计算机或处理器执行，无论此类计算机或处理器是否被明确地示出。说明书或权利要求书中公开的方法可以由具有用于执行这些方法的各个动作的模块的设备来实现。
应当理解，除非另外明确或隐含地说明，例如用于技术原因，否则说明书或权利要求书中公开的多个动作、过程、操作、步骤或功能的公开可能不被解释为在特定顺序内。因此，多个动作或功能的公开将不会将它们限制为特定的顺序，除非出于技术原因这些动作或功能不可互换。此外，在一些示例中，单个动作、功能、过程、操作或步骤可以分别包括或可以分解成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则此类子动作可能包括在该单个动作公开的一部分内。
此外，以下权利要求据此结合到详细说明中，其中每个权利要求可以作为单独的示例而独立存在。尽管每个权利要求可以单独作为一个单独的示例，但应注意的是-尽管从属权利要求在权利要求中可以指与一个或多个其他权利要求的特定组合-但其他示例也可以包括从属权利要求与其他从属或独立权利要求的主题的组合。除非指出不期望特定的组合，否则本文明确提出了这样的组合。此外，即使某权利要求没有直接从属于独立权利要求，也旨在将该权利要求的特征也包括到任何其他独立权利要求中。

Claims (25)

1.一种用于确定使用分频器生成的本地振荡器信号的相位连续性的方法(1000)，包括：
确定所述本地振荡器信号的至少一个样本(1002)；以及
使用所述至少一个样本来确定关于相位连续性的信息(1004)。
2.根据权利要求1所述的方法，其中，确定所述本地振荡器信号的所述至少一个样本(1002)包括：
在锁相环被接通之后的预定时间处对所述本地振荡器信号进行采样，所述锁相环生成输入到所述分频器的锁相环信号。
3.根据权利要求2所述的方法，其中，确定所述本地振荡器信号的所述至少一个样本(1002)包括：
在所述锁相环信号的信号沿之后的固定的预定时间间隔处对所述本地振荡器信号进行采样。
4.根据权利要求3所述的方法，其中，所述固定的预定时间间隔比所述锁相环信号的整个周期时间短。
5.根据权利要求1所述的方法，其中，确定关于所述相位连续性的信息(1004)包括：
将所述至少一个样本与关于参考样本的信息一起使用。
6.根据权利要求5所述的方法，其中，确定关于所述相位连续性的信息包括：
如果所述至少一个样本等于所述参考样本，则确定所述本地振荡器信号是相位连续的。
7.根据权利要求5或6所述的方法，其中，确定(1004)所述本地振荡器信号是否是相位连续的包括：
将已确定的样本保存为关于另一参考样本的信息，该另一参考样本信息用于后续的相位连续性确定。
8.根据权利要求1至6中的任一项所述的方法，还包括：
如果所述本地振荡器信号不是相位连续的，则校正所述本地振荡器信号的相位。
9.根据权利要求1至6中任一项所述的方法，还包括：
在确定所述至少一个样本之后，在所述锁相环信号的整个周期时间之后确定所述本地振荡器信号的另一样本；以及
使用所述另一样本确定关于相位连续性的信息。
10.一种用于确定使用分频器(180)生成的本地振荡器信号(101)的相位连续性的电路(100)，包括：
采样电路(110)，被配置为确定所述本地振荡器信号(101)的至少一个样本；和
评估电路(120)，被配置为使用所述至少一个样本来确定关于相位连续性的信息。
11.根据权利要求10所述的电路，其中，所述采样电路(110)被配置为在锁相环被接通之后的预定时间处对所述本地振荡器信号(101)进行采样，所述锁相环(170)生成输入到所述分频器(180)的锁相环信号(171)。
12.根据权利要求11所述的电路，其中，所述采样电路(110)被配置为在所述锁相环信号(171)的信号沿之后的固定的预定时间间隔处对所述本地振荡器信号(101)进行采样。
13.根据权利要求12所述的电路，其中，所述固定的预定时间间隔比所述锁相环信号(171)的整个周期时间短。
14.根据权利要求10所述的电路，其中，所述评估电路(120)被配置为将所述至少一个样本与关于参考样本的信息一起使用。
15.根据权利要求14所述的电路，其中，所述评估电路(120)被配置为如果所述至少一个样本等于所述参考样本，则确定所述本地振荡器信号(101)是相位连续的。
16.根据权利要求14或15所述的电路，其中，所述评估电路(120)被配置为将已确定的样本保存为关于另一参考样本的信息，该另一参考样本用于后续的相位连续性确定。
17.根据权利要求10至15中的任一项所述的电路，还包括：
电路(130)，被配置为如果所述本地振荡器信号(101)不是相位连续的，则校正所述本地振荡器信号的相位。
18.根据权利要求10至15中的任一项所述的电路，其中，所述采样电路(110)还被配置为在确定所述至少一个样本之后，在所述锁相环信号(171)的整个周期时间之后确定所述本地振荡器信号(101)的另一样本，并且其中所述评估电路(120)还被配置为使用所述另一样本来确定关于相位连续性的信息。
19.一种本地振荡器信号生成电路(190)，包括：
锁相环(170)，被配置为生成锁相环信号(171)；
分频器(180)，被配置为接收所述锁相环信号(171)并将所述锁相环信号(171)的频率进行分频以生成本地振荡器信号(101)；以及
根据权利要求10至18中的任一项所述的用于确定相位连续性的电路(100)。
20.根据权利要求19所述的电路，其中，用于确定相位连续性的电路(100)耦接至所述锁相环(170)的输出以及耦接至所述分频器(180)的输出。
21.根据权利要求20所述的电路，其中，所述采样电路(110)耦接至所述分频器(180)的输出。
22.一种用于发射器的混频器电路(950)，包括：
根据权利要求19至21中任一项所述的本地振荡器信号发生器电路(951)；以及
混频器(952)，被配置为基于基带信号和本地振荡器信号发生器电路(951)的本地振荡器信号来生成射频信号。
23.一种发射器(910)，包括根据权利要求22所述的混频器电路(950)。
24.一种用于接收器的混频器电路(970)，包括：
根据权利要求19至21中任一项所述的本地振荡器信号发生器电路(971)；以及
混频器(972)，被配置为基于射频信号和本地振荡器信号发生器电路(971)的本地振荡器信号来生成基带信号。
25.一种接收器(920)，包括根据权利要求24所述的混频器电路(970)。
CN201780094292.1A 2017-09-28 2017-09-28 用于确定本地振荡器信号的相位连续性的方法和电路以及本地振荡器信号生成电路 Pending CN111095800A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/053866 WO2019066835A1 (en) 2017-09-28 2017-09-28 METHOD AND CIRCUIT FOR DETERMINING THE PHASE CONTINUITY OF A LOCAL OSCILLATOR SIGNAL, AND LOCAL OSCILLATOR SIGNAL GENERATION CIRCUIT

Publications (1)

Publication Number Publication Date
CN111095800A true CN111095800A (zh) 2020-05-01

Family

ID=65902684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094292.1A Pending CN111095800A (zh) 2017-09-28 2017-09-28 用于确定本地振荡器信号的相位连续性的方法和电路以及本地振荡器信号生成电路

Country Status (4)

Country Link
US (1) US11133809B2 (zh)
CN (1) CN111095800A (zh)
DE (1) DE112017008117T5 (zh)
WO (1) WO2019066835A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3859384A1 (en) 2020-01-31 2021-08-04 Nxp B.V. Phase-based ranging
US11444627B1 (en) * 2021-12-13 2022-09-13 Silicon Laboratories, Inc. Synchronization of receiver and transmitter local oscillators for ranging applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7962108B1 (en) * 2006-03-29 2011-06-14 Rf Micro Devices, Inc. Adaptive AM/PM compensation
WO2012041337A1 (en) * 2010-09-27 2012-04-05 Telefonaktiebolaget L M Ericsson (Publ) Technique for channel estimation in the presence of a signal phase discontinuity
US8442150B1 (en) * 2012-02-24 2013-05-14 National Instruments Corporation Measurement of transmitter impairments using offset local oscillators
US9344270B2 (en) * 2013-03-14 2016-05-17 Qualcomm Incorporated Phase detection and correction for non-continuous local oscillator generator
JP6295585B2 (ja) * 2013-10-09 2018-03-20 富士通株式会社 光通信受信装置、及び、周波数オフセット補償方法
US9197466B2 (en) * 2013-10-11 2015-11-24 Broadcom Corporation Radio frequency carrier generation architecture
US9893875B2 (en) * 2016-05-23 2018-02-13 Qualcomm Incorporated Phase continuity technique for frequency synthesis
US9998129B1 (en) * 2017-09-21 2018-06-12 Qualcomm Incorporated PLL post divider phase continuity

Also Published As

Publication number Publication date
WO2019066835A8 (en) 2020-03-26
US20200228125A1 (en) 2020-07-16
WO2019066835A1 (en) 2019-04-04
US11133809B2 (en) 2021-09-28
DE112017008117T5 (de) 2020-08-20

Similar Documents

Publication Publication Date Title
US9035684B2 (en) Delay locked loop and method of generating clock
US8207770B1 (en) Digital phase lock loop
US8456206B2 (en) Phase-locked loop lock detect
US8826062B2 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
CN102624382B (zh) 时钟同步方法、装置及具有该装置的射频芯片电路
US20090135885A1 (en) Non-linear feedback control loops as spread spectrum clock generator
US9281811B2 (en) Circuit, a method and a synthesizer for generating a synthesized signal with a selectable frequency
EP3327461B1 (en) Digital synthesizer, radar device and method therefor
KR102105139B1 (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
JP6647981B2 (ja) 全デジタル位相同期ループ
WO2016054289A1 (en) Digital open loop duty cycle correction circuit
CN111095800A (zh) 用于确定本地振荡器信号的相位连续性的方法和电路以及本地振荡器信号生成电路
US10886878B2 (en) Modulation circuitry with N.5 division
EP3422579A1 (en) Phase synchronization between two phase locked loops
US10944409B2 (en) Phase-locked loop and method for the same
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
US8744037B2 (en) Divider, method for providing an output signal and edge tracker
CN101326716B (zh) 用于生成时钟信号的电路和方法
US10374615B2 (en) Transmission circuit and integrated circuit
US8140026B2 (en) All-digital selectable duty cycle generation
US20080267016A1 (en) Electric Counter Circuit
CN105680831B (zh) 时钟和数据恢复电路以及使用其的系统
US20230082930A1 (en) Monitoring circuit of phase locked loop and operating method thereof
US20240162907A1 (en) Digitally controlled delay line gain calibration using error injection
JP5861507B2 (ja) データ通信回路、及び、電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210705

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

TA01 Transfer of patent application right